DE102005006280A1 - Halbleiterbauteil mit einem Druckkontakt durch eine Gehäusemasse und Verfahren zur Herstellung desselben - Google Patents
Halbleiterbauteil mit einem Druckkontakt durch eine Gehäusemasse und Verfahren zur Herstellung desselben Download PDFInfo
- Publication number
- DE102005006280A1 DE102005006280A1 DE102005006280A DE102005006280A DE102005006280A1 DE 102005006280 A1 DE102005006280 A1 DE 102005006280A1 DE 102005006280 A DE102005006280 A DE 102005006280A DE 102005006280 A DE102005006280 A DE 102005006280A DE 102005006280 A1 DE102005006280 A1 DE 102005006280A1
- Authority
- DE
- Germany
- Prior art keywords
- contact
- housing
- contact hole
- semiconductor device
- semiconductor component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Die Erfindung betrifft ein Halbleiterbauteil (1) mit einem Durchkontakt (4) durch eine Gehäusemasse (5) sowie ein Verfahren zur Herstellung desselben. Dabei weist der Durchkontakt (4) in einem Kontaktloch (7) durch die Gehäusemasse (5) eine asymmetrische Trichterform auf mit drei nahezu senkrecht zur Gehäuseoberseite (8) ausgerichteten Innenwandseiten (9, 10 und 11) und einer derart geneigten vierten Innenwandseite (12), dass das Kontaktloch an der Gehäuseoberseite (8) einen Langlochquerschnitt (13) aufweist. Im Bereich der Kontaktanschlussfläche (6) weist das Kontaktloch einen an die Kontaktanschlussfläche (6) angepassten Querschnitt (14) auf. Dazu erstreckt sich eine kontaktgebende Leiterbahn (15), die den Durchkontakt (4) bildet, von der Gehäuseoberseite (8) entlang der geneigten vierten Innenwandseite (12) bis auf die Kontaktanschlussfläche (6).
Description
- Die Erfindung betrifft ein Halbleiterbauteil mit einem Durchkontakt durch eine Gehäusemasse des Halbleiterbauteils zu Kontaktanschlussflächen innerhalb des Halbleiterbauteils, wobei der Durchkontakt in einem Kontaktloch durch die Gehäusemasse angeordnet ist.
- Aus der Patentanmeldung 10 2004 027 094.5 ist ein Kontaktloch bekannt, das in eine Gehäusemasse eingearbeitet ist, jedoch weist dieses Kontaktloch keinerlei Durchkontakt auf, sondern dient dazu, in einem Gehäuse einen Sensorbereich eines Halbleitersensorchips freizulegen, um nach dem Einbetten des Sensorchips in die Gehäusemasse die Sensorfunktion zu ermöglichen.
- Darüber hinaus sind Techniken wie die Laserablation bekannt, bei der Kontaktlöcher zu Kontaktflächen in eine Gehäusemasse eingebracht werden. Jedoch haben derartige Techniken den Nachteil, dass die Geometrie der auf diese Weise hergestellten Kontaktlöcher typischerweise zylindrisch oder konisch mit einem Durchmesser, der zur Oberseite des Gehäuses des Halbleiterbauteils hin zunimmt, ausgeführt sind.
- Eine derartige Geometrie hat einen Einfluss auf die weiteren Fertigungsschritte. So tritt bei zylindrischen Kontaktlöchern das Problem auf, dass die steilen vertikalen Seitenwände nicht oder nur unzureichend mit einer Metallisierung versehen werden können, so dass vertikale Durchkontakte in der Größenordnung der zu kontaktierenden Kontaktanschlussflächen inner halb der Gehäusemasse nicht sicher fertigungstechnisch realisiert werden können. Bei konischen oder trichterförmigen Löchern kann, je nach Ausbildung des Winkels der inneren Mantelflächen, eine verbesserte Metallisierung der Seitenwände erreicht werden, jedoch benötigen diese aufgrund der sich konisch öffnenden Durchgangsöffnungen auf der Oberseite des Halbleiterbauteils eine größere Fläche, so dass die Schrittweite der in der Gehäusemasse angeordneten Kontaktanschlussflächen nicht immer beibehalten werden kann.
- Aufgabe der Erfindung ist es, ein Halbleiterbauteil anzugeben, das elektrisch leitende Verbindungen zwischen zwei Ebenen eines Halbleitergehäuses derart herstellt, dass die Oberseite des Halbleitergehäuses eine neue Kontaktebene aufweist, welche mit der unteren Kontaktebene innerhalb des Gehäuses, die Kontaktanschlussflächen eines Verdrahtungssubstrats aufweist, korrespondiert. Bei heutigen hoch integrierten Halbleiterschaltungen liegt die dafür erforderliche Kontaktanzahl der mittels Durchkontakt zu verbindenden Ebenen bei typischerweise 60 bis 200 erforderlichen Durchkontakten.
- Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
- Erfindungsgemäß wird ein Halbleiterbauteil mit einem Durchkontakt durch eine Gehäusemasse des Halbleiterbauteils zu Kontaktanschlussflächen innerhalb des Halbleiterbauteils geschaffen. Der Durchkontakt ist dazu in einem Kontaktloch durch die Gehäusemasse des Halbleiterbauteils angeordnet. Dazu weist das Kontaktloch eine asymmetrische Trichterform auf mit mindestens zwei nahezu senkrecht zur Gehäuseoberseite ausgerichteten gegenüberliegenden Innenwandseiten und mindes tens einer derart geneigten weiteren Innenwandseite, dass das Kontaktloch an der Gehäuseoberseite einen Langlochquerschnitt und im Bereich der Kontaktanschlussflächen einen der Kontaktanschlussfläche angepassten Querschnitt aufweist. Dabei erstreckt sich eine kontaktgebende Leiterbahn, die den Durchkontakt bildet, von der Gehäuseoberseite entlang der geneigten weiteren Innenwandseite bis auf die Kontaktanschlussfläche.
- Ein derartiges Halbleiterbauteil hat den Vorteil, dass eine zuverlässige Verbindung über die kontaktgebende Leiterbahn von der Gehäuseoberseite zu der Kontaktanschlussfläche geschaffen wird, zumal wie oben erwähnt nur drei Innenwandseiten in etwa senkrecht ausgebildet sind und somit teilweise nicht beschichtet werden können, jedoch mindestens eine vierte Innenwandseite geneigt ausgebildet ist, auf der mit hoher Zuverlässigkeit ein Durchkontakt über eine Leiterbahn, die sich von der Oberseite bis zu den Kontaktanschlussflächen erstreckt, vorhanden ist.
- Des weiteren hat das Halbleiterbauteil den Vorteil, dass die innerhalb des Gehäuses vorgesehene Schrittweite auch auf der Oberseite des Gehäuses beibehalten werden kann, da lediglich in einer Richtung, nämlich in der Längserstreckung des Langlochquerschnittes des Kontaktloches ein flächiger Mehrbedarf entsteht, jedoch nicht in der Schrittweite, da die drei übrigen Innenwandseiten senkrecht zur Gehäuseoberseite ausgeführt sind und somit der Schrittweite der Kontaktanschlussflächen innerhalb des Halbleiterbauteils ohne zusätzlichen Flächenbedarf angepasst werden können.
- Vorzugsweise weist das Halbleiterbauteil auf seiner Oberseite eine Vielzahl mindestens in einer Reihe angeordneter Durch kontakte auf, die derart ausgerichtet sind, dass der Langlochquerschnitt quer oder schräg zur Ausrichtung der Reihe liegt. Diese Ausführungsform der Erfindung hat den Vorteil, dass sich eine Vielzahl von innerhalb des Halbleiterbauteils in mindestens einer Reihe angeordneter Kontaktanschlussflächen auch auf der Oberseite des Halbleiterbauteils zur Verfügung stehen und über die entsprechende kontaktgebende Leiterbahn mit den Kontaktanschlussflächen innerhalb des Halbleiterbauteils kontaktiert werden können.
- Sind mehrere Reihen ringförmig mit nebeneinander angeordneten Kontaktanschlussflächen in dem Halbleiterbauteil angeordnet, so kann diese Anordnung mit Hilfe der erfindungsgemäßen Durchkontakte auch auf der Oberseite beibehalten werden. Sind die Kontaktanschlussflächenreihen innerhalb des Gehäuses parallel zueinander angeordnet, so muss lediglich beachtet werden, dass der Abstand zwischen den Reihen groß genug ist, um auf der Oberseite des Halbleiterbauteils die Langlöcher so zu gestalten, dass sich die kontaktgebenden Leiterbahnen von der Oberseite des Halbleiterbauteils über die geneigte Innenwandseite des Kontaktloches zu den Kontaktschlussflächen nicht auf der Oberseite des Halbleiterbauteils berühren.
- In einer weiteren Ausführungsform der Erfindung weist die Leiterbahn mindestens zwei Metalllagen auf mit einer unteren ersten Lage aus einer wenige Nanometer dicken Keimschicht. Eine derartige wenige Nanometer dicke Keimschicht als erste Lage aufzubringen, hat den Vorteil, dass die gesamte Oberseite des Halbleiterbauteils metallisiert werden kann und somit sämtliche Kontaktlöcher mit einer Keimschicht versehen sein können, so dass sie elektrisch beispielsweise für eine elektrochemische Abscheidung zunächst gekoppelt sind und somit ein entsprechendes Potential für alle abzuscheidenden kontaktge benden Leiterbahnen an die Keimschicht angelegt werden kann. Diese wenige Nanometer dicke Keimschicht hat darüber hinaus den Vorteil, bei geeigneter Wahl des abgeschiedenen Materials eine intensive Adhäsion oder Verzahnung mit der Gehäusemasse zu ermöglichen.
- In einer weiteren Ausführungsform der Erfindung weist die Leiterbahn als eine zweite Metalllage eine mehrere hundert Nanometer dicke Leiterbahnschicht auf. Diese Leiterbahnschicht stellt die eigentliche niederohmige Verbindung zwischen der Oberseite des Halbleiterbauteils und den Kontaktanschlussflächen in dem Halbleiterbauteil zur Verfügung. Sie kann selektiv sowohl in einem Additiv- als auch in einem Subtraktiv-Verfahren aufgebracht werden, wozu entsprechende photolithographische Masken eingesetzt werden oder eine Strukturierung der kontaktgebenden Leiterbahnen mittels Druckstrahltechnik erreicht wird.
- Schließlich ist es in einer weiteren Ausführungsform der Erfindung möglich, dass die Leiterbahn eine obere Metalllage aufweist, welche das gesamte Kontaktloch auffüllt. Um das gesamte Kontaktloch aufzufüllen, wird entweder eine chemische oder eine elektro-chemische Abscheidung eingesetzt oder wiederum durch gezielte Druckstrahltechniken, können die Kontaktlöcher mit ihrer Leiterbahnkeimschicht mit einem entsprechenden niedrigohmig leitenden Metall wie Kupfer oder einer Kupferlegierung aufgefüllt werden.
- Vorzugsweise geht die Leiterbahn auf der Gehäuseoberseite in eine Leiterbahnfahne über, die eine Gehäuseaußenkontaktfläche bildet. Derartige Leiterbahnfahnen als Gehäuseaußenkontaktflächen sind dann von Vorteil, wenn das Halbleiterbauteil als Basisbauteil eines Stapels eingesetzt werden soll. Auch für Testzwecke ist es von Vorteil, auf der Gehäuseoberseite Gehäuseaußenkontaktflächen zur Verfügung zu haben, mit denen spezielle Kontaktanschlussflächen im Halbleiterbauteilgehäuse von außen für diese Testzwecke kontaktiert werden können.
- In einer weiteren Ausführungsform der Erfindung sind mehrere Leiterbahnfahnen der Durchkontakte derart positioniert, dass sie in Lage und Anordnung einer Lage und Anordnung von Außenkontakten eines zu stapelnden Halbleiterbauteils entsprechen. Dabei kann die Versetzung der Leiterbahnfahnen gegenüber den Kontaktanschlussflächen innerhalb des Halbleiterbauteils aufgrund der geneigten Leiterbahn und dem auf der Oberseite durch die asymmetrische Trichterform entstehenden Langloch dadurch begegnet werden, dass innerhalb des Halbleiterbauteils die Kontaktanschlussflächen eine Verdrahtungsstruktur aufweisen, deren Struktur diesen Versatz berücksichtigt.
- Die Leiterbahnfahnen der Durchkontakte können auch derart positioniert sein, dass sie in Lage und Anordnung einer Lage und Anordnung von Außenkontakten auf der Unterseite des Halbleiterbauteils entsprechen. Auch hierbei wird auf der Schaltungsebene der Kontaktanschlussflächen innerhalb des Halbleiterbauteils eine Verdrahtungsstruktur dafür sorgen, dass der seitliche Versatz der Leiterbahnfahnen gegenüber den Kontaktanschlussflächen kompensiert wird, um eine exakte Ausrichtung zwischen den Außenkontakten auf der Unterseite des Halbleiterbauteils und den durch die Leiterbahnfahnen gebildeten Gehäuseaußenkontaktflächen auf der Oberseite des Halbleiterbauteils zu gewährleisten.
- In einer weiteren Ausführungsform der Erfindung ist es vorgesehen, dass die vierte Innenwandseite des Kontaktloches eine Stufenform aufweist. Eine derartige Stufenform kann einer seits die Fixierung der metallischen Leiterbahn bzw. der metallischen Keimschicht auf der Kunststoffgehäusemasse verbessern, weil die Haftfläche gegenüber einer glatten geneigten vierten Seiteninnenwand vergrößert wird, andererseits kann es auch von verfahrenstechnischem Vorteil sein, dass die geneigte Innenwandseite eine Stufenform aufweist, zumal dieses ermöglicht, schichtweise das Kontaktloch fertigungstechnisch in die Gehäusemasse einzubringen.
- In einer weiteren bevorzugten Ausführungsform ist die Gehäusemasse ein polymerer Kunststoff, vorzugsweise ein Epoxidharz. Bei derartigen Kunststoffgehäusemassen hat sich die Laserabtasttechnik, wie sie aus der Patentanmeldung
DE 10 2004 027 094 bekannt ist, bewährt. Bei anderen Gehäusemassen bzw. aus Keramikmaterial, wobei das Keramikmaterial aus einer Aluminiumoxid basierenden Sinterkeramik bestehen kann, ist das Laserabtragsverfahren eines der wenigen Möglichkeiten, derart harte und spröde Materialien nach Fertigstellung des Gehäuses noch zu bearbeiten und entsprechende Kontaktlöcher einzubringen. - Vorzugsweise werden die erfindungsgemäßen Halbleiterbauteile als Basishalbleiterbauteile eines Halbleiterbauteilstapels eingesetzt. Insbesondere ist es dann von Vorteil, wenn die Leiterbahnfahnen als Gehäuseaußenkontakte auf der Oberseite und die Außenkontakte auf der Unterseite in ihrer Anordnung und Lage völlig identisch sind. Andererseits ist es auch möglich, die Leiterbahnfahnen als obere Gehäuseaußenkontakte derart zu gestalten, dass auf dem Halbleiterbauteil entsprechende diskrete Bauelemente mit oberflächenmontierbaren Elektroden angeordnet werden können.
- Ein Verfahren zur Herstellung eines Halbleiterbauteils mit einem Durchkontakt durch eine Gehäusemasse des Halbleiterbauteils zu Kontaktanschlussflächen innerhalb des Halbleiterbauteils weist die nachfolgenden Verfahrensschritte auf.
- Zunächst wird schichtweise oder kontinuierlich die Gehäusemasse abgetragen, wobei die Abtragsbreite pro Abtragsschicht konstant bleibt und die Abtragslänge mit zunehmender Abtragstiefe schichtweise oder kontinuierlich verringert wird.
- Für ein schichtweises Abtragen wird diese Abtragslänge in Intervallen verringert und für ein kontinuierliches Abtragen wird diese Abtragslänge kontinuierlich verkürzt. Diese Verkürzung der Abtragslänge wird so gestaltet, dass ein Kontaktloch mit einer asymmetrischen Trichterform gebildet wird, die drei nahezu senkrecht zur Gehäuseoberseite ausgerichtete Innenseiten und eine derart geneigte vierte Innenwandseite aufweist, dass das Kontaktloch an der Gehäuseoberseite einen Langlochquerschnitt bildet und im Bereich der Kontaktanschlussfläche der Größe der Kontaktanschlussfläche angepasst wird. Nachdem ein derartiges Kontaktloch durch die Gehäusemasse hindurch eingearbeitet ist, kann großflächig eine wenige Nanometer dicke Keimschicht aus Metall auf der Oberseite des Halbleiterbauteils und insbesondere entlang der geneigten Innenwandseite des Kontaktloches abgeschieden werden. Anschließend wird diese Keimschicht selektiv zu einer Leiterbahn von der Gehäuseoberseite über die geneigte Innenwandseite bis zur Kontaktanschlussfläche im Innern des Halbleiterbauteils verstärkt.
- Dieses Verfahren hat den Vorteil, dass nachträglich, das heißt nach Aufbringen der Gehäusemasse auf die Komponenten eines Halbleiterbauteils, eine Möglichkeit geschaffen wird, dass Zugänge zu den Kontaktanschlussflächen derart gebildet werden, dass raumsparend kontaktgebende Leiterbahnen an innere Kontaktanschlussflächen eines Halbleiterbauteils angeschlossen werden können. Dieses Verfahren hat darüber hinaus die Vorteile:
- 1. Eine platzsparende Ausführung zu liefern, das heißt, es können auf kleinerer Fläche als bisher mehr Kontaktlöcher untergebracht werden. Dies ist besonders von Vorteil bei Gehäusen für mobile Anwendungen, zum Beispiel bei Mobiltelefonen.
- 2. Durch die schlitzförmige Ausführung der asymmetrischen Trichterform bleiben zwischen den Kontaktlöchern Stege stehen, auf denen zusätzliche Leiterbahnen verlegt bzw. abgeschieden werden können, um beispielsweise eine zweite oder gar dritte Reihe von Durchkontakten in entsprechenden Kontaktlöchern zu kontaktieren.
- 3. Es wird mit diesem Verfahren eine Prozesssicherheit erreicht, die bisher lediglich bei elektrischen Durchkontakten durch ein Gehäuse mit entsprechenden symmetrischen Trichterformen der Kontaktlöcher und damit raumgreifenden Löchern möglich war.
- 4. Beim Einbringen der Gehäusekontaktlöcher muss weniger Gehäusemasse abgetragen werden, was kürzere Prozesszeiten und eine geringere thermische Belastung für das Gehäuse bedeutet. Somit können mit diesem Herstellungsverfahren 3D-Kontakte über die geneigte vierte Innenseitenwand für Halbleiterbauteile zur Verfügung gestellt werden. Somit kann eine hohe Anzahl an Gehäuseaußenkontakt flächen auf der Oberseite des Halbleiterchips platzsparend realisiert werden.
- In einem bevorzugten Durchführungsbeispiel des erfindungsgemäßen Verfahrens wird die Abtragsbreite für das Kontaktloch der Breite der Kontaktanschlussfläche angepasst. Das muss nicht bedeuten, dass eine quadratische Kontaktanschlussfläche nun vollständig durch das Kontaktloch freigelegt wird, sondern es reicht, wenn beispielsweise eine kreisförmige Kontaktierung der Kontaktanschlussfläche durch das Kontaktloch über den dann zu schaffenden Durchkontakt möglich wird. Auch ist es von Vorteil, wenn die Ränder der Kontaktanschlussfläche beim Einbringen des Kontaktloches nicht vollständig freigelegt werden, sondern in der schützenden Gehäusemasse verbleiben.
- Weiterhin wird ein Verfahren bevorzugt, bei dem die Abtragslänge für das Kontaktloch quer zu der Ausrichtung einer Durchkontaktreihe auf der Gehäuseoberseite eingebracht wird. Bei dieser Durchführungsform des Verfahrens werden die positiven Aspekte, welche die erfindungsgemäße Gestaltung des Kontaktloches bietet, voll ausgeschöpft, weil damit eine gleich große minimierte Schrittweite, die durch die Kontaktanschlussflächen im Inneren des Halbleiterbauteils vorgegeben ist, auch für die Gehäuseaußenanschlüsse auf der Oberseite des Halbleiterbauteils bestehen bleiben kann.
- Bevorzugte Verfahren zum Herstellen der asymmetrischen Trichterform als Kontaktloch sind ein Laserabtragsverfahren oder ein Plasmaätzverfahren oder ein gerichtetes Plasmastrahlverfahren. Die gerichteten Verfahren haben den Vorteil, dass der Plasmaätzstrahl oder der Laserstrahl gescannt werden können, um für das Kontaktloch mit symmetrischer Trichterform die Langlochgeometrie auf der Oberseite des Halbleiterbauteils einzubringen. In einer weiteren Ausführungsform der Erfindung wird vorzugsweise zunächst ein vertikales Kontaktloch mittels eines vertikalen Abtragsstrahls eingebracht, und dann wird die geneigte Innenwandseite mittels eines geneigten Abtragsstrahls abgeschrägt. Dazu können entweder zwei Strahlgeräte aus unterschiedlichen Winkeln das Kontaktloch herstellen, oder eine einzelne Strahlquelle wird um den Neigungsmittel der vierten geneigten Innenwandseite geschwenkt. Bei der letzten Verfahrensvariante kann ein Schwenken des Halbleiterbauteils oder ein Schwenken einer Strahlquelle oder ein Einsatz von zwei Strahlquellen mit unterschiedlichen Abtragswinkeln vorgesehen werden, um kontinuierlich den Langlochquerschnitt zu vermindern, während beim Scannen eine stufenförmige Einbringung der geneigten Innenwandseite mittels Abtragsstrahl entsteht, indem in Längsrichtung schichtweise zur Tiefe hin eine kürzere Abtragslänge gescannt wird.
- Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
-
1 zeigt eine schematische perspektivische Teilansicht eines Halbleiterbauteils einer ersten Ausführungsform der Erfindung; -
2 bis7 zeigen Prinzipskizzen zu einzelnen Herstellungsschritten eines Verfahrens zur Herstellung des Halbleiterbauteils gemäß1 ; -
2 zeigt einen schematischen Querschnitt eines Teilbereichs des Halbleiterbauteils nach1 in der Umgebung einer Kontaktanschlussfläche; -
3 zeigt einen schematischen Querschnitt des Teilbereichs der3 nach Einbringen eines Kontaktloches; -
4 zeigt eine schematische perspektivische Ansicht des Teilbereichs der3 ; -
5 zeigt einen schematischen Querschnitt durch ein Kontaktloch mit stufenförmiger Ausbildung einer geneigten vierten Innenwandseite des Kontaktloches; -
6 zeigt einen schematischen Querschnitt des Teilbereichs der3 nach Aufbringen einer Keimschicht im Bereich des Kontaktloches; -
7 zeigt einen schematischen Querschnitt des Teilbereichs der6 nach Verstärken der Keimschicht durch eine strukturierte Leiterbahnschicht und Rückätzung bzw. Strip der Keimschicht; -
8 zeigt eine schematische Draufsicht auf einen Ausschnitt einer Kontaktlochreihe auf der Oberseite eines Halbleiterbauteils; -
9 zeigt einen schematischen Querschnitt durch die Kontaktlochreihe entlang der Schnittebene B-B der8 ; -
10 zeigt einen schematischen Querschnitt durch die Kontaktlochreihe entlang der Schnittebene A-A der8 ; -
11 zeigt einen schematischen Querschnitt durch ein Halbleiterbasisbauteil gemäß einer zweiten Ausführungsform der Erfindung; -
12 zeigt einen schematischen Querschnitt durch einen Halbleiterbauteilstapel gemäß einer dritten Ausführungsform der Erfindung. -
1 zeigt eine schematische perspektivische Teilansicht eines Halbleiterbauteils1 einer ersten Ausführungsform der Erfindung. Das Halbleiterbauteil1 weist einen Halbleiterchip27 auf, der über Kontaktflächen30 und Flipchip-Kontakte28 mit Flipchip-Kontaktanschlussflächen29 auf einem Verdrahtungssubstrat26 angeordnet ist. Das Verdrahtungssubstrat26 weist eine Verdrahtungsstruktur31 auf, welche die Flipchip-Kontaktanschlussflächen29 mit entsprechenden Kontaktanschlussflächen6 im Randbereich32 des Verdrahtungssubstrats26 verbindet. Der Halbleiterchip27 , die Verdrahtungsstruktur31 und die Kontaktanschlussfläche6 sind in eine Gehäusemasse5 eingebettet. - Diese Gehäusemasse
5 ist in dieser Darstellung transparent dargestellt, um die Erfindung besser zu verdeutlichen. Eine derartige Gehäusemasse5 weist häufig eine undurchsichtige polymere Kunststoffmasse, die typischerweise mit SiO2-Füllstoff gefüllt ist, oder eine undurchsichtige Keramikmasse auf Aluminiumdioxidbasis auf. Von der Gehäuseoberseite8 aus ist in die Gehäusemasse5 ein Kontaktloch7 eingebracht, das drei Innenwandseiten9 ,10 und11 aufweist, die nahezu senkrecht zu der Gehäuseoberseite8 in die Gehäusemasse5 eingebracht sind und die bis zu der Oberseite der Kontaktanschlussfläche6 reichen. Eine vierte Innenwandseite12 des Kontaktloches7 ist zur Oberseite8 hin geneigt und führt schräg auf die Kon taktanschlussfläche6 zu. Diese geneigte Innenwandoberseite12 trägt einen Durchkontakt4 in Form einer Leiterbahn15 , die von der Oberseite8 bis auf die Kontaktanschlussfläche6 reicht. Auf der Oberseite8 bildet die Leiterbahn15 eine Leiterbahnfahne19 aus, die als Gehäuseaußenkontaktfläche20 auf der Oberseite8 dient. - In
1 nicht gezeigte untere Außenkontakte eines derartigen Halbleiterbauteils1 können auf der Unterseite des Verdrahtungssubstrats26 gegenwärtig in einer Anzahl zwischen 60 und 1000 Außenkontakten angeordnet sein. Jeder einzelne dieser nicht gezeigten Außenkontakte steht über nicht gezeigte Durchkontakte in dem Verdrahtungssubstrat26 und über die Verdrahtungsstruktur31 mit den Kontaktanschlussflächen6 in Verbindung. Die Durchgangsöffnung7 weist auf der Oberseite8 des Halbleiterbauteils1 einen Langlochquerschnitt13 und im Bereich der Kontaktanschlussfläche6 im Inneren des Halbleiterbauteils1 einen Querschnitt14 auf, der am Boden des Kontaktloches7 in seiner flächigen Erstreckung an die Kontaktanschlussfläche6 angepasst ist. In diesem Zusammenhang wird unter "angepasst" verstanden, dass der Querschnitt14 am Boden des Kontaktloches in flächiger Erstreckung kleiner oder gleich der Fläche der Kontaktanschlussfläche ist, so dass die Ränder der Kontaktanschlussfläche6 in die Gehäusemasse5 des Halbleiterbauteils1 eingebettet bleiben. - Die
2 bis7 zeigen Prinzipskizzen zu einzelnen Herstellungsschritten eines Verfahrens zur Herstellung des Halbleiterbauteils1 gemäß1 . Komponenten mit gleichen Funktionen wie in1 werden in den2 bis7 mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. -
2 zeigt einen schematischen Querschnitt eines Teilbereichs des Halbleiterbauteils1 nach1 in der Umgebung einer Kontaktanschlussfläche6 . Über der Kontaktanschlussfläche6 erstreckt sich die Gehäusemasse5 und bildet mit ihrer Oberseite8 gleichzeitig die Oberseite des Halbleiterbauteils1 . Auf dem Verdrahtungssubstrat26 ist zusätzlich eine Dielektrikumsschicht33 angeordnet, wobei die Kontaktanschlussfläche6 auf ihrer Oberseite teilweise von der Haftvermittlungsschicht33 freigehalten ist. -
3 zeigt einen schematischen Querschnitt des Teilbereichs der2 nach Einbringen eines Kontaktloches7 . Das Kontaktloch7 weist an der Oberseite8 einen Langlochquerschnitt13 auf. Der Querschnitt14 des Kontaktloches7 ist im Bodenbereich an die von der Haftvermittlungsschicht33 freigehaltene Oberseite der Kontaktanschlussfläche6 angepasst. Während die eine Innenwandseite10 des Kontaktloches7 nahezu rechtwinklig zur Oberseite8 des Halbleiterbauteils1 in die Gehäusemasse5 eingebracht ist, ist die Innenwandseite12 geneigt zur Oberseite8 angeordnet, so dass an der Oberseite8 ein Langlochquerschnitt13 entsteht und der Querschnitt14 am Boden des Kontaktloches7 in etwa kreisförmig ist. -
4 zeigt eine schematische perspektivische Ansicht des Teilbereichs der3 . Die Gehäusemasse5 ist wiederum transparent dargestellt, um das entstandene Kontaktloch7 und eine Geometrie in der Gehäusemasse5 sichtbar zu machen. An der Oberseite8 ist einerseits der Langlochquerschnitt13 mit einer Länge l zu sehen, der bei dem Einbringen des Kontaktloches entstanden ist. Im Bodenbereich ist der Querschnitt14 des Kontaktloches kreisförmig mit einem Durchmesser, welcher der Breite b des Langlochquerschnittes13 entspricht, und an die flächige Erstreckung der Kontaktanschlussfläche6 des Halbleiterbauteils1 angepasst ist. Während drei Innenwandseiten9 ,10 und11 nahezu senkrecht zur Oberseite8 in die Gehäusemasse5 eingebracht sind, verläuft die Innenwandweite12 unter einem Neigungswinkel in Richtung auf den Bodenbereich des Kontaktloches7 zu. -
5 zeigt einen schematischen Querschnitt durch ein Kontaktloch7 mit stufenförmiger Ausbildung der geneigten vierten Innenwandseite12 des Kontaktloches7 . Eine derartige Stufenform25 für die geneigte vierte Innenseitenwand12 entsteht durch schichtweises Abtragen der Gehäusemasse5 , wobei bei dieser Durchführungsform des Verfahrens ein Laserabtragsverfahren eingesetzt wurde, bei dem die Breite des Abtrags an der Oberseite8 der Breite der Kontaktanschlussfläche6 angepasst ist, während die Länge l pro Abtragsschicht mit zunehmender Tiefe t verringert wird. Dabei verläuft die Stufenform zu einer nahezu schrägen bzw. geneigten Rampe. Die Vorteile dieser Ausführungsform der Erfindung wurden oben näher erläutert und sollen an dieser Stelle nicht wiederholt werden. Als ein schichtweises Abtragen der Abtragungsschichten33 bis40 kann jedes Strahlabtragsverfahren eingesetzt werden, wie eine Laserstrahlabtragtechnik oder eine Plasmastrahlabtragtechnik oder auch eine Elektronenstrahl-Abtragtechnik. Auch Ätztechniken sind denkbar, die jedoch den Nachteil haben, dass bei jedem Zwischenschritt eine neue Photolackmaske aufzubringen ist, um die allmähliche Verkürzung der Länge l mit zunehmender Tiefe t, wie sie5 zeigt, zu realisieren. -
6 zeigt einen schematischen Querschnitt des Teilbereichs der3 nach Aufbringen einer Keimschicht17 im Bereich des Kontaktloches7 . Dabei kann, wie hier6 zeigt, die gesamte Halbleiterbauteiloberseite8 mit einer dünnen, wenige Nanometer dicken Keimschicht versehen werden, die mittels Sputtertechnik, physikalischer Gasphasenabscheidung oder chemischer Gasphasenabscheidung aufgebracht werden kann. Dabei werden die senkrecht zur Oberseite8 angeordnete Innenwandseite10 und auch die hier nicht gezeigten Innenwandseiten9 und11 geringfügig bis gar nicht mit einer Keimschicht versehen, insbesondere, wenn eine Sputtertechnik oder Aufdampftechnik eingesetzt wird, bei der Metallatome vorzugsweise geradlinig auf die zu beschichtenden Oberseiten auftreffen Jedoch entsteht dabei eine Keimschicht, an die beispielsweise ein elektrisches Potential gelegt werden kann, um anschließend die Keimschicht durch eine elektrochemische Abscheidung zu verstärken. -
7 zeigt einen schematischen Querschnitt durch den Teilbereich der6 nach Verstärken der Keimschicht17 durch eine strukturierte Leiterbahnschicht18 und Rückätzung der Keimschicht. Die Strukturierung kann mit additiven oder substraktiven Auftragstechniken erreicht werden, wobei beim Strukturieren die Leiterbahnschicht auf eine Leiterbahnfahne19 auf der Oberseite des Halbleiterbauteils8 und auf eine Leiterbahnschicht entlang der Innenwandseite sowie auf eine Verstärkung am Boden des Kontaktloches7 begrenzt wird. -
8 zeigt eine schematische Draufsicht auf einen Ausschnitt einer Kontaktlochreihe16 auf der Oberseite8 eines Halbleiterbasisbauteils2 . Dabei sind die Kontaktflächen6 in einer Linie41 ausgerichtet und die Kontaktlöcher7 sind mit ihrer Länge l senkrecht zu dieser Linie41 angeordnet. Andere Anordnungen, z.B. zweiseitig versetzt oder in kleineren Gruppen angeordnet, sind auch möglich. Dadurch wird es möglich, dass eine hohe Anzahl von Durchgangsöffnungen7 in einer Reihe16 angeordnet werden können und zusätzlich zwischen den Kontaktlöchern7 Stege aus Gehäusemasse5 verbleiben, auf de nen Oberseitenleiterbahnen geführt werden können. Beim Einbringen der Langlochreihe kann entweder das Halbleiterbauteil um die Linie41 geschwenkt werden, um die geneigte Innenwandseite12 einzubringen, oder entsprechend ein Abtragsstrahl um den Neigungswinkel geschwenkt werden. Andererseits ist es auch möglich, wie oben bereits geschildert, in Abtragsstufen unter Verminderung der Länge l mit zunehmender Tiefe t des Langloches7 die geneigte Innenwandseite12 zu verwirklichen. -
9 zeigt einen schematischen Querschnitt durch die Kontaktlochreihe16 entlang der Schnittebene B-B der8 . In dieser Ansicht sind die Innenwandseiten9 und11 zu sehen, die nahezu senkrecht zur Oberseite8 in die Gehäusemasse5 eingebracht sind und bis zu der Kontaktanschlussfläche6 auf dem Verdrahtungssubstrat26 reichen. -
10 zeigt einen schematischen Querschnitt durch die Kontaktlochreihe16 entlang der Schnittebene A-A der8 . Dieser schematische Querschnitt der10 entspricht dem schematischen Querschnitt der3 im Rahmen der Erörterung des Herstellungsverfahrens, so dass nicht noch einmal detailliert auf die einzelnen Bezugszeichen und die einzelnen Merkmale dieses Kontaktloches7 eingegangen wird. -
11 zeigt einen schematischen Querschnitt durch ein Halbleiterbasisbauteil2 gemäß einer zweiten Ausführungsform der Erfindung. Bei diesem Halbleiterbasisbauteil2 wurde die Technik und das Design, das in8 bis10 gezeigt wird, eingesetzt, um sowohl auf der Unterseite24 des Halbleiterbasisbauteils2 als auch auf der Oberseite8 des Halbleiterbasisbauteils2 eine gleiche Anordnung und Größe der Außenkontaktflächen43 bzw.20 zu realisieren, indem Durchkontakte4 durch die Gehäusemasse5 in asymmetrischer Trichterform, wie oben im Detail erörtert, geschaffen werden. Im Prinzip ist jedoch die Anordnung der Gehäuseaußenkontakte20 auf der Oberseite8 des Halbleiterbauteils unabhängig von der Anordnung der Außenkontakte23 auf der Unterseite24 des Halbleiterbauteils. Der Halbleiterchip27 ist bei diesem Basisbauteil mit Flipchip-Kontakten28 auf einem Verdrahtungssubstrat26 , das gleichzeitig die Außenkontakte23 trägt, angeordnet. -
12 zeigt einen schematischen Querschnitt durch einen Halbleiterbauteilstapel3 gemäß einer dritten Ausführungsform der Erfindung. Der Halbleiterbauteilstapel3 ist hier beispielsweise aus drei identischen Halbleiterbasisbauteilen2 aufeinandergefügt. Jedoch gilt auch hier, dass die Oberseite42 des Halbleiterbauteilstapels bzw. die Oberseite8 des obersten Halbleiterbauteils2 beliebig angeordnete Außenkontaktflächen20 aufweisen kann. Die gestapelten Halbleiterbauteile22 weisen auf ihren Unterseiten Außenkontakte21 auf, die in Größe und Anordnung der Größe und Anordnung der Gehäuseaußenkontakte20 der darunter im Halbleiterbauteilstapel3 angeordneten Halbleiterbauteile entsprechen. Ebenso ist es möglich, dass das unterste Halbleiterbauteil dieses Bauteilstapels3 , das Halbleiterbasisbauteil2 genannt wird, eine unabhängig angeordnete Anzahl von Außenkontakten23 auf der Unterseite24 aufweist. Demnach kann mit der erfindungsgemäßen Ausführungsform von Durchkontakten4 eine große Bandbreite von Anwendungen abgedeckt werden. -
- 1
- Halbleiterbauteil
- 2
- Halbleiterbasisbauteil
- 3
- Halbleiterstapel
- 4
- Durchkontakt
- 5
- Gehäusemasse
- 6
- Kontaktanschlussfläche
- 7
- Kontaktloch
- 8
- Oberseite des Gehäuses bzw. des Halbleiterbauteils
- 9
- erste Innenwandseite
- 10
- zweite Innenwandseite
- 11
- dritte Innenwandseite
- 12
- vierte Innenwandseite
- 13
- Langlochquerschnitt
- 14
- Querschnitt am Boden des Kontaktloches
- 15
- Leiterbahn
- 16
- Reihe bzw. Kontaktlochreihe
- 17
- erste Metalllage bzw. Keimschicht
- 18
- zweite Metalllage bzw. Leiterbahnschicht
- 19
- Leiterbahnfahne
- 20
- Gehäuseaußenkontaktfläche
- 21
- Außenkontakt des zu stapelnden Halbleiterbauteils
- 22
- zu stapelndes Halbleiterbauteil
- 23
- Außenkontakt auf der Unterseite
- 24
- Unterseite des Halbleiterbauteils
- 25
- Stufenform
- 26
- Verdrahtungssubstrat
- 27
- Halbleiterchip
- 28
- Flipchip-Kontakt
- 29
- Flipchip-Kontaktanschlussfläche
- 30
- Kontaktfläche des Halbleiterchips
- 31
- Verdrahtungsstruktur
- 32
- Randbereich
- 33
- Dielektrikum
- 34–40
- Abtragsschicht
- 41
- Linie
- 42
- Oberseite des Halbleiterbauteils
- 43
- Außenkontaktfläche auf der Unterseite
- b
- Abtragsbreite
- l
- Abtragslänge
- t
- Abtragstiefe
Claims (20)
- Halbleiterbauteil mit einem Durchkontakt (
4 ) durch eine Gehäusemasse (5 ) des Halbleiterbauteils (1 ) zu Kontaktanschlussflächen (6 ) innerhalb des Halbleiterbauteils (1 ), wobei der Durchkontakt (4 ) in einem Kontaktloch (7 ) durch die Gehäusemasse (5 ) angeordnet ist, und wobei das Kontaktloch (7 ) eine asymmetrische Trichterform aufweist mit mindestens zwei nahezu senkrecht zur Gehäuseoberseite (8 ) ausgerichteten gegenüberliegenden Innenwandseiten (9 ,11 ) und mindestens einer derart geneigten weiteren Innenwandseite (12 ), dass das Kontaktloch (7 ) an der Gehäuseoberseite (8 ) einen Langlochquerschnitt (13 ) und im Bereich der Kontaktanschlussfläche (6 ) einen der Kontaktanschlussfläche (6 ) angepassten Querschnitt (14 ) aufweist, und wobei sich eine kontaktgebende Leiterbahn (15 ), die den Durchkontakt (4 ) bildet, von der Gehäuseoberseite (8 ) entlang der geneigten weiteren Innenwandseite (12 ) bis auf die Kontaktanschlussfläche (6 ) erstreckt. - Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass das Halbleiterbauteil (
1 ) auf seiner Oberseite (8 ) eine Vielzahl in mindestens einer Reihe (16 ) angeordneter Durchkontakte (4 ) aufweist, die derart ausgerichtet sind, dass der Langlochquerschnitt (13 ) quer zur Ausrichtung der Reihe (16 ) liegt. - Halbleiterbauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Leiterbahn (
15 ) mindestens zwei Metalllagen (17 ,18 ) aufweist mit einer unteren ersten Lage aus einer wenige Nanometer dicken Keimschicht (17 ). - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Leiterbahn (
15 ) eine zweite Metalllage (18 ) aus einer mehrere 100 Nanometer dicken Leiterbahnschicht aufweist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Leiterbahn (
15 ) eine obere Metalllage (18 ) aufweist, welche das gesamte Kontaktloch (7 ) auffüllt. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Leiterbahn (
15 ) auf der Gehäuseoberseite (8 ) in eine Leiterbahnfahne (19 ) übergeht, die eine obere Gehäuseaußenkontaktfläche (20 ) bildet. - Halbleiterbauteil nach Anspruch 6, dadurch gekennzeichnet, dass mehrere Leiterbahnfahnen (
19 ) der Durchkontakte (4 ) derart positioniert sind, dass sie in Lage und Anordnung einer Lage und Anordnung von Außenkontakten (21 ) eines zu stapelnden Halbleiterbauteils (22 ) entsprechen. - Halbleiterbauteil nach Anspruch 6, dadurch gekennzeichnet, dass mehrere Leiterbahnfahnen (
19 ) der Durchkontakte (4 ) der art positioniert sind, dass sie in Lage und Anordnung einer Lage und Anordnung von Außenkontakten (23 ) auf der Unterseite (24 ) des Halbleiterbauteils (2 ) entsprechen. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die geneigte vierte Innenwandseite (
12 ) des Kontaktloches (7 ) eine Stufenform (25 ) aufweist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Gehäusemasse (
5 ) einen polymeren Kunststoff, vorzugsweise ein Epoxydharz, aufweist. - Halbleiterbauteil nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Gehäusemasse (
5 ) ein Keramikmaterial, vorzugsweise eine auf Aluminiumoxid basierende Sinterkeramik, aufweist. - Verwendung des Halbleiterbauteils (
1 ) gemäß einem der vorhergehenden Ansprüche als Basishalbleiterbauteil (2 ) eines Halbleiterbauteilstapels (3 ). - Verfahren zur Herstellung eines Halbleiterbauteils (
1 ) mit einem Durchkontakt (4 ) durch eine Gehäusemasse (5 ) des Halbleiterbauteils (1 ) zu Kontaktanschlussflächen (6 ) innerhalb des Halbleiterbauteils (1 ), wobei das Verfahren folgende Verfahrensschritte aufweist: – schichtweises Abtragen der Gehäusemasse (5 ), wobei die Abtragsbreite (b) pro Abtragsschicht nahezu konstant bleibt und die Abtragslänge (l) mit zunehmender Abtragstiefe (t) verringert wird, so dass ein Kontaktloch (7 ) mit einer asymmetrischen Trichterform gebildet wird mit mindestens zwei nahezu senkrecht zur Gehäuseoberseite ausgerichteten gegenüberliegenden Innenwandseiten (9 ,11 ) und mindestens einer derart geneigten weiteren Innenwandseite (12 ), dass das Kontaktloch (7 ) an der Gehäuseoberseite (8 ) einen Langlochquerschnitt (13 ) bildet und im Bereich der Kontaktanschlussfläche (6 ) der Größe und/oder Form der Kontaktanschlussfläche (6 ) angepasst wird; – Aufbringen einer wenige Nanometer dicken Keimschicht (17 ) aus Metall entlang der geneigten Innenwandseite (12 ) des Kontaktloches (7 ), – selektives Verstärken der Keimschicht (17 ) zu einer Leiterbahn (15 ) von der Gehäuseoberseite (8 ) über die geneigte Innenwandseite (12 ) bis auf die Kontaktanschlussfläche (6 ). - Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die Abtragsbreite (b) für das Kontaktloch (
7 ) der Breite (b) der Kontaktanschlussfläche (6 ) angepasst wird. - Verfahren nach Anspruch 13 oder Anspruch 14, dadurch gekennzeichnet, dass die Abtragslänge (l) für das Kontaktloch (
7 ) quer oder schräg zu der Ausrichtung einer Durchkontaktreihe (16 ) auf der Gehäuseoberseite (8 ) eingebracht wird. - Verfahren nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass zum Abtragen der Gehäusemasse (
5 ) für das Kontaktloch (7 ) ein Laserabtragsverfahren eingesetzt wird. - Verfahren nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass zum Abtragen der Gehäusemasse (
5 ) für das Kontaktloch (7 ) ein Plasmaätzverfahren eingesetzt wird. - Verfahren nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass zum Abtragen der Gehäusemasse (
5 ) für das Kontaktloch (7 ) ein gerichteter Plasmaätzstrahl eingesetzt wird. - Verfahren nach einem der Ansprüche 13 bis 18, dadurch gekennzeichnet, dass bei einem Abtragen mittels eines gerichteten Plasmaätzstrahls oder eines Laserstrahls das Halbleiterbauteil (
1 ) um eine Schwenkachse entlang der Ausrichtung einer Reihe (16 ) von zu ätzenden Kontaktlöchern (7 ) geschwenkt wird. - Verfahren nach einem der Ansprüche 13 bis 18, dadurch gekennzeichnet, dass zunächst ein vertikales Kontaktloch (
7 ) mittels eines vertikalen Abtragsstrahls eingebracht wird und die geneigte Innenwandseite (12 ) mittels eines geneigten Abtragsstrahls abgeschrägt wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005006280A DE102005006280B4 (de) | 2005-02-10 | 2005-02-10 | Halbleiterbauteil mit einem Durchkontakt durch eine Gehäusemasse und Verfahren zur Herstellung desselben |
US11/350,287 US20060189124A1 (en) | 2005-02-10 | 2006-02-09 | Semiconductor device having a through contact through a housing composition and method for producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005006280A DE102005006280B4 (de) | 2005-02-10 | 2005-02-10 | Halbleiterbauteil mit einem Durchkontakt durch eine Gehäusemasse und Verfahren zur Herstellung desselben |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005006280A1 true DE102005006280A1 (de) | 2006-08-24 |
DE102005006280B4 DE102005006280B4 (de) | 2006-11-16 |
Family
ID=36775986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005006280A Expired - Fee Related DE102005006280B4 (de) | 2005-02-10 | 2005-02-10 | Halbleiterbauteil mit einem Durchkontakt durch eine Gehäusemasse und Verfahren zur Herstellung desselben |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060189124A1 (de) |
DE (1) | DE102005006280B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008028072B4 (de) * | 2007-07-02 | 2018-01-11 | Infineon Technologies Ag | Verfahren zum Herstellen von Halbleitervorrichtungen |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100016327A (ko) * | 2007-05-08 | 2010-02-12 | 오컴 포트폴리오 엘엘씨 | 무솔더 전자 어셈블리 및 그 제조 방법 |
US8373194B2 (en) * | 2008-07-03 | 2013-02-12 | Koninklijke Philips Electronics N.V. | Support module for a solid state light source, a lighting device comprising such a module, and a method for manufacturing such a lighting device |
DE102009032854B4 (de) * | 2009-07-13 | 2015-07-23 | Texas Instruments Deutschland Gmbh | Verfahren zur Herstellung von Bipolartransistorstrukturen in einem Halbleiterprozess |
US8461691B2 (en) | 2011-04-29 | 2013-06-11 | Infineon Technologies Ag | Chip-packaging module for a chip and a method for forming a chip-packaging module |
KR102065008B1 (ko) * | 2013-09-27 | 2020-01-10 | 삼성전자주식회사 | 적층형 반도체 패키지 |
JP7067448B2 (ja) | 2018-12-10 | 2022-05-16 | 三菱電機株式会社 | 半導体装置の製造方法、半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996013062A1 (en) * | 1994-10-19 | 1996-05-02 | Ceram Incorporated | Apparatus and method of manufacturing stacked wafer array |
US6013948A (en) * | 1995-11-27 | 2000-01-11 | Micron Technology, Inc. | Stackable chip scale semiconductor package with mating contacts on opposed surfaces |
US6093584A (en) * | 1996-04-18 | 2000-07-25 | Tessera, Inc. | Method for encapsulating a semiconductor package having apertures through a sacrificial layer and contact pads |
DE10320646A1 (de) * | 2003-05-07 | 2004-09-16 | Infineon Technologies Ag | Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben |
US20050001309A1 (en) * | 2003-06-20 | 2005-01-06 | Akinori Tanaka | Printed wiring board for mounting semiconductor |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2783259B2 (ja) * | 1996-07-18 | 1998-08-06 | 日本電気株式会社 | 半導体パッケージとその製造方法 |
JP2003318178A (ja) * | 2002-04-24 | 2003-11-07 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
KR100447851B1 (ko) * | 2002-11-14 | 2004-09-08 | 삼성전자주식회사 | 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 mems 소자 패키지 및 패키지 방법 |
DE102004027094A1 (de) * | 2004-06-02 | 2005-12-29 | Infineon Technologies Ag | Halbleitermodul mit einem Halbleiter-Sensorchip und einem Kunststoffgehäuse sowie Verfahren zu dessen Herstellung |
-
2005
- 2005-02-10 DE DE102005006280A patent/DE102005006280B4/de not_active Expired - Fee Related
-
2006
- 2006-02-09 US US11/350,287 patent/US20060189124A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996013062A1 (en) * | 1994-10-19 | 1996-05-02 | Ceram Incorporated | Apparatus and method of manufacturing stacked wafer array |
US6013948A (en) * | 1995-11-27 | 2000-01-11 | Micron Technology, Inc. | Stackable chip scale semiconductor package with mating contacts on opposed surfaces |
US6093584A (en) * | 1996-04-18 | 2000-07-25 | Tessera, Inc. | Method for encapsulating a semiconductor package having apertures through a sacrificial layer and contact pads |
DE10320646A1 (de) * | 2003-05-07 | 2004-09-16 | Infineon Technologies Ag | Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben |
US20050001309A1 (en) * | 2003-06-20 | 2005-01-06 | Akinori Tanaka | Printed wiring board for mounting semiconductor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008028072B4 (de) * | 2007-07-02 | 2018-01-11 | Infineon Technologies Ag | Verfahren zum Herstellen von Halbleitervorrichtungen |
Also Published As
Publication number | Publication date |
---|---|
DE102005006280B4 (de) | 2006-11-16 |
US20060189124A1 (en) | 2006-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10101875B4 (de) | Elektronisches Bauteil mit aufeinander gestapelten Halbleiterchips und Verfahren zu seiner Herstellung | |
DE102005006280B4 (de) | Halbleiterbauteil mit einem Durchkontakt durch eine Gehäusemasse und Verfahren zur Herstellung desselben | |
WO2000031796A1 (de) | Verfahren zur herstellung eines beidseitig prozessierten integrierten schaltkreises | |
DE10351028B4 (de) | Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren | |
DE102009032253B4 (de) | Elektronisches Bauteil | |
EP1198002B1 (de) | Elektrisches oder elektronisches Bauteil und Verfahren zum Herstellen desselben | |
DE102021200044A1 (de) | Anschlussträger, optoelektronische vorrichtung und verfahren zum herstellen eines anschlussträgers | |
EP2044405B1 (de) | Temperaturmesssensor und verfahren zu dessen herstellung | |
DE10333840B4 (de) | Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung | |
WO2008040307A2 (de) | Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente | |
DE102017109515A1 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
WO2016174238A1 (de) | Anordnung mit einem substrat und einem halbleiterlaser | |
EP1692476B1 (de) | Bauelement und verfahren zu dessen herstellung | |
DE102004010703B4 (de) | Bauelement mit WLP-fähiger Verkapselung und Herstellverfahren | |
DE102004023462B4 (de) | Verfahren zur Ausbildung von Leiterbahnstrukturen auf Halbleiterbauelementen | |
DE10017741A1 (de) | Gehäuse für Halbleiterchips | |
DE102004012979B4 (de) | Kopplungssubstrat für Halbleiterbauteile, Anordnungen mit dem Kopplungssubstrat, Kopplungssubstratstreifen, Verfahren zur Herstellung dieser Gegenstände und Verfahren zur Herstellung eines Halbleitermoduls | |
DE102018109211A1 (de) | Oberflächenmontierbares Bauteil | |
DE10132385B4 (de) | Elektronisches Bauteil, einen Nutzen und einen Systemträger für ein derartiges Bauteil mit auf ihren Unterseiten verteilten Außenkontakten, sowie Verfahren zur Herstellung derselben | |
DE102019218444B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung | |
DE10313047B3 (de) | Verfahren zur Herstellung von Chipstapeln | |
EP0740497A1 (de) | Elektrisches Verbindungssubstrat | |
WO2022223284A1 (de) | Verfahren zur herstellung eines bauteils mit kavität und bauteil mit kavität | |
DE102006015241A1 (de) | Halbleiterbauteil mit einem Kunststoffgehäuse und teilweise in Kunststoff eingebetteten Außenkontakten sowie Verfahren zur Herstellung des Halbleiterbauteils | |
WO2022243298A1 (de) | Optoelektronische baugruppe und verfahren zur herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |