DE102004058409A1

DE102004058409A1 - Master-Slave Flip-Flop und dessen Verwendung

Info

Publication number: DE102004058409A1
Application number: DE102004058409A
Authority: DE
Inventors: Volker Neubauer
Original assignee: Infineon Technologies AG
Current assignee: Intel Deutschland GmbH
Priority date: 2004-12-03
Filing date: 2004-12-03
Publication date: 2006-06-08
Anticipated expiration: 2024-12-04
Also published as: DE102004058409B4; US7304519B2; US20060145743A1

Abstract

Ein Master-Slave Flipflop, bevorzugt als Frequenzteilerschaltung einsetzbar, umfasst zwei bistabile Kippschaltungen (20, 21), die ausgangsseitig in Knoten (81, 82) miteinander verbunden sind. Die Knoten (81, 82) führen an zwei Inverter (40, 41), die zwischen einer Schalteinrichtung (30, 32) geschaltet sind. Die Ausgänge der beiden Inverter führen an zwei weitere Knoten (83, 84) eines weiteren Paares komplementärer bistabiler Kippschaltungen (22, 23), die quellenseitig an einer dritten und vierten Schalteinrichtung (34, 35) angeschlossen sind. Eine weitere Verstärkerstufe aus zwei Invertern (42, 43) ist eingangsseitig mit den Knoten (83, 84) und ausgangsseitig mit den Knoten (81, 82) verbunden. Durch die Ausbildung mit mehreren Inverterstufen wird eine Ladezeit der Gate-Quellen-Kapazitäten der bistabilen Kippschaltungen innerhalb des Master-Slave Flipflops reduziert und somit die Umschaltgeschwindigkeit erhöht.

Description

Die vorliegende Erfindung betrifft einen Master-Slave Flip-Flop sowie dessen Verwendung.

Master-Slave Flip-Flops werden häufig als Frequenzteilerschaltung in einem Sendepfad für Hochfrequenzsignale eingesetzt. Sie dienen dazu, ein Signal um den Faktor zwei herunterzuteilen und lassen sich darüber hinaus zur Erzeugung von um 90° phasenversetzter Signale verwenden. Ein Beispiel eines Sendepfades mit einer Frequenzteilerschaltung, der für den GSM-Mobilfunkstandard geeignet ist, zeigt 3. Der GSM-Mobilfunkstandard benutzt für die Modulation von Signalen eine GMSK-Modulation. Dabei wird die zu übertragende Information nur in der Phase bzw. der Frequenz des Signals kodiert. Die Amplitude des modulierten Signals verändert sich dabei nicht.

In modernen Schaltungskonzepten wird zur Phasen- oder Frequenzmodulation direkt ein Modulationssignal an einem Eingang MODIN dem Phasenregelkreis PLL zugeführt. Der Phasenregelkreis stellt das Ausgangssignal OUT eines spannungsgesteuerten Oszillators VCO entsprechend dem Modulationssignal am Modulationseingang MODIN ein. In Sendern mit diesem Konzept wird demnach das Ausgangssignal des spannungsgesteuerten Oszillators direkt mit den zu übertragenden Daten moduliert.

Zur Bereitstellung des Ausgangssignals mit der richtigen Sendefrequenz im GSM800/900- bzw. GSM1800/1900-Frequenzband wird die Frequenz von ca. 4 GHz des Ausgangssignals OUT des spannungsgesteuerten Oszillators VCO durch eine nachgeschaltete Frequenzteilerschaltungen heruntergeteilt. Anschließend wird es auf die gewünschte Ausgangsleistung verstärkt. Um das Phasenrauschen im gesamten Sendepfad zu minimieren, ist es zweckmäßig, wenn die Signalform im gesamten Signalpfad und damit auch das Ausgangssignal möglichst rechtecksförmig ist. Gleichzeitig sollte das Tastverhältnis des Ausgangssignals den Wert 0,5 oder 50 % aufweisen, um so eine maximale Ausgangsleistung bei der entsprechenden Trägerfrequenz zu erhalten. Bei einem von 50 % abweichendem Tastverhältnis werden harmonische Frequenzanteile erzeugt, welche die Ausgangsleistung des Nutzsignals auf der Trägerfrequenz reduzieren.

Ein bezüglich des Tastverhältnisses fehlerhaftes Lokaloszillatorsignal OUT wird in den Frequenzteilerschaltungen kompensiert, sofern diese keinen eigenen Fehler im Tastverhältnis erzeugen.

5 zeigt einen bekannten Frequenzteiler, der mit einem Master-Slave Flip-Flop realisiert ist. Die Flip-Flop-Schaltung enthält jeweils zwei Ladepuffer 100, die als Differenzverstärker ausgebildet sind. Diese sind mit bistabilen Kippschaltungen 200 gekoppelt und verstärken den Zustand der jeweils nachgeschalteten Kippschaltung.

In dem bekannten Ausführungsbeispiel sind sowohl die Differenzverstärkertransistoren als auch die Transistoren der bistabilen Kippschaltungen über Widerstände 99 mit dem Versorgungspotenzial VDD am Versorgungsanschluss 16 gekoppelt. Eine Aktivierung der Kippschaltung und der Verstärker erfolgt abwechselnd über ein Gegentaktsignal an den Takteingängen 15 und 14.

Während des Betriebs der Frequenzteilerschaltung wird bei einer steigenden Flanke eines an einem der Takteingänge 14 oder 15 anliegenden Taktsignals einer der beiden Transistoren der jeweiligen Kippschaltung über die Widerstände 99 mit einem entsprechend Versorgungspotenzial beladen. Die jeweilige Gate-Quellen-Kapazität ergibt zusammen mit dem vorgeschalteten Widerstand eine Ladezeit, die zu einer Änderung des Tastverhältnisses im Ausgangssignal führt.

4 zeigt verschiedene Diagramme zur Verdeutlichung dieses Problems. Im Teildiagramm B der 4 ist die Ausgangsspannung am Ausgang 12a über die Zeit dargestellt. Es ist zu erkennen, dass abhängig von den Widerstandswerten die Ladezeit von einem niedrigen auf einen hohen Pegel unterschiedlich lang ist. Im Gegensatz dazu ist die Abfallzeit annähernd gleich.

Die Anstiegszeit des Ausgangssignals im Teildiagramm B lässt sich durch eine Exponentialfunktion mit einer Zeitkonstante annähern, die durch den Wert des Widerstandes und die entsprechende Gate-Quellen-Kapazität in den Kippschaltungen 200 des Master-Slave Flip-Flops bestimmt wird.

Zur Verbesserung der Flankensteigung, die zu einer Verbesserung des Tastverhältnisses führt, ist es möglich, den Wert des Widerstands 99 zu verringern. In den in den Teilfiguren B und C dargestellten Ausführungen werden drei verschiedene Widerstände angegeben. Diese führen zu einer Verbesserung des Tastverhältnisses von 57 % auf 51 %. Demgegenüber zeigt Teildiagramm D jedoch einen deutlichen Anstieg in dem Versorgungsstrom von 18 auf 27 mA.

Aufgabe der vorliegenden Erfindung ist es, ein Master-Slave Flip-Flop anzugeben, das eine schnelle Anstiegszeit bei gleichzeitig geringem Stromverbrauch ermöglicht. Ebenso ist es Aufgabe der Erfindung, eine Verwendung für ein solches Flip-Flop vorzusehen.

Diese Aufgaben werden mit den nebengeordneten unabhängigen Patentansprüchen 1 und 10 gelöst.

Nach dem vorgeschlagenen Prinzip umfasst ein Master-Slave Flip-Flop einen Versorgungsanschluss, einen Masseanschluss, eine erste Kippschaltung sowie eine zweite Kippschaltung. Die erste Kippschaltung ist mit Transistoren eines ersten Leitfähigkeitstyps ausgebildet, die über eine erste Schalteinrichtung mit dem Versorgungsanschluss gekoppelt sind. Die zweite Kippschaltung ist mit Transistoren eines zweiten Leitfähigkeitstyps ausgeführt und über eine zweite Schalteinrichtung mit dem Masseanschluss gekoppelt. Erste und zweite Kippschaltung sind zueinander angeordnet und in einem ersten Knoten sowie in einem zweiten Knoten miteinander verbunden. Ein erster Inverter und ein zweiter Inverter sind mit ihren Versorgungsanschlüssen zwischen erste und zweite Schalteinrichtung geschaltet und mit ihren Eingängen mit jeweils einem der beiden Knoten verbunden. Weiterhin ist eine dritte Kippschaltung mit Transistoren des ersten Leitfähigkeitstyps sowie eine vierte Kippschaltung mit Transistoren des zweiten Leitfähigkeitstyps vorgesehen. Die dritte Kippschaltung ist über eine dritte Schalteinrichtung mit dem Versorgungsanschluss gekoppelt und die vierte Kippschaltung über eine vierte Schalteinrichtung mit dem Masseanschluss. Die dritte und vierte Kippschaltung sind ebenfalls parallel angeordnet und jeweils in einem dritten und in einem vierten Knoten miteinander verbunden. Ein dritter und ein vierter Inverter sind mit ihren Versorgungsanschlüssen zwischen dritte und vierte Schalteinrichtung geschaltet. Ein Eingang des dritten und vierten Inverters ist an den dritten bzw. den vierten Knoten angeschlossen. Letztlich ist der erste Inverter ausgangsseitig mit dem dritten Knoten, der zweite Inverter ausgangsseitig mit dem vierten Knoten, der dritte Inverter mit dem ersten Knoten und der vierte Inverter ausgangsseitig mit dem zweiten Knoten verbunden.

Dadurch wird eine Master-Slave Flip-Flop bereitgestellt, bei dem ein Umladevorgang der Gate-Quellen-Kapazitäten der Kippschaltungen nicht mehr über Widerstände, sondern über die jeweiligen Inverter erfolgt. Die Ladezeit der Gate-Quellen-Kapazitäten der Transistoren der Kippschaltung wird deutlich reduziert. Dadurch erhöht sich die Umschaltgeschwindigkeit des erfindungsgemäßen Master-Slave Flip-Flops. Durch die komplementäre Struktur und Anordnung der Kippschaltungen wird der statische Stromverbrauch innerhalb der Schaltung verringert.

In einer bevorzugten Weiterbildung sind ein erster Takteingang sowie ein zweiter Takteingang vorgesehen. Der erste Takteingang ist mit der ersten und der vierten Schalteinrichtung und der zweite Takteingang mit der zweiten und der dritten Schalteinrichtung gekoppelt. Dadurch wird bevorzugt eine Frequenzteilerschaltung bereitgestellt, die bei Zuführung eines ersten bzw. zweiten Signals am ersten und zweiten Takteingang eine Frequenzteilung vorteilhaft mit einem Teilerverhältnis von 50 % an den Ausgängen des dritten und vierten Inverters abgibt.

Es ist zweckmäßig, zumindest eine der Kippschaltungen mit einem ersten und einem zweiten Transistor auszubilden, die mit ihren Quellenanschlüssen in einem gemeinsamen Schaltknoten verbunden sind. Ihre Steueranschlüsse sind unter Bildung einer Kreuzkopplung mit Senkenanschlüssen des jeweils anderen Transistors verbunden.

In einer anderen Weiterbildung der Erfindung umfassen die erste und die vierte Schalteinrichtung bzw. die zweite und die dritte Schalteinrichtung jeweils zumindest einen Schalttransistor, deren Steueranschlüsse mit dem ersten bzw. mit dem zweiten Takteingang verbunden sind. Dabei ist es zweckmäßig, wenn der zumindest eine Schalttransistor zumindest einer der Schalteinrichtungen den gleichen Leitfähigkeitstyp aufweist wie die Transistoren der mit der zumindest einen Schalteinrichtung verbundenen Kippschaltung.

In einer anderen Weiterbildung der Erfindung enthält der zumindest eine der Inverter zwei in Reihe geschaltete Transistoren unterschiedlichen Leitfähigkeitstyps. Ein Transistor des Inverters weist dabei den gleichen Leitfähigkeitstyp wie der mit ihm verbundene Schalttransistor der Schalteinrichtung auf. In einer alternativen Ausgestaltung umfasst ein Transistor des Inverters den gleichen Leitfähigkeitstyp wie ein Transistor der Kippschaltung, die jeweils mit dem Inverter an eine Schalteinrichtung angeschlossen ist.

Der erfindungsgemäße Master-Slave Flip-Flop lässt sich sowohl mit Feldeffekttransistoren als auch mit Bipolartransistoren ausbilden. Im letzteren Fall sind die Quellenanschlüsse durch Emitteranschlüsse und die Senkenanschlüsse durch Kollektoranschlüsse zu ersetzen. P-Kanal Feldeffekttransistoren lassen sich durch pnp-Bipolartransistoren und n-Kanal Feldeffekttransistoren durch npn-Bipolartransistoren ersetzen.

Der erfindungsgemäße Master-Slave Flip-Flop ist bevorzugt als Frequenzteilerschaltung für Hochfrequenzsignale einsetzbar. Dabei werden die Hochfrequenzsignale dem ersten und dem zweiten Takteingang zugeführt.

Weitere vorteilhafte Ausgestaltungsformen sind Gegenstand der Unteransprüche. Im Folgenden wird die Erfindung anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnungen im Detail erläutert. Es zeigen:
1 ein Ausführungsbeispiel des erfindungsgemäßen Master-Slave Flip-Flops,
2 eine Verwendung des Master-Slave Flip-Flop als Frequenzteilerschaltung in einem Sendepfad,
3 ein Blockschaltbild eines Sendepfads,
4 Spannungs-/Zeitdiagramme für verschiedene Signale eines bekannten Master-Slave Flip-Flops,
5 einen bekannten Master-Slave Flip-Flop.
1 zeigt einen rückgekoppelten Master-Slave Flip-Flop, der als Frequenzteilerschaltung einsetzbar ist. Der Master-Slave Flip-Flop 1 enthält einen ersten Takteingang 14 sowie einen zweiten Takteingang 15. Den beiden Takteingängen wird ein Gegentaktsignal CLK, CLK_B zugeführt. Das zugeführte Taktsignal wird mit der vorliegenden Anordnung in seiner Frequenz durch den Faktor 2 geteilt und an den Ausgängen 11, 11a bzw. 12, 12a abgegeben. Das an den Ausgängen abgegebene Signal ist ebenfalls ein Gegentaktsignal mit halber Frequenz des eingangsseitig an den Takteingängen 14 und 15 anliegenden Signals CLK, CLK_B.
Darüber hinaus erzeugt der Master-Slave Flip-Flop einen Phasenversatz von 90° zwischen den an den Ausgängen 11, 11a und 12, 12a abgreifbaren Signalen.
Der erfindungsgemäße Master-Slave Flip-Flop lässt sich wie im angegebenen Ausführungsbeispiel sowohl als Frequenzteilerschaltung, wie auch als Schaltung in einem I/Q-Modulator bzw. I/Q-Demodulator zur Erzeugung eines Signals mit einem Phasenversatz von 90° verwenden. Dazu ist der Master Flip-Flop und der Slave Flip-Flop mit je zwei Invertern 40, 41 und 42, 43 sowie je zwei bistabilen komplementären Kippschaltungen 20, 21 und 22, 23 aufgebaut. Unter dem Begriff komplementäre Kippschaltungen werden im folgenden zwei Kippschaltungen verstanden, bei denen die Transistoren einer Kippschaltung einen zu den Transistoren der anderen Kippschaltung unterschiedlichen Leitfähigkeitstyp besitzen.
Im Einzelnen ist ein Versorgungsanschluss 16 zur Zuführung eines Versorgungspotenzials VDD im Master Flip-Flop mit einer ersten Schalteinrichtung 30 verbunden. Die Schalteinrichtung 30 enthält zwei p-Kanal Feldeffekttransistoren 301 und 302, deren Quellenanschlüsse mit dem Anschluss 16 verbunden sind. Die Steueranschlüsse der beiden Feldeffekttransistoren 301 und 302 sind an den Takteingang 15 zur Zuführung des Taktsignals CLK angeschlossen.
Ebenso ist eine zweite Schalteinrichtung 32 vorgesehen, die zwei n-Kanal Feldeffekttransistoren 321 und 322 enthält, deren Quellenanschlüsse mit einem Bezugspotenzialanschluss 17 verbunden sind. Die Steueranschlüsse der beiden Feldeffekt transistoren 321 und 322 sind an den Takteingang 14 zur Zuführung des Taktsignals CLK_B angeschlossen. Die beiden Taktsignale CLK und CLK_B sind zueinander gegenphasig.
Zwischen den Schalttransistor 302 der ersten Schalteinrichtung 30 und den Schalttransistor 322 der zweiten Schalteinrichtung 32 sind die zwei Inverter 40 und 41 geschaltet. Die Inverter umfassen jeweils zwei in Reihe geschaltete Transistoren 402, 401 bzw. 412, 411. Dabei sind die p-Kanal Feldeffekttransistoren 402 und 412 des ersten Inverters 40 und des zweiten Inverters 41 mit ihren Quellenanschlüssen an den Senkenanschluss des Schalttransistors 302 der ersten Schalteinrichtung 30 angeschlossen. In entsprechender Weise sind die Quellenanschlüsse der n-Kanal Feldeffekttransistoren 401 und 411 mit dem Schalttransistor 322 der zweiten Schalteinrichtung 32 verbunden. Die Steueranschlüsse der Transistoren 401 und 402 des ersten Inverters 40 sind in dem Knoten 403 zusammengeführt. In gleicher Weise sind die Steueranschlüsse der Transistoren 411 und 412 des zweiten Inverters über den Knoten 413 miteinander verbunden.
Der zweite Schalttransistor 301 der ersten Schalteinrichtung 30 führt mit seinem Ausgang an die Quellenanschlüsse der p-Kanal Feldeffekttransistoren 201 und 202 der ersten bistabilen Kippschaltung 20. Die beiden Feldeffekttransistoren 201 und 202 sind mit ihren Steueranschlüssen kreuzgekoppelt und so mit dem Senkenanschluss des jeweils anderen Transistors verbunden.
Die Senkenanschlüsse der beiden Transistoren 201 und 202 der ersten bistabilen Kippschaltung 20 sind mit den Senkenanschlüssen einer dazu komplementär angeordneten, zweiten bistabilen Kippschaltung 21 verbunden. Die zweite bistabile Kippschaltung 21 umfasst die beiden n-Kanal Feldeffekttransistoren 211 und 212, deren Steueranschlüsse ebenfalls unter Bildung einer Kreuzkopplung mit den Senkenanschlüssen des jeweils anderen Transistors verbunden sind. Ein erster Schaltknoten 82 ist mit dem Abgriff 403 des ersten Inverters 40 und ein zweiter Schaltknoten 81 mit dem Abgriff 413 des zweiten Inverters 41 verbunden.
In ähnlicher Weise ist der Slave Flip-Flop der erfindungsgemäßen Flip-Flop-Schaltung aufgebaut. Auch diese enthält zwei zueinander komplementäre Kippschaltungen 22 und 23. Die Kippschaltung 22 ist mit n-Kanal Feldeffekttransistoren 221 und 222 implementiert, deren Quellenanschlüsse in einem gemeinsamen Knoten zusammengeführt und deren Steueranschlüsse mit dem Senkenanschluss der jeweils anderen Transistoren verbunden sind. Die zweite bistabile Kippschaltung 23 ist mit p-Kanal Feldeffekttransistoren implementiert. Quellenseitig sind die Transistoren der bistabilen Kippschaltung 23 mit einer Schalteinrichtung 35 und im Besonderen mit einem p-Kanal Feldeffekttransistor 351 verbunden. Dieser bildet zusammen mit dem zweiten Schalttransistor 352 die Schalteinrichtung 35. Die Steueranschlüsse der beiden Schalttransistoren 351 und 352 sind an den Takteingang 14 angeschlossen. In gleicher Weise sind die Quellenanschlüsse der bistabilen Kippschaltung 22 über einen Schalttransistor 341 einer vierten Schalteinrichtung 34 mit dem Bezugspotenzialanschluss 17 verbunden.
Der Slave Flip-Flop enthält ebenfalls zwei Inverter 42 und 43, die zwischen Schalteinrichtung 35 und 34 geschaltet sind. Eingangsseitig ist der Inverter 42 mit dem Abgriff 84 der bistabilen Kippschaltung und dem Ausgang 404 des ersten Inverters 40 verbunden. Der Eingang 433 des vierten Inverters 43 ist an den Abgriff 83 der bistabilen Kippschaltungen 23 und 22 des Slave Flip-Flops sowie an den Ausgang 414 des zweiten Inverters 41 angeschlossen. Zur Rückkopplung für die Realisierung der Frequenzteilerschaltung ist der Ausgang des dritten Inverters 42 an den Taktausgang 11 und an den Abgriff 82 der bistabilen Kippschaltungen 20 und 21 des Master Flip-Flops verbunden. Ebenso ist der Ausgang 434 des vierten Inverters 43 an den Ausgang 11a und den Abgriff 81 der ersten und zweiten bistabilen Kippschaltung angeschlossen.
Durch die Rückkopplung erfolgt im Betrieb der Schaltung eine Frequenzteilung der eingangsseitig anliegenden Signale CLK und CLK_B durch den Faktor 2. Die bistabilen Kippschaltungen 20, 21 sowie 22, 23 des erfindungsgemäßen Master-Slave Flip-Flops werden durch die Taktsignale CLK und CLK_B jeweils gegenphasig angesteuert. Der Ladevorgang der Gate-Quellen-Kapazitäten erfolgt in der komplementären Ausführungsweise durch die Ansteuerung der Inverter 40, 41 bzw. 42, 43. Aufgrund des höheren Stromflusses durch die Inverter wird die Ladezeit deutlich reduziert und damit der Umschaltvorgang beschleunigt.
In der dargestellten Ausführungsform sind die Schalteinrichtungen 30, 32, 34 und 35 mit Feldeffekttransistoren unterschiedlichen Leitfähigkeitstyps ausgebildet. Ebenso ist es möglich, sie mit jeweils dem gleichen Leitfähigkeitstyp zu realisieren. In einem solchen Fall sind die Steueranschlüsse an den jeweils anderen Takteingang anzuschließen. Auch kann anstatt eines Gegentaktsignals CLK und CLK_B ein Eintaktsignal zugeführt werden. Wenn beispielsweise den Schalteinrichtungen 32 und 35 nicht das invertierte Taktsignal CLK_B, sondern das Taktsignal CLK zugeführt werden soll, sollten die Transistoren in der Schalteinrichtung 32 als p-Kanal- Transistoren und die Transistoren in der Schalteinrichtung 35 als n-Kanal Transistoren ausgebildet werden.
Alternativ dazu wäre es auch möglich, ein invertiertes Taktsignal durch einen Inverter zu erzeugen. In einer Ausführungsform wäre demnach beispielsweise den Eingängen der Schalteinrichtungen 32 und 35 ein Inverter vorgeschaltet, der das Taktsignal invertiert. Dadurch ist es möglich, den erfindungsgemäßen Aufbau auch mit einem Eintaktsignal zu verwenden.
2 zeigt ein Ausführungsbeispiel eines Sendepfades 800 für den Einsatz in einem GSM-Sender. An dem Eingang 803 liegt das phasen- bzw. frequenzmodulierte Signal an. Dieses enthält die zu übertragenden Informationen, die nach den Vorgaben des GSM-Mobilfunkstandards auf das Oszillatorsignal moduliert wurden. Der Eingang 803 ist an eine erste Verstärkerschaltung 900 angeschlossen. Die Verstärkerschaltung ist über ein entsprechendes Signal an einem Steuereingang 902 aktivierbar. Die Ausgänge der Verstärkerschaltung 900 führen an die Takteingänge eines Treibers 901, der gemeinsam mit der ersten Steuerschaltung 900 einen Rechtecksimpuls mit steilen ansteigenden und abfallenden Flanken für die spätere Frequenzteilung erzeugt.
Die Ausgänge des Treibers 901 sind an die Eingänge der ersten Frequenzteilerschaltung angeschlossen. Diese Frequenzteilerschaltung wird durch den erfindungsgemäßen Master-Slave Flip-Flop realisiert. Zur Aktivierung der Frequenzteilerschaltung ist ein Aktivierungssignal am Steuereingang 903 vorgesehen. Ausgangsseitig gibt der Frequenzteiler an den Ausgängen 11 und 11a ein um den Faktor 2 frequenzgeteiltes Signal ab und führt dieses den Eingängen 14 bzw. 15 eines zweiten nachge schalteten Frequenzteilers zu. Auch der zweite nachgeschaltete Frequenzteiler ist durch den erfindungsgemäßen Master-Slave Flip-Flop realisiert.
Darüber hinaus führt der Ausgang 12 an einen Eingang eines Hochfrequenzverstärkers 913. Der Hochfrequenzverstärker ist für eine Verstärkung von Signalen im Frequenzbereich von 1800 bis 1900 MHz ausgebildet. Ausgangsseitig gibt er das Signal am Ausgang 801 ab. Der Ausgang 11 des zweiten Frequenzteilers ist an den Eingang eines zweiten Hochfrequenzverstärkers 912 angeschlossen. Dieser ist zur Verstärkung von Signalen im Frequenzbereich von 800 bis 900 MHz, d. h. im GSM800/900-Frequenzband, ausgeführt. Zur Aktivierung der jeweiligen Frequenzteiler und der zugehörigen Verstärkerschaltungen ist die weiter gezeigte Logikschaltung vorgesehen. Der Steuereingang 903 zur Aktivierung des ersten Frequenzteilers ist zudem an einen Inverter 906 angeschlossen. Der Ausgang des Inverters 906 führt auf einen ersten Eingang eines logischen ODER-Catters 907, dessen zweiter Eingang an den Steuereingang 904 angeschlossen ist. Der Steuereingang 904 dient zur Zuführung eines Aktivierungssignals für den Hochfrequenzverstärker 913 und zur Deaktivierung des zweiten Frequenzteilers. Der Ausgang des ODER-Gatters 907 ist mit einem Eingang eines Inverters 908 verbunden. Der Ausgang des Inverters 908 führt zu einem Aktivierungseingang des zweiten Frequenzteilers.
Wenn die Signale an den Steuereingängen 903 und 904 einen hohen Pegel aufweisen, werden beide Frequenzteiler aktiviert. Wenn das Signal am Eingang 904 auf einem niedrigen Pegel liegt, ist der zweite Frequenzteiler abgeschaltet, und das frequenzgeteilte Signal wird direkt an den Verstärker 913 zur Verstärkung abgegeben.
Darüber hinaus ist der Eingang 904 an einen Inverter 909 und ein logisches UND-Gatter 911 angeschlossen. Der zweite Eingang des logischen UND-Gatters 911 führt zu einem weiteren Steuereingang 905. Dieser ist ebenfalls an einen ersten Eingang eines logischen UND-Gatters 910 angeschlossen, dessen zweiter Eingang mit dem Ausgang des Inverters 909 verbunden ist. Die Ausgänge der logischen UND-Gatter 910 bzw. 911 führen zu Aktivierungseingängen der Verstärker 912 bzw. 913.
Mit dem erfindungsgemäßen Master-Slave Flip-Flop ist aufgrund des Ladevorgangs der Gate-Quellen-Kapazitäten der Kippschaltungen durch die Inverter-Transistoren eine höhere Umschaltgeschwindigkeit erreichbar. Dadurch wird das Tastverhältnis verbessert und die Teilergeschwindigkeit der gesamten Schaltung erhöht.
Die hier dargestellte Ausführungsform ist mit komplementären Feldeffekttransistoren realisiert. Neben der dargestellten CMOS-Technologie bietet es sich für noch höhere Schaltgeschwindigkeit an, Bipolartransistoren zu verwenden. Beispielsweise lassen sich die p-Kanal Feldeffekttransistoren der Kippschaltungen und der Inverter durch entsprechende pnp-Bipolartransistoren ersetzen. In gleicher Weise können die n-Kanal Feldeffekttransistoren durch npn-Bipolartransistoren ersetzt werden.
Ebenso ist es möglich, Feldeffekttransistoren sowie Bipolartransistoren zu kombinieren. Die erfindungsgemäße Master-Slave Flip-Flop-Schaltung lässt sich in einem Halbleiterkörper als integrierte Schaltung realisieren. Aufgrund des geringen statischen Stromverbrauchs im Bereich von wenigen mA lässt sich die für die Transistoren benötigte Fläche reduzie ren, sodass im Gegensatz zu bekannten Schaltungskonzepten eine Reduktion des Platzes um 40 % erreichbar ist.

1: Master-Slave Flip-Flop
11, 11a, 12, 12a: Signalausgang
14, 15: Takteingang
16: Versorgungsanschluss
17: Bezugspotenzialanschluss
20, 21, 22, 23: bistabile Kippschaltung
30, 32, 34, 35: Schalteinrichtung
40, 41, 42, 43: Inverter
81, 82, 83, 84: Knoten
100: Ladeverstärker
200: Speicherzelle
201, 202, 231, 232: p-Kanal Feldeffekttransistor
211, 212, 221, 222: n-Kanal Feldeffekttransistor
301, 302, 351, 352: p-Kanal Schalttransistor
321, 322, 341, 342: p-Kanal Schalttransistor
402, 412, 422, 432: p-Kanal Feldeffekttransistor
401, 411, 421, 431: n-Kanal Feldeffekttransistor
403, 413, 423, 433: Invertereingang
404, 414, 424, 434: Inverterausgang, Abgriff
801, 802: Hochfrequenzausgang
803: Signaleingang
900, 901: Verstärkerpuffer
902, 903, 904, 905: Steuereingang
906, 908, 909: Inverter
907: ODER-Gatter
910, 911: UND-Gatter
912, 913: Hochfrequenzverstärker

Claims

Master-Slave Flip-Flop, umfassend: – einen Versorgungsanschluss (16); – einen Bezugspotenzialanschluss (17); – eine erste Kippschaltung (20) mit Transistoren (201, 202) eines ersten Leitfähigkeitstyps, die über eine erste Schalteinrichtung (30) mit dem Versorgungsanschluss (16) gekoppelt sind; – eine zweite Kippschaltung (21) mit Transistoren (211, 212) eines zweiten Leitfähigkeitstyps, die über eine zweite Schalteinrichtung (32) mit dem Bezugspotenzialanschluss (17) gekoppelt sind, wobei erste und zweite Kippschaltung (20, 21) ausgangsseitig in einem ersten Knoten (81) und in einem zweiten Knoten (82) miteinander verbunden sind; – einen ersten Inverter (40) und einen zweiten Inverter (41), die mit Versorgungsanschlüssen zwischen erste und zweite Schalteinrichtung (30, 32) geschaltet sind, wobei ein Eingang des ersten Inverters (40) mit dem zweiten Knoten (82) und ein Eingang des zweiten Inverters (41) mit dem ersten Knoten (81) verbunden ist; – eine dritte Kippschaltung (23) mit Transistoren (231, 232) des ersten Leitfähigkeitstyps, die über eine dritte Schalteinrichtung (35) mit dem Versorgungsanschluss (16) gekoppelt sind; – eine vierte Kippschaltung (22) mit Transistoren (221, 222) des zweiten Leitfähigkeitstyps, die über eine vierte Schalteinrichtung (34) mit dem Bezugspotenzialanschluss (17) gekoppelt sind, wobei dritte und vierte Kippschaltung (23, 22) ausgangsseitig in einem dritten Knoten (83) und in einem vierten Knoten (84) miteinander verbunden sind; – einen dritten Inverter (42) und einen vierten Inverter (43), die mit ihren Versorgungsanschlüssen zwischen dritter und vierter Schalteinrichtung (35, 34) geschaltet sind, wobei ein Eingang des dritten Inverters (42) mit dem vierten Knoten (84) und ein Eingang des vierten Inverters (43) mit dem dritten Knoten (83) verbunden ist; – wobei erste Inverter (40) ausgangsseitig mit dem vierten Knoten (84), der zweite Inverter (41) ausgangsseitig mit dem dritten Knoten (83), der dritte Inverter (42) ausgangsseitig mit dem ersten Knoten (81) und der vierte Inverter (43) ausgangsseitig mit dem zweiten Knoten (82) verbunden sind.
Master-Slave Flip-Flop nach Anspruch 1, gekennzeichnet durch – einen ersten Takteingang (15) zur Zuführung eines ersten Taktsignals (CLK); – einen zweiten Takteingang (14) zur Zuführung eines zweiten Taktsignals (CLK_B); – wobei der erste Takteingang (15) mit der ersten und vierten Schalteinrichtung (30, 34) und der zweite Takteingang (14) mit der zweiten und dritten Schalteinrichtung (32, 35) gekoppelt ist.
Master-Slave Flip-Flop nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass zumindest eine der Kippschaltungen (20, 21, 22, 23) einen ersten und einen zweiten Transistor (201, 202) umfasst, die mit ihren Quellenanschlüssen in einem gemeinsamen Schaltungsknoten verbunden sind und deren Steueranschlüsse unter Bildung einer Kreuzkopplung mit Senkenanschlüssen des ersten und zweiten Transistors (201, 202) verbunden sind.
Master-Slave Flip-Flop nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die erste und die vierte Schalteinrichtung (30, 34) jeweils zumindest einen Schalttransistor (301, 302, 341, 342) umfassen, dessen Steueranschluss mit dem ersten Takteingang (15) verbunden ist.
Master-Slave Flip-Flop nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die zweite und die dritte Schalteinrichtung (32, 35) jeweils zumindest einen Schalttransistor (321, 322, 351, 352) umfassen, dessen Steueranschluss mit dem zweiten Takteingang (14) verbunden ist.
Master-Slave Flip-Flop nach einem der Ansprüche 4 bis 5, dadurch gekennzeichnet, dass der zumindest eine Schalttransistor (301) zumindest einer Schalteinrichtung (30) den gleichen Leitfähigkeitstyp wie die Transistoren (201, 202) der mit der zumindest einen Schalteinrichtung (30) verbundenen Kippschaltung (20) aufweist.
Master-Slave Flip-Flop nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass zumindest einer der Inverter (40) zwei in Reihe geschaltete Transistoren (402, 401) unterschiedlichen Leitfähigkeitstyps aufweist, deren Steueranschlüsse einen Eingang (403) des Inverters (40) bilden und ein Abgriff (404) zwischen den zwei in Reihe geschalteten Transistoren (402, 401) einen Ausgang des Inverters (40) bildet.
Master-Slave Flip-Flop nach Anspruch 7, dadurch gekennzeichnet, dass einer der zwei Transistoren (401, 402) des zumindest einen Inverters (40) den gleichen Leitfähigkeitstyp wie der mit ihm verbundene Schalttransistor (302) der Schalteinrichtung (30) aufweist.
Master-Slave Flip-Flop nach Anspruch 7, dadurch gekennzeichnet, dass einer der zwei Transistoren (401, 402) des zumindest einen Inverters (40) den gleichen Leitfähigkeitstyp wie die Transistoren (201, 202) der Kippschaltung (20), die mit dem einen Transistor (401, 402) an die Schalteinrichtung (30) angeschlossen sind.
Verwendung eines Master-Slave Flip-Flop nach einem der Ansprüche 1 bis 9 zur Teilung einer Frequenz eines Hochfrequenzsignals, wobei das Hochfrequenzsignal dem ersten und zweiten Takteingang zugeführt werden.