DE102004041626A1 - Chipkarte, und Chipkarten-Sicherungs-Einrichtung - Google Patents

Chipkarte, und Chipkarten-Sicherungs-Einrichtung Download PDF

Info

Publication number
DE102004041626A1
DE102004041626A1 DE102004041626A DE102004041626A DE102004041626A1 DE 102004041626 A1 DE102004041626 A1 DE 102004041626A1 DE 102004041626 A DE102004041626 A DE 102004041626A DE 102004041626 A DE102004041626 A DE 102004041626A DE 102004041626 A1 DE102004041626 A1 DE 102004041626A1
Authority
DE
Germany
Prior art keywords
chip card
memory
material layer
state
active material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004041626A
Other languages
English (en)
Other versions
DE102004041626B4 (de
Inventor
Ralf Dr. Symanczyk
Michael Dr. Kund
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004041626A priority Critical patent/DE102004041626B4/de
Priority to US11/211,085 priority patent/US7384002B2/en
Publication of DE102004041626A1 publication Critical patent/DE102004041626A1/de
Application granted granted Critical
Publication of DE102004041626B4 publication Critical patent/DE102004041626B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G06K19/07381—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit with deactivation or otherwise incapacitation of at least a part of the circuit upon detected tampering
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Die Erfindung betrifft eine Chipkarten-Sicherungs-Einrichtung, ein Verfahren zur Verwendung bei der Sicherung einer Chipkarte sowie eine Chipkarte (1), mit: DOLLAR A - mindestens einem Speicherbauelement (11), welches eine aktive Material-Schicht (13), insbesondere eine ein Festkörperelektrolyt aufweisende aktive Material-Schicht (13), aufweist, welche durch entsprechende Schaltvorgänge in einen mehr oder weniger leitfähigen und/oder eine mehr oder weniger hohe Kapazität aufweisenden Zustand versetzbar ist.

Description

  • Die Erfindung betrifft eine Chipkarte, insbesondere eine Chipkarte mit Sicherungs-Einrichtung, eine Chipkarten-Sicherungs-Einrichtung, sowie ein Verfahren zur Verwendung bei der Sicherung einer Chipkarte.
  • Eine Chipkarte bzw. Smart Card ist eine einen oder mehrere Chips aufweisende, programmierbare Kunststoff-Karte z.B. für den bargeldlosen Geldverkehr (z.B. zur Verwendung als Kreditkarte, EC-Karte, Telefonkarte, „electronic cash"-Karte, etc.), zur Bedienung von Zugangskontrollsystemen, zur Freischaltung von Pay-TV, zur Speicherung von Patientendaten, zur Verwendung als Mitglieds-Ausweis, etc., etc., etc.
  • Herkömmliche Chipkarten weisen z.B. einen Mikrocontroller-Chip auf, sowie z.B. ein oder mehrere – z.B. auf demselben Chip wie der Mikrocontroller integrierte – Speicherbauelemente, insbesondere Halbleiter-Speicherbauelemente, z.B. ROM-Speicherbauelemente (ROM = Read Only Memory bzw. Festwertspeicher) – insbesondere PROMs oder EEPROMs –, und/oder RAM-Speicherbauelemente (RAM = Random Access Memory bzw. Schreib-Lese-Speicher), etc.
  • Der oder die auf der Chipkarte vorgesehenen Chips (bzw. die obere Chipfläche) können von einer entsprechenden Schutz-Schicht überdeckt sein.
  • Chipkarten finden weiter zunehmende Verbreitung.
  • Da auf einer Chipkarte – insbesondere auf deren o.g. Speicherbauelementen – häufig sicherheitsrelevante Daten gespeichert sind, sollten diese vor unberechtigtem Zugriff geschützt werden.
  • Des weiteren sollte verhindert werden, dass die Funktionsweise der Karte manipuliert werden kann.
  • Trotz der zu den o.g. Zwecken eingesetzten Chipkarten-Sicherungs-Mechanismen konnten in der Vergangenheit immer wieder die entsprechenden Mechanismen „geknackt", und konnte – unberechtigt – auf die auf den Speicherbauelementen gespeicherten Daten zugegriffen, und/oder die Funktionsweise der Chipkarten manipuliert werden (z.B. bei Telefonkarten, Chipkarten zur Freischaltung von Pay-TV, etc.).
  • Hierzu wurden bzw. werden u.a. die folgenden Methoden verwendet:
    • i) nicht invasiv: – Veränderung der Betriebsspannung/Einsatz von Spannungsspitzen, um den Mikrocontroller in einen undefinierten Zustand zu bringen; – Übertaktung des Chips (ebenfalls, um den Mikrocontroller in einen undefinierten Zustand zu bringen); – Röntgenbestrahlung, um gezielt Speicherbereiche zu löschen, und Codes zurückzusetzen; – Röntgenbestrahlung, um den Aufbau des Chips zu analysieren; etc., etc.
    • ii) invasiv (nach Entfernung der Chip-Schutz-Schicht, bzw. Freilegen der Chipfläche): – Optisches Auslesen der ROM-Speicherbauelemente (möglich z.B. bei Fuse-/Anti-Fuse-, und Ionenimplantations-Programmierverfahren); – Bestrahlung mit (UV-)Licht, um den Mikrocontroller in einen undefinierten Zustand zu bringen; – Abgriff von an entsprechenden Chip-Leiterbahnen anliegenden Signalen mit Hilfe von Kontakt-Nadeln, und darauffolgende Signal-Analyse; – Detektion der Chip-Spannungs-Signale mittels REM-Verfahren; etc., etc.
  • Entsprechende Verfahren sind z.B. in J. Wagner: Leistungsfähigkeit von Chipkarten (Smart Cards), Kurs 2319, Fachbereich Nachrichtentechnik, Fernuniversität Hagen (1998) offenbart, sowie z.B. in J. Posegga: Smartcards, Summer School: „Sicherheit in Netzen und verteilten Systemen", TU Braunschweig (2003).
  • Zum Schutz vor unberechtigtem Chipkarten-Daten-Zugriff bzw. vor unberechtigter Chipkarten-Manipulation können z.B. entsprechende, herkömmliche Licht- und/oder Wärme-Sensoren verwendet werden, mit deren Hilfe z.B. ermittelt werden kann, dass – zur Durchführung der o.g. invasiven Chipkarten-Daten-Zugriffs- bzw. Chipkarten-Manipulations-Verfahren – die Chip-Schutz-Schicht entfernt, bzw. die Chipfläche freigelegt wurde.
  • Von Nachteil ist u.a., dass die Sensor-Bereiche relativ leicht zu erkennen sind, und dadurch der durch die Sensoren bereitgestellte Schutzmechanismus relativ leicht umgangen werden kann.
  • Im Stand der Technik sind – seit neuerem – sog. „resistive" bzw. „resistiv schaltende" Speicherbauelemente bekannt, z.B. sog. Phasen-Wechsel-Speicher (Phase Change Memories), PMC-Speicher (PMC = Programmable Metallization Cell), CB-Speicher (CB = Conductive Bridging), etc.
  • Bei „resistiven" bzw. „resistiv schaltenden" Speicherbauelementen wird ein – z.B. zwischen zwei entsprechenden Elektroden (d.h. einer Anode, und einer Kathode) angeordnetes – „aktives" Material durch entsprechende Schaltvorgänge (genauer durch entsprechende Strom- oder Spannungs-Pulse entsprechender Höhe und Dauer) in einen mehr oder weniger leitfähigen Zustand versetzt. Dabei entspricht z.B. der mehr leitfähige Zustand einer gespeicherten, logischen „eins", und der weniger leitfähige Zustand einer gespeicherten, logischen „null", oder umgekehrt.
  • Bei sog. Multilevel-Speicherverfahren kann – in Form mehrerer, verschiedener (durch entsprechende Strom- oder Spannungs-Pulse erreichter) resistiver Zustände des aktiven Materials – auch mehr als 1 Bit pro Zelle gespeichert werden (z.B. 2, 3, oder 4 Bits pro Zelle, wobei jeder resistive Zustand einer entsprechenden, zu speichernden Bit-Größe zugeordnet ist).
  • Bei Programmable Metallization Cell (PMC-), oder Conductive Bridging (CB-) Speichern kann als – zwischen zwei entsprechende Elektroden geschaltetes – „aktives" Material z.B. ein entsprechendes Chalkogenid oder eine entsprechende Chalkogenidverbindung verwendet werden (z.B. GeSe, GeS, AgSe, CuS, etc.).
  • Bei PMC- und CB-Speichern basiert der Schalt-Vorgang darauf, dass – durch Anlegen entsprechender Strom- bzw. Spannungs-Pulse entsprechender Höhe und Dauer – in dem zwischen den zwei Elektroden angeordneten, aktiven Material Elemente eines entsprechenden Abscheide-„Clusters" (z.B. Ag oder Cu oder entsprechende Ag- bzw. Cu-Verbindungen) im Volumen immer weiter anwachsen, und/oder neue Cluster gebildet werden, bis die zwei Elektroden schließlich leitend „überbrückt", d.h. leitend miteinander verbunden sind (leitender Zustand der Zelle).
  • Durch Anlegen von entsprechend inversen Strom-Pulsen kann dieser Vorgang wieder rückgängig gemacht werden, wodurch die entsprechende Zelle wieder zurück in einen nicht-leitenden Zustand gebracht werden kann.
    •
  • Die Erfindung hat zur Aufgabe, eine neuartige Chipkarte, insbesondere Chipkarte mit Sicherungs-Einrichtung, eine neuartige Chipkarten-Sicherungs-Einrichtung, sowie ein neuartiges Verfahren zur Verwendung bei der Sicherung einer Chipkarte zur Verfügung zu stellen.
  • Sie erreicht dieses und weitere Ziele durch die Gegenstände der Ansprüche 1, 8 und 10.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Gemäß einem Grundgedanken der Erfindung wird eine Chipkarte zur Verfügung gestellt, mit:
    – mindestens einem Speicherbauelement, welches eine aktive Material-Schicht, insbesondere eine ein Festkörperelektrolyt aufweisende aktive Material-Schicht aufweist, welche durch entsprechende Schaltvorgänge in einen mehr oder weniger leitfähigen und/oder eine mehr oder weniger hohe Kapazität aufweisenden Zustand versetzbar ist.
  • Vorteilhaft kann das Speicherbauelement – entsprechend ähnlich wie herkömmliche (P)ROMs, EEPROMs, oder RAMs – als Chipkarten-Daten-Speicher verwendet werden, und/oder als Chipkarten-Sicherungs-Einrichtung bzw. Teil einer solchen.
    •
  • Im folgenden wird die Erfindung anhand mehrerer Ausführungsbeispiele und der beigefügten Zeichnung näher erläutert. In der Zeichnung zeigt:
  • 1 eine schematische Darstellung einer Chipkarte gemäß einem Ausführungsbeispiel der Erfindung von oben;
  • 2 eine schematische Darstellung einer in der Speichereinrichtung der in 1 gezeigten Chipkarte verwendeten resistiv schaltenden Speicher-Zelle bei zwei verschiedenen Schalt-Zuständen;
  • 3 ein Strom-/Spannungsdiagramm zur Veranschaulichung der Schalt-Charakteristik bzw. des Schalt-Verhaltens der in 2 gezeigten Speicher-Zelle;
  • 4 ein schematisches Schalt-Diagramm zur Veranschaulichung der Verschaltung einer – als Daten-Speicher verwendeten – Speicher-Zelle der Chipkarte;
  • 5 ein schematisches Schalt-Diagramm zur Veranschaulichung einer ersten Variante einer Verschaltung einer – als Chipkarten-Sicherungs-Einrichtung verwendeten – Speicher-Zelle der Chipkarte; und
  • 6 ein schematisches Schalt-Diagramm zur Veranschaulichung einer weiteren Variante einer Verschaltung einer – als Chipkarten-Sicherungs-Einrichtung verwendeten – Speicher-Zelle der Chipkarte.
  • In 1 ist – schematisch, und beispielhaft – der Aufbau einer Chipkarte 1 bzw. Smart Card gemäß einem Ausführungsbeispiel der Erfindung gezeigt.
  • Diese weist – entsprechend ähnlich wie herkömmliche Chipkarten – einen Grundkörper 2 aus Kunststoff auf, sowie einen Mikrocontroller 3, und eine – mit diesem elektrisch verbundene – Speichereinrichtung 4. Alternativ kann die Speichereinrichtung 4 auch in dem Mikrocontroller 3 integriert sein.
  • Die Chipkarte 2 samt Mikrocontroller 3/Speichereinrichtung 4 kann relativ flach ausgestaltet sein (z.B. mit einer Dicke kleiner 0.2cm oder 0.1cm), und z.B. eine Länge kleiner 12cm und z.B. größer 6cm (oder z.B. kleiner 8cm, etc.) aufweisen, und z.B. eine Breite kleiner 8cm und z.B. größer 4cm (oder z.B. kleiner 6cm, etc.).
  • Die Chipkarte 2 kann – je nach Programmierung – beispielsweise für den bargeldlosen Geldverkehr verwendet werden (z.B. als Kreditkarte, EC-Karte, Telefonkarte, „electronic cash"-Karte, etc.), zur Bedienung von Zugangskontrollsystemen, zur Freischaltung von Pay-TV, zur Speicherung von Patientendaten, zur Verwendung als Mitglieds-Ausweis, usw.
  • Die Funktion der – bei herkömmlichen Chipkarten – als Speichereinrichtung vorgesehenen Halbleiter-Speicherbauelemente, z.B. ROM-Speicherbauelemente (ROM = Read Only Memory bzw. Festwertspeicher) – insbesondere PROMs bzw. EEPROMs -, und/oder RAM-Speicherbauelemente (RAM = Random Access Memory bzw. Schreib-Lese-Speicher), etc. kann – wie im folgenden noch genauer erläutert wird – beim vorliegenden Ausführungsbeispiel ganz oder teilweise von – in der Speichereinrichtung 4 vorgesehenen – „resistiv schaltenden" Speicher-Zellen 11 wahrgenommen werden (auf denen die zur Funktion der Chipkarte 1 gewünschten Nutz- und/oder Steuerdaten abgespeichert sein können (oder ein Teil hiervon) – z.B. entsprechende Programm-Befehls-Daten eines vom Mikrocontroller 3 auszuführenden Software-Programms, und/oder entsprechende Variablen, Konstanten, etc.).
  • Bei einer alternativen, hier nicht gezeigten Ausgestaltung sind – zusätzlich zur die o.g. resistiv schaltenden Speicher-Zellen aufweisenden Speichereinrichtung 4 – ein oder mehrere weitere Speichereinrichtungen vorgesehen, die – entsprechend ähnlich wie bei herkömmlichen Chipkarten – entsprechende Halbleiter-Speicherbauelemente aufweisen können, z.B. ROM-Speicherbauelemente, insbesondere PROMs bzw. EEPROMs, und/oder RAM-Speicherbauelemente, etc., auf denen der übrige Teil der zur Funktion der Chipkarte 1 gewünschten Nutz- und/oder Steuerdaten abgespeichert sein kann (oder – falls die resistiv schaltenden Speicher-Zellen lediglich als Chipkarten-Sicherungs-Einrichtung verwendet werden (s.u.) – sämtliche Nutz- und/oder Steuerdaten).
  • Der Mikrocontroller 3 und die Speichereinrichtung 4 können separat – auf verschiedenen Substraten liegend – ausgestaltet sein, oder können auf ein- und demselben Substrat (z.B. entsprechend dotiertem Silizium oder Germanium) integriert sein.
  • Die Speichereinrichtung 4 und/oder die – ggf. zusätzlich vorgesehene – weitere Speichereinrichtung kann z.B. eine Speicher-Kapazität von größer als 16 oder 128 Kilo-Bit, insbesondere größer 1 Mega-Bit aufweisen.
  • Der Mikrocontroller 3 und die Speichereinrichtung(en) 4 (bzw. deren oberen Flächen) können – nach oben hin – von einer entsprechenden, lichtundurchlässigen und/oder wärmeisolierenden und/oder elektrisch nicht leitfähigen Schutz-Schicht überdeckt sein (z.B. einer entsprechenden Kunststoff-Schicht).
  • Wie bereits oben erwähnt, sind in der Speichereinrichtung 4 – auf ein- und demselben Substrat (z.B. entsprechend dotiertem Silizium oder Germanium) liegend – eine oder mehrere – jeweils als Daten-Speicher und/oder Chipkarten-Sicherungs-Einrichtung verwendete – resistiv schaltende Speicher-Zellen 11 vorgesehen.
  • Die Speicher-Zellen 11 weisen jeweils – wie in 2 veranschaulicht – zwei entsprechende Metall-Elektroden 12a, 12b (d.h. eine Anode, und eine Kathode) auf.
  • Zwischen den Elektroden 12a, 12b ist eine entsprechende, „aktive" Material-Schicht 13 angeordnet, die z.B. von einer entsprechenden Isolier-Material-Schicht umgeben sein kann.
  • Die Material-Schicht 13 kann durch entsprechende Schaltvorgänge (insbesondere durch Anlegen entsprechender Strom- oder Spannungs-Pulse entsprechender Höhe und Dauer an den Metall-Elektroden 12a, 12b) in einen mehr oder weniger leitfähigen Zustand versetzt werden (wobei z.B. der mehr leitfähige Zustand einer gespeicherten, logischen „eins" entspricht (in 2 links dargestellt), und der weniger leitfähige Zustand einer gespeicherten, logischen „null" (in 2 rechts dargestellt), oder umgekehrt).
  • Bei der Speicher-Zelle 11 kann es sich z.B. um eine PMC-Speicher-Zelle (PMC = Programmable Metallization Cell), oder eine CB-Speicher-Zelle (CB = Conductive Bridging) handeln.
  • Das Material für die aktive Material-Schicht 13 kann z.B. ein entsprechendes Chalkogenid (z.B. GeSe, GeS, AgSe, CuS, etc.) sein, und – für eine der Elektroden, z.B. die Elektrode 12a – kann z.B. Cu, Ag, Au, Zn, etc., und – für die andere Elektrode 12b – z.B. W, Ti, Ta, TiN, etc. verwendet werden.
  • Der Schalt-Vorgang beruht bei den Speicher-Zellen 11 darauf, dass – durch Anlegen entsprechender Strom- bzw. Spannungs-Pulse entsprechender Höhe und Dauer (z.B. gemäß 3 einer Spannung Vth(write) von ca. +200mV) an den Metall-Elektroden 12a, 12b – in der aktiven Material-Schicht 13 entsprechende (Cu-, Ag-, Au-, oder Zn-, etc.) Abscheide-„Cluster" im Volumen immer weiter anwachsen, und/oder neu gebildet werden, bis die zwei Elektroden 12a, 12b schließlich leitend „überbrückt", d.h. leitend miteinander verbunden sind (vgl. den in 2 links dargestellten leitenden Zustand der CB-Speicher-Zelle 11).
  • Durch Anlegen von entsprechend inversen Strom- bzw. Spannungs-Pulsen (z.B. gemäß 3 einer Spannung Vth(erase) von ca. –60mV) an den Metall-Elektroden 12a, 12b kann dieser Vorgang wieder rückgängig gemacht werden, wodurch die entsprechende Speicher-Zelle 11 wieder zurück in einen nichtleitenden Zustand gebracht werden kann (vgl. den in 2 rechts dargestellten Zustand der Speicher-Zelle 11).
  • Wie aus 4 hervorgeht, können die in der Speichereinrichtung 4 der Chipkarte 1 vorgesehenen resistiv schaltenden Speicher-Zellen 11 (insbesondere die als Daten-Speicher verwendeten Speicher-Zellen 11) durch jeweils einen einzigen – der jeweiligen Zelle 11 zugeordneten bzw. in dieser enthaltenen – Transistor 14 angesteuert bzw. aktiviert werden.
  • Hierzu wird an einer mit einem Steuereingang des Transistors 14 verbundenen Steuerleitung 15 (hier: einer Wort-Leitung WL) ein logisch hohes Signal angelegt, wodurch der Transistor 14 in einen leitfähigen Zustand gebracht wird.
  • Hierdurch wird die Elektrode 12a (hier: die Anode) der Speicher-Zelle 11 leitend mit einer Leitung 16 verbunden.
  • Die Leitung 16 (und damit die Elektrode 12a) wird – zum Programmieren der Speicher-Zelle 11 (d.h. zur Veranlassung eines Zustands-Wechsel von nicht-leitend auf leitend („write"), bzw. leitend auf nicht-leitend („erase")) – über eine mit der Leitung 16 verbundene Leitung 19 mit der entsprechenden, an einer Leitung 17 anliegenden Programmier-Spannung Vprog (|Vprog| > |Vth(write)| bzw. |Vth(erase)|) verbunden.
  • Hierzu wird an einer mit einem Steuereingang eines Transistors 21 verbundenen Steuerleitung 20 ein entsprechendes, logisch hohes Programmier-Signal angelegt, wodurch der Transistor 21 in einen leitfähigen Zustand gebracht wird.
  • Abhängig von den Programmier-Bedingungen (d.h. der Höhe und/oder Dauer und/oder Häufigkeit) der an die Elektroden 12a, 12b der Speicher-Zelle 11 angelegten Spannungen/Ströme kann diese – wahlweise – mit entsprechend unterschiedlichen Speicher-Charakteristika betrieben werden, z.B. – wahlweise – entweder entsprechend der Funktionsweise eines herkömmlichen (P)ROMs, oder eines EEPROMs, bzw. – wahlweise – als volatiler, oder non-volatiler Speicher, bzw. – wahlweise – als reversibler, oder irreversibler Speicher, etc.
  • Zum Auslesen des jeweiligen Zustands der Speicher-Zelle 11 (d.h. zum Testen, ob sich diese in einem leitenden, oder nicht-leitenden Zustand befindet) wird die Leitung 16 (und damit die Elektrode 12a) über eine mit der Leitung 16 verbundene Leitung 22 mit der entsprechenden, an einer Leitung 18 anliegenden Lese-Spannung Vread verbunden (mit |Vread| < |Vth(write)|).
  • Hierzu wird an einer mit einem Steuereingang eines Transistors 24 verbundenen Steuerleitung 23 ein entsprechendes, logisch hohes Lese-Signal angelegt, wodurch der Transistor 24 in einen leitfähigen Zustand gebracht wird.
  • Je nachdem, ob – in Reaktion auf das Anlegen der Lese-Spannung Vread – durch die Speicher-Zelle 11 entsprechend viel oder wenig bzw. kein Strom fließt, kann detektiert werden, dass sich diese in einem mehr oder weniger stark leitfähigen Zustand befindet (d.h. in einem Zustand einer gespeicherten logischen „eins", oder einer gespeicherten logischen „null").
  • Wie bereits erwähnt, können einige oder mehrere der o.g. auf der Chipkarte 1, insbesondere der Speichereinrichtung 4 vorgesehenen resistiv schaltenden Speicher-Zellen 11 als Chipkarten-Sicherungs-Einrichtung verwendet werden. Die – als Chipkarten-Sicherungs-Einrichtung verwendete(n) – Speicher-Zelle(n) 11 kann/können zusammen mit den übrigen Speicher-Zellen 11 in einer regelmäßigen Speicher-Zellen-Matrix-Struktur liegend (d.h. in entsprechenden Speicher-Zellen-Zeilen und -Spalten liegend) angeordnet sein, so dass nicht oder nur schlecht erkennbar ist, ob eine Speicher-Zelle als Chipkarten-Sicherungs-Einrichtung, oder als Daten-Speicher fungiert.
  • In 5 ist ein schematisches Schalt-Diagramm zur Veranschaulichung einer ersten Variante einer Verschaltung einer – als Chipkarten-Sicherungs-Einrichtung verwendeten – Speicher-Zelle 11 der Chipkarte 1 gezeigt.
  • Die – als Chipkarten-Sicherungs-Einrichtung verwendete – Speicher-Zelle 11 wird vorab, insbesondere vor dem Einbau der Speichereinrichtung 4 bzw. des Mikrocontrollers 3 in die Chipkarte 1 (und vor dem Überdecken des Mikrocontrollers 3 bzw. der Speichereinrichtung 4 (bzw. deren oberen Flächen) mit der o.g. Schutz-Schicht) durch Anlegen entsprechender Strom- bzw. Spannungs-Pulse entsprechender Höhe und Dauer (z.B. gemäß 3 einer Spannung Vth(write) von ca. +200mV) an den Metall-Elektroden 12a, 12b in einen (dauerhaft, d.h. nicht-flüchtig) leitenden Zustand gebracht, bzw. „beschrieben".
  • Alternativ kann die Zelle 11 auch nach dem Einbau in die Chipkarte 1, und vor dem Ausliefern bzw. Nutzen der Chipkarte 1 beschrieben werden. Zusätzlich ist dann eine Einrichtung vorzusehen, die – nach dem Ausliefern der Chipkarte 1 – eine nachträgliche gezielte Veränderung des Zustands der Zelle 11 verhindern soll. Dies kann z.B. durch eine Unterbrechung von zum Beschreiben notwendigen Leiterbahnen geschehen, z.B. unter Verwendung entsprechender Fuse-Techniken.
  • Wie aus 5 hervorgeht, ist parallel zu der – als Chipkarten-Sicherungs-Einrichtung verwendeten – Speicher-Zelle 11 eine – auf demselben Substrat wie die Speicher-Zelle 11 liegende – Photodiode 30 geschaltet.
  • Diese ist – über eine Leitung 31 – mit der Elektrode 12a (d.h. der Anode) der Speicher-Zelle 11 verbunden, und – über eine Leitung 32 – mit der Elektrode 12b (d.h. der Kathode) der Speicher-Zelle 11.
  • Wird – beim Versuch, einen unberechtigten Chipkarten-Daten-Zugriff bzw. eine unberechtigte Chipkarten-Manipulation durchzuführen – die o.g. Schutz-Schicht beschädigt oder entfernt, fällt Licht auf die – z.B. unmittelbar an der oberen Fläche der Speichereinrichtung 4 angeordnete – Photodiode 30.
  • Hierdurch wird durch die Photodiode 30 – über die Leitungen 31, 32 – ein Strom- bzw. Spannungs-Signal an den Elektroden 12a, 12b der Speicher-Zelle 11 angelegt, der dazu führt, dass die Speicher-Zelle 11 dauerhaft, d.h. nicht-flüchtig und irreversibel zurück in den nicht-leitenden Zustand gebracht, bzw. „gelöscht" wird.
  • Dies ist möglich, weil hierzu nur relativ geringe Schwellspannungen, beispielsweise Spannungen zwischen lediglich +50mV und +100mV notwendig sind (vgl. z.B. die in 3 gezeigte Lösch-Spannung |Vth(erase)| von ca. +60mV).
  • Der gleiche Effekt – Erzeugung entsprechender Lösch-Strom- bzw. Lösch-Spannungs-Pulse durch die Photodiode 30, und dauerhaftes, d.h. nicht-flüchtiges und irreversibles Löschen der Speicher-Zelle 11 – wird (alternativ oder zusätzlich) erreicht, wenn beim Versuch, einen unberechtigten Chipkarten-Daten-Zugriff bzw. eine unberechtigte Chipkarten-Manipulation durchzuführen die Chipkarte 1 bzw. der Mikrocontroller 3/die Speichereinrichtung 4 mit anderer Strahlung als mit Licht, z.B. mit Röntgenstrahlung, etc. bestrahlt wird (und zwar bei manchen Strahlungsarten selbst dann, wenn die Manipulation nicht-invasiv erfolgt, und – anders als vorher erläutert – die Photodiode 30 nicht unmittelbar an der oberen Fläche der Speichereinrichtung 4 angeordnet ist, d.h. – nach Entfernen der Schutz-Schicht – von außen her nicht sichtbar ist).
  • Gegebenenfalls kann eine zusätzliche Konversionsschicht in der Photodiode 30 vorgesehen sein, die den Effekt der Spannungserzeugung für andere Strahlungsarten als z.B. Licht erhöht. Im Falle von Röntgenstrahlung kann hierzu z.B. amorphes Selen verwendet werden.
  • Beim Betrieb der Chipkarte 1 wird – z.B. unter Steuerung des Mikrocontrollers 3, oder einer separaten Chipkarten-Sicherungs-Steuer-Einrichtung – z.B. vor jedem Zugriff auf eine entsprechende Chipkarten-Funktion, oder z.B. in regelmäßigen Zeitabständen, oder z.B. vor jeder durchzuführenden Aktion, oder z.B. jeweils zu Beginn des Chipkarten-Betriebs (d.h. nach Anlegen einer entsprechenden externen Betriebsspannung) etc., etc. überprüft, ob sich – durch unberechtigten Chipkarten-Daten-Zugriff bzw. unberechtigte Chipkarten-Manipulation – der Zustand der Speicher-Zelle 11 wie oben beschrieben von „leitend" bzw. „beschrieben" auf „nicht-leitend" bzw. „gelöscht" geändert hat.
  • Hierzu wird eine mit der Elektrode 12a (d.h. der Anode) verbundene Leitung 36 (und damit die Elektrode 12a) mit einer entsprechenden, an einer Leitung 38 anliegenden Lese-Spannung Vread verbunden.
  • Zu diesem Zweck wird an einer mit einem Steuereingang eines Transistors 34 verbundenen Steuerleitung 33 ein entsprechendes, logisch hohes Zustands-Abfrage-Aktivier-Signal angelegt, wodurch der Transistor 34 in einen leitfähigen Zustand gebracht wird.
  • Je nachdem, ob – in Reaktion auf das Anlegen der Lese-Spannung Vread – durch die Speicher-Zelle 11 entsprechend viel oder wenig bzw. kein Strom fließt, kann – z.B. durch den Mikrocontroller 3, bzw. die separate Chipkarten-Sicherungs-Steuer-Einrichtung – detektiert werden, dass sich die Speicher-Zelle 11 in einem leitenden (d.h. beschriebenen), oder nicht-leitenden (d.h. gelöschten) Zustand befindet.
  • Wird ermittelt, dass sich die Speicher-Zelle 11 in einem nicht-leitenden, d.h. gelöschten Zustand befindet, wird detektiert, dass ein unberechtigter Chipkarten-Daten-Zugriff bzw. eine unberechtigte Chipkarten-Manipulation stattgefunden hat – die Chipkarte 1 wird dann durch den Mikrocontroller 3, bzw. die separate Chipkarten-Sicherungs-Steuer-Einrichtung in einen „gesperrten" Zustand gebracht, wodurch der Betrieb der Chipkarte 1 – zumindest vorübergehend – unterbrochen bzw. – endgültig, und dauerhaft – unmöglich gemacht wird.
  • In 6 ist ein schematisches Schalt-Diagramm zur Veranschaulichung einer weiteren (alternativ oder zusätzlich zur oben beschriebenen ersten Variante in der Speichereinrichtung 4 verwendeten) Variante einer Verschaltung einer – als Chipkarten-Sicherungs-Einrichtung verwendeten – Speicher-Zelle 11 der Chipkarte 1 gezeigt.
  • Die Speicher-Zelle 11 wird – entsprechend wie die in 5 gezeigte Speicher-Zelle 11 – z.B. vorab, insbesondere vor dem Einbau der Speichereinrichtung 4 bzw. des Mikrocontrollers 3 in die Chipkarte 1 (und vor dem Überdecken des Mikrocontrollers 3 bzw. der Speichereinrichtung 4 (bzw. deren oberen Flächen) mit der o.g. Schutz-Schicht) durch Anlegen entsprechender Strom- bzw. Spannungs-Pulse in einen (dauerhaft, d.h. nicht-flüchtig) leitenden Zustand gebracht, bzw. „beschrieben".
  • Alternativ kann – entsprechend ähnlich wie oben unter Bezug auf 5 ausgeführt – die Zelle 11 auch nach dem Einbau in die Chipkarte 1, und vor dem Ausliefern bzw. Nutzen der Chipkarte 1 beschrieben werden. Zusätzlich ist dann wiederum eine Einrichtung vorzusehen, die – nach dem Ausliefern der Chipkarte 1 – eine nachträgliche gezielte Veränderung des Zustands der Zelle 11 verhindern soll, z.B. eine entsprechende Fuse-Einrichtung, mit welcher eine Unterbrechung von zum Beschreiben der Zelle 11 notwendigen Leiterbahnen erreicht werden kann.
  • Wie aus 6 hervorgeht, ist die – als Chipkarten-Sicherungs-Einrichtung verwendete – Speicher-Zelle 11 in Reihe mit einer – auf demselben Substrat wie die Speicher-Zelle 11 liegenden – Spannungs-Teiler-Einrichtung 40 geschaltet.
  • Die Spannungs-Teiler-Einrichtung 40 ist – über eine Leitung 41 – mit der Elektrode 12b (d.h. der Kathode) der Speicher-Zelle 11 verbunden, und – über eine Leitung 42 – an eine Leitung 43 angeschlossen, an der bei Inbetriebnahme der Chipkarte 1 eine entsprechende, externe Betriebsspannung Vsupply angelegt wird (mit einer für den Normalbetrieb der Chipkarte 1 vorgesehenen, vorbestimmten, spezifizierten Spannungs-Höhe). Die Leitung 43 – und damit auch die externe Betriebsspannung Vsupply – ist mit mehreren, durch die Betriebsspannung Vsupply mit Spannung zu versorgenden Elementen der Speichereinrichtung 4 bzw. des Mikrocontrollers 3 verbunden.
  • Die Spannungs-Teiler-Einrichtung 40 teilt die an der Leitung 43 anliegende externe Betriebsspannung Vsupply herunter, sodaß – über die Leitung 41 – von der Spannungs-Teiler-Einrichtung 40 eine gegenüber der externen Betriebsspannung Vsupply heruntergeteilte Spannung Vsupply:X an der Speicher-Zelle 11 (bzw. deren Elektrode 12b) angelegt wird.
  • Die Spannungs-Teiler-Einrichtung 40 ist so ausgestaltet, dass – beim Normalbetrieb der Chipkarte 1, bei welcher die externe Betriebsspannung Vsupply die o.g., vorbestimmte Spannungs-Höhe aufweist – die Höhe der – durch die Spannungs-Teiler-Einrichtung 41 an der Speicher-Zelle 11 angelegten – Spannung Vsupply:X kleiner ist, als die zur Löschung der Speicher-Zelle 11 notwendige Spannung („Schwellspannung" Vth(erase)), z.B. mehr als 10% oder mehr als 20% kleiner (z.B. kleiner als +50mV, insbesondere z.B. kleiner als +30mV, etc.).
  • Werden – beim Versuch, einen unberechtigten Chipkarten-Daten-Zugriff bzw. eine unberechtigte Chipkarten-Manipulation durchzuführen – relativ hohe Spannungen bzw. entsprechende Spannungsspitzen an die Chipkarte 1 angelegt (insbesondere eine Spannung an die Leitung 43, die höher ist, als die o.g. Betriebsspannung Vsupply), wird durch die Spannungs-Teiler-Einrichtung 40 über die Leitung 41 ein Strom- bzw. Spannungs-Puls an den Elektroden 12a, 12b der Speicher-Zelle 11 angelegt, der so hoch ist (z.B. zwischen +50mV und +100mV, d.h. größer-gleich der Schwellspannung |Vth(erase)|), dass die Speicher-Zelle 11 dauerhaft, d.h. nicht-flüchtig und irreversibel zurück in den nicht-leitenden Zustand gebracht, bzw. „gelöscht" wird.
  • Beim Betrieb der Chipkarte 1 wird – z.B. auf entsprechend ähnliche Weise, wie oben unter Bezug auf 5 beschrieben – z.B. vor jedem Zugriff auf eine entsprechende Chipkarten-Funktion, oder z.B. in regelmäßigen Zeitabständen, oder z.B. vor jeder durchzuführenden Aktion, oder z.B. jeweils zu Beginn des Chipkarten-Betriebs (d.h. nach Anlegen einer entsprechenden externen Betriebsspannung) etc., etc. überprüft, ob sich – durch unberechtigten Chipkarten-Daten-Zugriff bzw. unberechtigte Chipkarten-Manipulation – der Zustand der in 6 gezeigten Speicher-Zelle 11 wie oben beschrieben von „leitend" bzw. „beschrieben" auf „nichtleitend" bzw. „gelöscht" geändert hat.
  • Wird ermittelt, dass sich die Speicher-Zelle 11 in einem nicht-leitenden, d.h. gelöschten Zustand befindet, wird detektiert, dass ein unberechtigter Chipkarten-Daten-Zugriff bzw. eine unberechtigte Chipkarten-Manipulation stattgefunden hat – die Chipkarte 1 wird dann durch den Mikrocontroller 3, bzw. die separate Chipkarten-Sicherungs-Steuer-Einrichtung in einen „gesperrten" Zustand gebracht, wodurch der Betrieb der Chipkarte 1 – zumindest vorübergehend – unterbrochen bzw. – endgültig, und dauerhaft – unmöglich gemacht wird.
    • 1
    Chipkarte
    2
    Kunststoff-Grundkörper
    3
    Mikrocontroller
    4
    Speichereinrichtung
    11
    Speicher-Zelle
    12a
    Elektrode
    12b
    Elektrode
    13
    aktive Material-Schicht
    14
    Transistor
    15
    Steuerleitung
    16
    Leitung
    17
    Leitung
    18
    Leitung
    19
    Leitung
    20
    Steuerleitung
    21
    Transistor
    22
    Leitung
    23
    Steuerleitung
    24
    Transistor
    30
    Photodiode
    31
    Leitung
    32
    Leitung
    33
    Steuerleitung
    34
    Transistor
    38
    Leitung
    40
    Spannungs-Teiler-Einrichtung
    41
    Leitung
    42
    Leitung
    42
    Leitung

Claims (10)

  1. Chipkarte (1), mit: – mindestens einem Speicherbauelement (11), welches eine aktive Material-Schicht (13) aufweist, welche durch entsprechende Schaltvorgänge in einen mehr oder weniger leitfähigen und/oder eine mehr oder weniger hohe Kapazität aufweisenden Zustand versetzbar ist.
  2. Chipkarte (1), bei welcher die aktive Material-Schicht (13) ein Festkörperelektrolyt aufweist.
  3. Chipkarte (1) nach Anspruch 1 oder 2, bei welchem die aktive Material-Schicht (13) ein Chalkogenid bzw. eine Chalkogenid-Verbindung aufweist.
  4. Chipkarte (1) nach einem der vorhergehenden Ansprüche, bei welchem das Speicherbauelement (11) ein CB- (Conductive Bridging-) oder PMC- (Programmable Metallization Cell-) Speicher-Bauelement ist.
  5. Chipkarte (1) nach einem der vorhergehenden Ansprüche, welche eine Chipkarten-Sicherungs-Einrichtung (11, 30; 11, 40) aufweist, wobei das Speicherbauelement (11) Teil der Chipkarten-Sicherungs-Einrichtung (11, 30; 11, 40) ist.
  6. Chipkarte (1) nach Anspruch 5, bei welcher die Chipkarten-Sicherungs-Einrichtung (11, 30; 11, 40) eine mit dem Speicherbauelement (11) zusammenwirkende Strahlungs-Detektions-Einrichtung, insbesondere Photodiode (30) aufweist.
  7. Chipkarte (1) nach Anspruch 5, bei welcher die Chipkarten-Sicherungs-Einrichtung (11, 30; 11, 40) eine mit dem Speicherbauelement (11) zusammenwirkende Spannungs-Teiler-Schaltung (40) aufweist.
  8. Chipkarten-Sicherungs-Einrichtung (11, 30; 11, 40), insbesondere zur Verwendung in einer Chipkarte (1) nach einem der vorhergehenden Ansprüche, welche ein Speicherbauelement (11) mit einer aktiven Material-Schicht (13) aufweist, welche durch entsprechende Schaltvorgänge in einen mehr oder weniger leitfähigen und/oder eine mehr oder weniger hohe Kapazität aufweisenden Zustand versetzbar ist.
  9. Chipkarten-Sicherungs-Einrichtung (11, 30; 11, 40) nach Anspruch 8, bei welcher die aktive Material-Schicht (13) ein Festkörperelektrolyt aufweist.
  10. Verfahren zur Verwendung bei der Sicherung einer Chipkarte (1), welche ein Speicherbauelement (11) mit einer aktiven Material-Schicht (13) aufweist, welche durch entsprechende Schaltvorgänge in einen mehr oder weniger leitfähigen und/oder eine mehr oder weniger hohe Kapazität aufweisenden Zustand versetzbar ist, wobei das Verfahren den Schritt aufweist: – Ermitteln, ob das Speicherbauelement (11) in einem mehr oder weniger leitfähigen und/oder eine mehr oder weniger hohe Kapazität aufweisenden Zustand ist; und – Sperren der Chipkarte (1) abhängig vom ermittelten Zustand des Speicherbauelements (11).
DE102004041626A 2004-08-27 2004-08-27 Chipkarte, und Chipkarten-Sicherungs-Einrichtung Expired - Fee Related DE102004041626B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004041626A DE102004041626B4 (de) 2004-08-27 2004-08-27 Chipkarte, und Chipkarten-Sicherungs-Einrichtung
US11/211,085 US7384002B2 (en) 2004-08-27 2005-08-25 Chip card and chip card security device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004041626A DE102004041626B4 (de) 2004-08-27 2004-08-27 Chipkarte, und Chipkarten-Sicherungs-Einrichtung

Publications (2)

Publication Number Publication Date
DE102004041626A1 true DE102004041626A1 (de) 2006-03-09
DE102004041626B4 DE102004041626B4 (de) 2008-06-05

Family

ID=35852370

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004041626A Expired - Fee Related DE102004041626B4 (de) 2004-08-27 2004-08-27 Chipkarte, und Chipkarten-Sicherungs-Einrichtung

Country Status (2)

Country Link
US (1) US7384002B2 (de)
DE (1) DE102004041626B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007058003B4 (de) * 2007-12-03 2019-12-05 Infineon Technologies Ag Halbleiterbauelement, Sensorelement, Verwendung eines Halbleiterbauelements sowie Verfahren zur Abwehr von Lichtangriffen

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8526225B2 (en) * 2007-05-01 2013-09-03 Nxp B.V. Non-volatile memory device
US7982488B2 (en) * 2009-05-29 2011-07-19 Infineon Technologies Ag Phase-change memory security device
US20110002161A1 (en) * 2009-07-06 2011-01-06 Seagate Technology Llc Phase change memory cell with selecting element
US8159857B2 (en) 2009-09-21 2012-04-17 Infineon Technologies Ag Electronic device with a programmable resistive element and a method for blocking a device
US9105344B2 (en) * 2012-12-20 2015-08-11 Intel Corporation Shut-off mechanism in an integrated circuit device
FR3031836B1 (fr) * 2015-01-15 2018-02-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Puce electronique munie d'un dispositif de protection a materiau a changement de phase, un procede de detection d'une attaque de la puce et un procede de fabrication de ladite puce.
US9891183B2 (en) 2015-07-07 2018-02-13 Nxp B.V. Breach sensor
US11674829B2 (en) 2019-12-23 2023-06-13 Palo Alto Research Center Incorporated Low-power sensor memory

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19610070A1 (de) * 1996-03-14 1997-09-18 Siemens Ag Chipkarte
US5761115A (en) * 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
US7446030B2 (en) * 1999-08-27 2008-11-04 Shocking Technologies, Inc. Methods for fabricating current-carrying structures using voltage switchable dielectric materials
DE19955775C2 (de) * 1999-11-19 2002-04-18 Infineon Technologies Ag Anordnung zur Spannungsversorgung einer elektronischen Schaltung
US6734455B2 (en) * 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
DE10212962B4 (de) * 2002-03-22 2007-11-29 Qimonda Ag Halbleiterspeicherzelle mit Zugriffstransistor auf der Grundlage eines organischen Halbleitermaterials und Halbleiterspeichereinrichtung
US6579760B1 (en) * 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US7018863B2 (en) * 2002-08-22 2006-03-28 Micron Technology, Inc. Method of manufacture of a resistance variable memory cell
KR100528464B1 (ko) * 2003-02-06 2005-11-15 삼성전자주식회사 스마트카드의 보안장치
DE10314601B4 (de) * 2003-03-31 2005-04-21 Infineon Technologies Ag Halbleiterschaltung mit einer Schutzschaltung gegen Verpolung bzw. Über- oder Unterspannung am Ausgang
DE10323414A1 (de) * 2003-05-23 2004-12-23 Infineon Technologies Ag Festkörperelektrolytspeicherzelle
DE102004018715B3 (de) * 2004-04-17 2005-11-17 Infineon Technologies Ag Speicherzelle zum Speichern einer Information, Speicherschaltung sowie Verfahren zum Herstellen einer Speicherzelle

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007058003B4 (de) * 2007-12-03 2019-12-05 Infineon Technologies Ag Halbleiterbauelement, Sensorelement, Verwendung eines Halbleiterbauelements sowie Verfahren zur Abwehr von Lichtangriffen

Also Published As

Publication number Publication date
DE102004041626B4 (de) 2008-06-05
US20060076413A1 (en) 2006-04-13
US7384002B2 (en) 2008-06-10

Similar Documents

Publication Publication Date Title
DE69825923T2 (de) Programmierbare aggregierende Unterflächenmetallisierungsstruktur
DE69734007T2 (de) Struktur für programmierbare metallisierzelle und herstellungsverfahren dazu
DE602004010744T2 (de) Aufzeichnungsverfahren zur Vermeidung von unnötigem Anlegen einer Spannung an ein Speicherelement
DE3736882C2 (de) Verfahren zur Echtheitsprüfung eines Datenträgers mit integriertem Schaltkreis
DE102005036555B4 (de) Programmieren programmierbarer resistiver Speichervorrichtungen
DE102005030661B4 (de) Nichtflüchtiges Halbleiterspeicherbauelement und Verfahren zum Betreiben und Herstellen eines nichtflüchtigen Halbleiterspeicherbauelementes
EP2436011B1 (de) Speichereiement, stapelung, speichermatrix und verfahren zum betreiben
DE102005045312A1 (de) Halbleiterspeicher mit flüchtigen und nichtflüchtigen Speicherzellen
DE102005003675A1 (de) CBRAM-Zelle mit einem reversiblen Leitungsbrücken-Mechanismus
DE102004041626B4 (de) Chipkarte, und Chipkarten-Sicherungs-Einrichtung
EP1686590A2 (de) Integrierter Halbleiterspeicher mit einer Anordnung nichtflüchtiger Speicherzellen und Verfahren
DE102017113967A1 (de) Adaptiver betrieb von 3-d-speicher
DE102004015928A1 (de) Schreib-/Lösch-Verfahren für resistiv schaltende Speicherbauelemente
DE102004061548A1 (de) Integration von 1T1R-CBRAM-Speicherzellen
DE102005019587B4 (de) Fuse-Speicherzelle mit verbessertem Schutz gegen unberechtigten Zugriff
DE102004018859B3 (de) Verwendung einer Speicherschaltung zum Bereitstellen einer Information für eine vorgegebene Zeitdauer
EP1835509A1 (de) Speicherzelle, Speicher mit einer Speicherzelle und Verfahren zum Einschreiben von Daten in eine Speicherzelle
DE102004053602B4 (de) Speichersystem und Verfahren zur Steuerung eines Speicherbauelements, um verschiedenartige Charakteristika auf ein und demselben Speicherbauelement zu erzielen
DE102004060712A1 (de) Datenspeichervorrichtung
DE102006046089B3 (de) Speicherelement und Verfahren zum Betreiben eines Speicherelementes
DE102005040557A1 (de) Integrierte Speicherschaltung mit einem resistiven Speicherelement sowie ein Verfahren zur Herstellung einer solchen Speicherschaltung
DE102005003025B4 (de) PMC-Speicherschaltung sowie Verfahren zum Speichern eines Datums in einer PMC-Speicherschaltung
DE102007032784A1 (de) Integrierte Schaltung, Speichermodul, Verfahren zum Betreiben einer integrierten Schaltung, Verfahren zum Herstellen einer integrierten Schaltung, und Computerprogramm
DE102013020517B4 (de) Verfahren zum Auslesen einer resistiven Speicherzelle und eine Speicherzelle zur Durchführung
DE102007022532A1 (de) Integrierte Schaltung, Speicherzellenarray, Speicherzellenmodul sowie Verfahren zum Betreiben einer integrierten Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee