DE102004024942B3 - Speicherschaltung und Verfahren zum Auslesen von einer in der Speicherschaltung enthaltenen spezifischen Betriebsinformationen - Google Patents

Speicherschaltung und Verfahren zum Auslesen von einer in der Speicherschaltung enthaltenen spezifischen Betriebsinformationen Download PDF

Info

Publication number
DE102004024942B3
DE102004024942B3 DE102004024942A DE102004024942A DE102004024942B3 DE 102004024942 B3 DE102004024942 B3 DE 102004024942B3 DE 102004024942 A DE102004024942 A DE 102004024942A DE 102004024942 A DE102004024942 A DE 102004024942A DE 102004024942 B3 DE102004024942 B3 DE 102004024942B3
Authority
DE
Germany
Prior art keywords
memory
command
memory circuit
circuit
during
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004024942A
Other languages
English (en)
Inventor
Michael Richter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=35220157&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE102004024942(B3) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004024942A priority Critical patent/DE102004024942B3/de
Priority to US11/135,212 priority patent/US7218569B2/en
Application granted granted Critical
Publication of DE102004024942B3 publication Critical patent/DE102004024942B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072Circuits for initialization, powering up or down, clearing memory or presetting
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409Read-write [R-W] circuits 
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045Read-write mode select circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

Die vorliegende Erfindung betrifft eine Speicherschaltung (1) mit einem Speicherzellenfeld (2) zum Speichern von Daten und mit einer Befehlsdekodierschaltung (3) zum Empfangen von Befehlssignalen und mit einem Einstellungsspeicher (10) zum Speichern einer für eine Speicherschaltung spezifischen Betriebsinformation, wobei die Befehlsdekodierschaltung (3) abhängig von anliegenden Ansteuerbefehlen eine Funktion in der Speicherschaltung ausführt, dadurch gekennzeichnet, dass die Befehlsdekodierschaltung (3) so gestaltet ist, dass während eines Initialisierungsmodus abhängig von einem der Befehlsdekodierschaltung (3) bereitgestellten vorbestimmten Ansteuerbefehl die Betriebsinformation auslesbar ist und dass während eines Normalbetriebsmodus mit Hilfe des vorbestimmten Ansteuerbefehls eine davon verschiedene Funktion ausführbar ist.

Description

  • Die Erfindung betrifft eine Speicherschaltung sowie ein Verfahren zum Auslesen von einer in einer Speicherschaltung enthaltenen spezifischen Betriebsinformation.
  • Bei Speicherschaltungen, insbesondere bei SDRAM (synchronous dynamic random access memory), liegen interne produktspezifische Daten, wie beispielsweise die maximale Betriebsfrequenz, mit der die Speicherschaltung betrieben werden kann, die Busbreite, sonstige unterstützte optionale Merkmale usw. in der Speicherschaltung vor. Diese können von einem Speicherkontroller, der die Speicherschaltung üblicherweise ansteuert, nicht ausgelesen werden. Dies liegt daran, dass die Speicherschaltung zum Steuern ihres Betriebs lediglich Konfigurationsregister (Mode-Register, extended Mode-Register) aufweist, die mit Konfigurationsdaten beschreibbar sind und es ansonsten keine Schnittstelle bzw. kein Ansteuerbefehl gemäß einer Spezifikation gibt, mit dem die internen produktspezifischen Daten ausgelesen werden können.
  • Üblicherweise sind dynamische Speicherschaltungen, wie beispielsweise das SDRAM mit acht verschiedenen Ansteuerbefehlen, die mithilfe von drei Befehlssignalen kodiert sind, ansteuerbar. Diese Ansteuerbefehle sind ausreichend für die normale Funktion des SDRAM. Bei diesen acht Ansteuerbefehlen ist jedoch kein Ansteuerbefehl vorgesehen, um interne produktspezifische Daten auszulesen.
  • Für einen optimierten Betrieb des Speicherkontrollers ist es jedoch wünschenswert, die produktspezifischen Daten als Betriebsinformation aus der Speicherschaltung auszulesen. So könnte z.B. von dem Speicherkontroller abgefragt werden, ob eine bestimmte Speicherschaltung ein bestimmtes optionales Merkmal, wie z.B. einen Temperatursensor, beinhaltet oder nicht. Abhängig von dem Vorhandensein des Merkmals könnte der Speicherkontroller dann sich selbst und die Speicherschaltung entsprechend konfigurieren.
  • Das Vorsehen eines weiteren Befehls zum Auslesen der spezifischen Betriebsinformation würde das Vorsehen eines weiteren Befehlssignals erfordern, das mithilfe eines weiteren Anschlusspins der Speicherschaltung zur Verfügung gestellt werden müsste. Bisher können beispielsweise solche Daten bei Speicherschaltungen, die zu Speichermodulen zusammengesetzt sind, in einem separaten nicht flüchtigen Speicherbaustein, der über eine entsprechende Schnittstelle verfügt, bereitgestellt werden. Dieser ist entsprechend der verwendeten Speicherschaltungen programmiert, wobei jedoch Fehler entstehen können, wenn die Programmierung nicht den Merkmalen der entsprechenden Speicherschaltungen entspricht.
  • Bei einzeln verwendeten Speicherschaltungen besteht eine derartige Möglichkeit jedoch nicht. In diesem Fall müssen die benötigten entsprechenden Betriebsinformationen aus dem Datenblatt der Speicherschaltung entnommen werden und dem Speicherkontroller fest vorgegeben werden.
  • Aus der Druckschrift DE 199 52 947 A1 ist eine Speicherschaltung mit einem Einstellungsspeicher für eine Betriebsinformation bekannt, der auf einen Testmodusbefehl hin auslesbar ist.
  • Die US 6,381,685 B2 offenbart ein Speichermodul mit einem Einstellungsspeicher, der nach dem Einschalten der Betriebsspannung und Rücksetzen ausgelesen wird.
  • Es ist daher Aufgabe der vorliegenden Erfindung, eine Speicherschaltung vorzusehen, bei der die spezifischen Betriebsinformationen in einfacher Weise ausgelesen werden können, insbesondere ohne zusätzliche Anschlüsse oder Befehlssignale vorsehen zu müssen. Es ist weiterhin Aufgabe der vorliegenden Erfindung, ein Verfahren zum Auslesen von einer in einer Speicherschaltung enthaltenen spezifischen Betriebsinformation vorzusehen.
  • Diese Aufgabe wird durch die Speicherschaltung nach Anspruch 1 sowie durch das Verfahren nach Anspruch 6 gelöst.
  • Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine Speicherschaltung mit einem Speicherzellenfeld zum Speichern von Daten und mit einer Befehlsdekodierschaltung zum Empfangen von Befehlssignalen vorgesehen. Die Speicherschaltung weist weiterhin einen Einstellungsspeicher auf, in dem eine für eine Speicherschaltung spezifische Betriebsinformation gespeichert ist. Die Befehlsdekodierschaltung führt abhängig von anliegenden Ansteuerbefehlen eine Funktion in der Speicherschaltung aus. Die Befehlsdekodierschaltung ist weiterhin so gestaltet, dass während eines Initialisierungsmodus abhängig von einem der Befehlsdekodierschaltung bereitgestellten vorbestimmten Ansteuerbefehl die Betriebsinformation auslesbar ist und dass während eines Normalbetriebsmodus mithilfe des vorbestimmten Ansteuerbefehls eine davon verschiedene Funktion ausführbar ist. Insbesondere entspricht der vorbestimmte Ansteuerbefehl einem Lesebefehl, um in dem Normalbetriebsmodus Daten aus dem Speicherzellenfeld auszulesen.
  • Die erfindungsgemäße Speicherschaltung hat den Vorteil, dass identische angelegte Ansteuerbefehle während dem Initialisierungsmodus und während dem Normalbetriebsmodus zu verschiedenen Funktionen innerhalb der Speicherschaltung führen. Während der vorbestimmte Ansteuerbefehl während des Initialisierungsmodus ein Auslesen der spezifischen Betriebsinformation aus dem Einstellungsspeicher bewirkt, führt der vorbestimmte Ansteuerbefehl während des Normalbetriebsmodus dazu, dass Daten, z.B. gemäß einer anliegenden Speicheradresse, aus dem Speicherzellenfeld ausgelesen werden. Dadurch ist es möglich, einen weiteren Ansteuerbefehl vorzusehen, ohne dass womöglich ein weiteres Befehlssignal, das über einen gesonderten Signalanschluss zugeführt werden müsste, vorgesehen werden muss, oder dass ein weiterer Ansteuerbefehl in der Befehlsdekodierschaltung implementiert werden muss.
  • Eine solche Vorgehensweise ist möglich, weil das Auslesen der spezifischen Betriebsinformation nur einmal zu Beginn des Betriebs der Speicherschaltung und nicht während des laufenden Betriebs notwendig ist, so dass der angeschlossene Speicherkontroller die spezifische Betriebsinformation erhält und das Betreiben der Speicherschaltung abhängig von der spezifischen Betriebsinformation durchführen kann bzw. die Speicherschaltung in geeigneter Weise abhängig von der spezifischen Betriebsinformation konfigurieren kann.
  • Insbesondere kann die Befehlsdekodierschaltung den Initialisierungsmodus nach einem Anlegen einer Betriebsspannung einnehmen. Dies ist insbesondere bei Speicherschaltungen der Fall, die keinen Rücksetzanschluss aufweisen, um die Speicherschaltung auf einen definierten Zustand zurückzusetzen.
  • Die Befehlsdekodierschaltung kann so gestaltet sein, um während des Initialisierungsmodus eine Abfolge von mehreren Ansteuerbefehlen durchzuführen.
  • Insbesondere kann die Befehlsdekodierschaltung so gestaltet sein, dass während des Initialisierungsmodus bei Anliegen des vorbestimmten Ansteuerbefehls die Betriebsinformation abhängig von einer auf Adressleitungen bereitgestellten Adresse auslesbar ist.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Verfahren zum Auslesen von einer in einer Speicherschaltung enthaltenen spezifischen Betriebsinformation vorgesehen. Das Verfahren sieht vor, Ansteuerbefehle während eines Initialisierungsmodus zu empfangen, um eine Initialisierungsfunktion durchzuführen. Dabei wird die Betriebsinformation abhängig vom Empfangen eines vorbestimmten Ansteuerbefehls während des Initialisierungsmodus gesendet. Während eines Normalbetriebsmodus werden ebenfalls Ansteuerbefehle empfangen, und abhängig von dem Empfangen des vorbestimmten Ansteuerbefehls während des Normalbetriebsmodus werden die von in einem Spei cherzellenfeld der Speicherschaltung gespeicherten Daten gesendet.
  • Das erfindungsgemäße Verfahren ermöglicht es, identische Ansteuerbefehle unterschiedlich so zu interpretieren, dass während eines Initialisierungsmodus die spezifische Betriebsinformation ausgegeben wird und während eines Normalbetriebsmodus eine andere reguläre Funktion der Speicherschaltung ausgeführt wird. Insbesondere ist als vorbestimmter Ansteuerbefehl ein derartiger Ansteuerbefehl zu wählen, der nicht in seiner Funktion während des Normalbetriebsmodus während des Initialisierungsmodus benötigt wird. Das erfindungsgemäße Verfahren hat den Vorteil, dass eine spezifische Betriebsinformation aus der Speicherschaltung ausgelesen werden kann, ohne einen weiteren Ansteuerbefehl in der Speicherschaltung zu implementieren, insbesondere ohne einen zusätzlichen Signalanschluss an der Speicherschaltung vorzusehen.
  • Gemäß einer Ausführungsform der Erfindung kann vorgesehen sein, dass das Senden der Betriebsinformation abhängig von dem Empfangen des Ansteuerbefehls während des Initialisierungsmodus abhängig von einer bereitgestellten Adresse durchgeführt wird.
  • Bevorzugte Ausführungsformen der Erfindung werden nachfolgend anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1a ein Blockschaltbild, das schematisch den Aufbau einer Speicherschaltung gemäß einer Ausführungsform der Erfindung zeigt;
  • 1b eine Tabelle für eine Kodierung von Ansteuerbefehlen mit Befehlssignalen; und
  • 2 mögliche Befehlssequenzen für einen Initialisierungsmodus für einen Speicherbaustein gemäß dem Stand der Technik und für einen Speicherbaustein gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 1a zeigt ein Blockschaltbild einer erfindungsgemäßen Speicherschaltung. Die Speicherschaltung 1 weist ein Speicherzellenfeld 2 auf, in dem Daten zum Auslesen gespeichert werden können. Das Speicherzellenfeld kann bestimmte Funktionen ausführen, die von einer Befehlsdekodierschaltung 3 vorgegeben werden. Die Befehlsdekodierschaltung 3 ist mit einer Taktsignalleitung, auf der ein Taktsignal CLK angelegt werden kann, und mit drei Befehlssignalleitungen, auf denen Befehlssignale angelegt werden können, verbunden. Die Befehlssignale werden RAS- (Row Activation Signal), CAS- (Column Activation Signal) und WE-Signal (Write-Enable-Signal) genannt. Mithilfe dieser drei Befehlssignale, die jeweils einen ersten oder zweiten logischen Zustand einnehmen können, können acht Befehle für acht verschiedene Funktionen des Speicherzellenfeldes empfangen und ausgeführt werden. Das Speicherzellenfeld 2 ist ebenfalls über Adressleitungen 4 ansteuerbar, wobei zumindest ein Teil der Funktionen, die von der Befehlsdekodierschaltung 3 vorgegeben werden, abhängig von einem anliegenden Adresswert durchgeführt werden können.
  • Die Befehlsdekodierschaltung 3 ist weiterhin mit einem Modusdetektor 5 verbunden, der angibt, ob sich die Speicherschaltung in einem Initialisierungsmodus oder in einem Normalbetriebsmodus befindet. Der Initialisierungsmodus dient dazu, unmittelbar nach einem Einschalten der Speicherschaltung gewisse Einstellungen der Speicherschaltung vorzunehmen, um Vorgaben für den nachfolgenden Betrieb vorzunehmen. Z.B. werden während des Initialisierungsmodus die Speicherzellen in einen definierten Zustand gebracht, Konfigurationsregister durch einen die Speicherschaltung ansteuernden Speicherkontroller (nicht gezeigt) beschrieben, wodurch z.B. die Auffrischrate der Speicherzellen bei einer dynamischen Speicherschaltung und andere, z.B. für die Zeitsteuerung beim Zugreifen auf das Speicherzellenfeld notwendige Parameter einge stellt werden. Erst wenn während des Initialisierungsmodus gewisse in einer Spezifikation vorgegebene (z.B. der JEDEC-Standard) Funktionen ausgeführt worden sind, was durch den Modusdetektor 5 erkannt werden kann, gibt der Modusdetektor ein Modussignal an die Befehlsdekodierschaltung 3 aus, um anzuzeigen, dass nun von dem Initialisierungsmodus zu dem Normalbetriebsmodus gewechselt werden soll. Der Initialisierungsmodus selbst wird eingenommen, sobald eine Betriebsspannung an die Speicherschaltung angelegt wird bzw. wenn ein Rücksetzsignal zum Rücksetzen der Speicherschaltung angelegt worden ist.
  • Während des Initialisierungsmodus wird ein Befehl zum Auslesen von Speicherzellen aus dem Speicherzellenfeld nicht benötigt. Das gleiche gilt im übrigen für die Ansteuerbefehle „no operation", „ACTIVE" (Aktivieren der Zeilenleitung), „WRITE" (Schreiben in eine Speicherzelle) und „BURST TERMINATE" (burst beenden). Eine Kodierung der einzelnen Befehle ist in der Tabelle gemäß 1b angegeben. Die Befehlsdekodierschaltung 3 gibt abhängig von den anliegenden Befehlssignalen und abhängig von dem anliegenden Modussignal auf einer Auswahlleitung 8 ein Auswahlsignal SEL aus, das einem Multiplexer 9 zugeführt wird. Der Multiplexer 9 ist mit dem Speicherzellenfeld und mit einem Einstellungsspeicher 10 verbunden, um abhängig von dem Auswahlsignal SEL Daten aus dem Einstellungsspeicher 10 oder aus dem Speicherzellenfeld 2 auf Datenleitungen 11 auszugeben. Im Normalbetriebsmodus steuert das Auswahlsignal SEL den Multiplexer 9 so an, dass Daten aus dem Speicherzellenfeld 2 ausgegeben werden. Während des Initialisierungsmodus ist der Multiplexer 9 durch das Auswahlsignal SEL so geschaltet, dass Daten aus dem Einstellungsspeicher 10 an die Ausgangsleitungen 11 angelegt werden.
  • Der Einstellungsspeicher 10 enthält die spezifischen Betriebsinformationen, mit denen angegeben wird, welche immanenten (nicht einstellbaren) Eigenschaften die Speicherschaltung hat. Die spezifischen Betriebsinformationen sind perma nent in der Speicherschaltung eingestellt und umfassen beispielsweise Informationen über die maximale Betriebsfrequenz, die interne Busbreite, weitere unterstützte optionale Merkmale, wie beispielsweise, ob ein Temperatursensor in der Speicherschaltung enthalten ist oder nicht, usw.
  • In 2 ist ein Flussdiagramm zum Ablauf eines Initialisierungsmodus gemäß einem JEDEC-Standard dargestellt. In dem linken Flussdiagramm ist die Initialisierungs-Befehlssequenz für einen Speicherbaustein nach dem Stand der Technik dargestellt. Sie umfasst ein Einnehmen des Initialisierungsmodus nach dem Anlegen der Versorgungsspannung im Schritt S1. Im Anschluss daran werden wie angegeben die Ansteuerbefehle gemäß 1b aufgerufen. Dabei erfolgt zunächst das Definieren des Potentials aller Bitleitungen in dem Speicherzellenfeld (Schritt S2) mithilfe des Ansteuerbefehls „PRECHARGE ALL". Anschließend wird ein Modusregister (mithilfe des „MODE-REGISTER SET"-Befehls) zweimalig eingestellt, um Konfigurationsdaten in die Modusregister zu schreiben, die Parameter für den Betrieb der Speicherschaltung vorgeben. Diese Konfigurationsdaten können beispielsweise über die Adressleitungen vorgegeben werden.
  • Anschließend werden erneut die Bitleitungen vorgeladen („PRECHARGE ALL"Befehl), um dessen Potential zu definieren (Schritt S4). Nach dem Vorladen der Bitleitungen werden zweimalig alle Speicherzellen aufgefrischt („AUTO-REFRESH"-Befehl), um diese auf einen definierten Zustand zu bringen. Anschließend wird in den Normalbetriebsmodus gemäß dem Schritt S6 übergegangen.
  • Das rechte Flussdiagramm der 2 zeigt eine neue Befehlssequenz, die im Wesentlichen die Befehlssequenz für Speicherschaltungen nach dem Stand der Technik umfasst und ebenfalls dem JEDEC-Standard genügt. Sie unterscheidet sich dadurch, dass zwischen dem Vorladen der Bitleitungen gemäß Schritt S2 und dem Einstellen der Modusregister gemäß Schritt S3 ein Le sebefehl zum Auslesen des Einstellungsspeichers 10 angelegt wird, indem ein vorbestimmter Ansteuerbefehl, insbesondere der Ansteuerbefehl („READ") zum Auslesen des Speicherzellenfeldes 2 während des Normalbetriebs angelegt wird, der während des Initialisierungsmodus als Auslesebefehl für den Einstellungsspeicher 10 interpretiert wird. Auf diese Weise ist es für den Speicherkontroller möglich, spezifische Betriebsinformationen der angeschlossenen Speicherschaltung zu erhalten und abhängig von der spezifischen Betriebsinformation in dem nachfolgenden Schritt des Einstellens des Modusregisters dieses mit Konfigurationsdaten gemäß der spezifischen Betriebsinformation zu beschreiben. Dies ermöglicht es, einheitliche Speicherkontroller für verschiedene Speicherschaltungen vorzusehen, da die Speicherschaltungen sich gemäß ihrer spezifischen Betriebsinformation identifizieren und der Speicherkontroller nach Empfangen der spezifischen Betriebsinformation weiß, wie die angeschlossene Speicherschaltung zu betreiben ist.
  • 1
    Speicherschaltung
    2
    Speicherzellenfeld
    3
    Befehlsdekodierschaltung
    4
    Adressleitungen
    5
    Modusdetektor
    8
    Auswahlleitung
    9
    Multiplexer
    10
    Einstellungsspeicher
    11
    Datenleitungen

Claims (7)

  1. Speicherschaltung (1) mit einem Speicherzellenfeld (2) zum Speichern von Daten und mit einer Befehlsdekodierschaltung (3) zum Empfangen von Befehlssignalen, und mit einem Einstellungsspeicher (10) zum Speichern einer für eine Speicherschaltung spezifischen Betriebsinformation, wobei die Befehlsdekodierschaltung (3) abhängig von anliegenden Ansteuerbefehlen eine Funktion in der Speicherschaltung ausführt, dadurch gekennzeichnet, dass die Befehlsdekodierschaltung (3) so gestaltet ist, dass während eines Initialisierungsmodus abhängig von einem der Befehlsdekodierschaltung (3) bereitgestellten vorbestimmten Ansteuerbefehl die Betriebsinformation auslesbar ist, und dass während eines Normalbetriebsmodus mit Hilfe des vorbestimmten Ansteuerbefehls eine davon verschiedene Funktion ausführbar ist.
  2. Speicherschaltung (1) nach Anspruch 1, dadurch gekennzeichnet, dass der vorbestimmte Ansteuerbefehl ein Lesebefehl ist, um in dem Normalbetriebsmodus Daten aus dem Speicherzellenfeld (2) auszulesen.
  3. Speicherschaltung (1) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Befehlsdekodierschaltung (3) den Initialisierungsmodus nach einem Anlegen einer Betriebsspannung einnimmt.
  4. Speicherschaltung (1) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Befehlsdekodierschaltung (3) während des Initialisierungsmodus eine Abfolge von mehreren Ansteuerbefehlen nach einem Anlegen einer Betriebsspannung ausführt.
  5. Speicherschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Befehlsdekodierschaltung (3) so gestaltet ist, dass während des Initialisierungsmodus bei Anliegen des vorbestimmten Ansteuerbefehls die Betriebsinformation abhängig von einer auf Adressleitungen bereitgestellten Adresse auslesbar ist.
  6. Verfahren zum Auslesen von einer in einer Speicherschaltung (1) enthaltenen spezifischen Betriebsinformation, mit folgenden Schritten: – Empfangen von Ansteuerbefehlen während eines Initialisierungsmodus, um eine Initialisierungsfunktion durchzuführen, – Senden der Betriebsinformation abhängig von dem Empfangen eines vorbestimmten Ansteuerbefehls während des Initialisierungsmodus; – Empfangen von Ansteuerbefehlen während eines Normalbetriebsmodus; – Senden von in einem Speicherzellenfeld (2) der Speicherschaltung gespeicherten Daten abhängig von dem Empfangen des vorbestimmten Ansteuerbefehls während des Normalbetriebsmodus.
  7. Verfahren nach Anspruch 6, wobei das Senden der Betriebsinformation abhängig von dem Empfangen eines vorbestimmten Ansteuerbefehls während des Initialisierungsmodus abhängig von einer bereitgestellten Adresse durchgeführt wird.
DE102004024942A 2004-05-21 2004-05-21 Speicherschaltung und Verfahren zum Auslesen von einer in der Speicherschaltung enthaltenen spezifischen Betriebsinformationen Expired - Fee Related DE102004024942B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004024942A DE102004024942B3 (de) 2004-05-21 2004-05-21 Speicherschaltung und Verfahren zum Auslesen von einer in der Speicherschaltung enthaltenen spezifischen Betriebsinformationen
US11/135,212 US7218569B2 (en) 2004-05-21 2005-05-23 Memory circuit, and method for reading out data contained in the memory circuit using shared command signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004024942A DE102004024942B3 (de) 2004-05-21 2004-05-21 Speicherschaltung und Verfahren zum Auslesen von einer in der Speicherschaltung enthaltenen spezifischen Betriebsinformationen

Publications (1)

Publication Number Publication Date
DE102004024942B3 true DE102004024942B3 (de) 2005-11-24

Family

ID=35220157

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004024942A Expired - Fee Related DE102004024942B3 (de) 2004-05-21 2004-05-21 Speicherschaltung und Verfahren zum Auslesen von einer in der Speicherschaltung enthaltenen spezifischen Betriebsinformationen

Country Status (2)

Country Link
US (1) US7218569B2 (de)
DE (1) DE102004024942B3 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007130640A2 (en) * 2006-05-04 2007-11-15 Inapac Technology, Inc. Memory device including multiplexed inputs
WO2008042403A2 (en) * 2006-10-03 2008-04-10 Inapac Technologies, Inc. Memory accessing circuit system
JP5268392B2 (ja) * 2008-03-07 2013-08-21 パナソニック株式会社 メモリデバイス及びメモリシステム並びにメモリシステムにおけるアクセスタイミング調整方法
DE102012111665A1 (de) * 2012-11-30 2014-06-18 Endress + Hauser Wetzer Gmbh + Co. Kg Verfahren zum Betreiben eines Feldbusprotokoll-fähigen Feldgerätes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19952947A1 (de) * 1999-11-03 2001-05-23 Infineon Technologies Ag Anordnung zum Auslesen von Register-Information
US6381685B2 (en) * 1998-04-28 2002-04-30 International Business Machines Corporation Dynamic configuration of memory module using presence detect data

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0606102A1 (de) * 1986-09-19 1994-07-13 International Business Machines Corporation Ein-Ausgabeschnittstellensteuerung zum Verbinden eines synchronen Busses mit einem asynchronen Bus und Verfahren zur Operationsausführung auf den Bussen
TW451193B (en) * 1999-11-30 2001-08-21 Via Tech Inc A method to determine the timing setting value of dynamic random access memory
US7024547B2 (en) * 2001-12-10 2006-04-04 Intel Corporation Method and system for initializing a hardware device
DE10214125C1 (de) * 2002-03-28 2003-07-17 Infineon Technologies Ag Speicherchip, Speicherbaustein und entsprechendes Speichermodul und -verfahren
US6895474B2 (en) * 2002-04-29 2005-05-17 Micron Technology, Inc. Synchronous DRAM with selectable internal prefetch size
US7234099B2 (en) * 2003-04-14 2007-06-19 International Business Machines Corporation High reliability memory module with a fault tolerant address and command bus
JP4419049B2 (ja) * 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US7694202B2 (en) * 2004-01-28 2010-04-06 Micron Technology, Inc. Providing memory test patterns for DLL calibration

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6381685B2 (en) * 1998-04-28 2002-04-30 International Business Machines Corporation Dynamic configuration of memory module using presence detect data
DE19952947A1 (de) * 1999-11-03 2001-05-23 Infineon Technologies Ag Anordnung zum Auslesen von Register-Information

Also Published As

Publication number Publication date
US7218569B2 (en) 2007-05-15
US20050270884A1 (en) 2005-12-08

Similar Documents

Publication Publication Date Title
DE69217761T2 (de) Lese- und Schreibschaltung für einen Speicher
DE102005036528A1 (de) Speicherbaustein und Verfahren zum Betreiben eines Speicherbausteins
EP0030007A2 (de) Integrierter Speicherbaustein mit wählbaren Betriebsfunktionen
DE102007050864A1 (de) Verfahren und Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen
DE10215362A1 (de) Integrierter Speicher mit einem Speicherzellenfeld mit mehreren Speicherbänken und Schaltungsanordnung mit einem integrierten Speicher
DE102006052338A1 (de) Schreibzugriff und nachfolgender Lesezugriff auf einen Speicherbaustein
DE10223711A1 (de) Ferroelektrischer Speicher und Verfahren zu dessen Ansteuerung
DE3903486C2 (de)
DE69724302T2 (de) Synchrone Halbleiterspeicheranordnung
DE102004024942B3 (de) Speicherschaltung und Verfahren zum Auslesen von einer in der Speicherschaltung enthaltenen spezifischen Betriebsinformationen
DE102005013237B4 (de) Einrichtung in einer Speicherschaltung zum Festlegen von Wartezeiten
DE10139724B4 (de) Integrierter dynamischer Speicher mit Speicherzellen in mehreren Speicherbänken und Verfahren zum Betrieb eines solchen Speichers
DE10335012A1 (de) Halbleiterspeicherbauelement mit mehreren Speicherfeldern und zugehöriges Datenverarbeitungsverfahren
DE10124278B4 (de) Integrierter Speicher
DE102006050542A1 (de) Verfahren zum Übertragen von Signalen zwischen einem Speicherbauelement und einer Speichersteuereinheit
DE4130058C2 (de)
DE102004052594B3 (de) Integrierter Halbleiterspeicher
DE10231680A1 (de) Integrierter Speicher
DE10350356B3 (de) Integrierte Schaltung, Testsystem und Verfahren zum Auslesen eines Fehlerdatums aus der integrierten Schaltung
DE10148521B4 (de) Integrierter Speicher sowie Verfahren zum Betrieb eines integrierten Speichers und eines Speichersystems mit mehreren integrierten Speichern
EP1158527B1 (de) Integrierter Speicher mit Zeilenzugriffssteuerung zur Aktivierung und Vorladung von Zeilenleitungen und Verfahren zum Betrieb eines solchen Speichers
DE102005046363A1 (de) Integrierter Halbleiterspeicher mit Übertragung von Daten über eine Datenschnittstelle
DE10102350B4 (de) Integrierter Speicher mit mehreren Speicherzellenfeldern sowie Verfahren zum Betrieb des integrierten Speichers
DE102004051958B4 (de) Schaltungsanordnung und Verfahren zum Einstellen von Betriebsparametern in einem RAM-Baustein
DE102007032780B4 (de) Integrierter Halbleiterspeicher, Halbleiterspeichermodul und Verfahren mit Einstellung von Betriebsparametern

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee