DE102004019863A1

DE102004019863A1 - Verfahren zur Herstellung eines Trenchgrabens und eines Grabenkondensators, Verfahren zur Herstellung einer Speicherzelle, Trenchgraben, Grabenkondensator und Speicherzelle mit einem Grabenkondensator

Info

Publication number: DE102004019863A1
Application number: DE102004019863A
Authority: DE
Inventors: Dietmar Temmler
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2004-04-23
Filing date: 2004-04-23
Publication date: 2005-11-10

Abstract

In einem Halbleiter-Substrat (2) werden durch herkömmliche Verfahren Kondensatorgräben (5) ausgebildet, die in geeigneter Weise abgedeckt werden, so dass die oberste auf der Oberfläche der Gräbenwände (31) gebildete Schicht aus einem Versiegelungsmaterial aufgebaut ist. In einem nächsten Schritt wird ein selektives Epitaxieverfahren durchgeführt, durch das die Substratoberfläche mit einer einkristallinen Siliziumschicht (11, 23, 24, 25) epitaktisch überwachsen wird, während auf dem Versiegelungsmaterial kein Silizium aufwächst. In der epitaktisch aufgewachsenen Siliziumschicht werden nachfolgend durch herkömmliche Verfahren Teilgräben (30) erzeugt, die an die in dem Halbleitersubstrat (2) bereits gebildeten Gräben (5) angeschlossen und mit diesen verbunden werden. DOLLAR A Durch beliebiges Wiederholen der genannten Verfahrensschritte ist es möglich, Gräben mit beliebiger Tiefe herzustellen. DOLLAR A Dadurch wird ermöglicht, mit derzeit verfügbaren Technologien Kondensatorgräben mit besonders hohen Aspektverhältnissen und Speicherkapazität herzustellen.

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Trenchgrabens bzw. eines Grabens, eines Grabenkondensators, auf ein Verfahren zur Herstellung einer Speicherzelle, auf einen Trenchgraben, einen Grabenkondensator sowie auf eine Speicherzelle mit einem derartigen Grabenkondensator.
Speicherzellen dynamischer Schreib-Lesespeicher mit wahlfreiem Zugriff (Dynamic Random Access Memory, DRAMs) umfassen in der Regel einen Speicherkondensator und einen Auswahltransistor. In dem Speicherkondensator wird eine Information in Form einer elektrischen Ladung gespeichert, die eine logische Größe 0 oder 1, darstellt. Durch Ansteuerung des Auslese- bzw. Auswahltransistors über eine Wortleitung kann die in dem Speicherkondensator gespeicherte Information über eine Bitleitung ausgelesen werden. Zur sicheren Speicherung der Ladung und Unterscheidbarkeit der ausgelesenen Information muss der Speicherkondensator eine Mindestkapazität aufweisen. Die untere Grenze für die Kapazität des Speicherkondensators wird derzeit bei ca. 25 fF gesehen.
Da von Speichergeneration zu Speichergeneration die Speicherdichte zunimmt, muss die benötigte Fläche der Eintransistor-Speicherzelle von Generation zu Generation reduziert werden. Gleichzeitig muss die Mindestkapazität des Speicherkondensators erhalten bleiben.
Bis zur 1 MBit-Generation wurden sowohl der Auslesetransistor als auch der Speicherkondensator als planare Bauelemente realisiert. Ab der 4 MBit-Speichergeneration wurde eine weitere Flächenreduzierung der Speicherzelle durch eine dreidi mensionale Anordnung des Speicherkondensators erzielt. Eine Möglichkeit besteht darin, den Speicherkondensator in einem Graben zu realisieren. Als Elektroden des Speicherkondensators wirken in diesem Fall beispielsweise ein an die Wand des Grabens angrenzendes Diffusionsgebiet sowie eine dotierte Polysiliziumfüllung im Graben. Die Elektroden des Speicherkondensators sind somit entlang der Oberfläche des Grabens angeordnet. Dadurch wird die effektive Fläche des Speicherkondensators, von der die Kapazität abhängt, gegenüber dem Platzbedarf für den Speicherkondensator an der Oberfläche des Substrats, der dem Querschnitt des Grabens entspricht, vergrößert. Durch Reduktion des Querschnitts des Grabens bei gleichzeitiger Erhöhung seiner Tiefe lässt sich die Packungsdichte weiter erhöhen.
In der Vergangenheit sind zahlreiche Maßnahmen ergriffen worden, um die Speicherkapazität der Grabenkondensatoren zu erhöhen. Eine Maßnahme ist die Skalierung der Dicke des Speicherdielektrikums. Weiterhin kann die Oberfläche innerhalb des Grabenkondensators durch nasschemische Aufweitung der Grabenstruktur vergrößert werden (bottle). Darüber hinaus ist es möglich, die Oberfläche innerhalb des Grabens durch eine Aufrauung, beispielsweise durch HSG-Polysilizium-Beschichtung zu vergrößern.
Weitere Ansätze umfassen eine Minimierung der Elektronenverarmung der Kondensatorelektroden durch eine Erhöhung der Dotierung des Si-Elektrodenmaterials, beziehungsweise die Verwendung von Metall-Elektroden, wodurch zugleich der Widerstand der Elektroden drastisch verringert werden kann.
Auch kann das bisherige NO-Dielektrikum durch high-k-Dielektrika ersetzt werden, um die Kapazität des Grabenkondensators zu erhöhen. Problematisch beispielsweise bei der Einführung eines high-k-Dielektrikums mit hoher Dielektrizitätskonstante sowie von Metall-Elektroden ist insbesondere die Temperaturempfindlichkeit dieser Materialien. Auch müssen für neue Materialien meistens erst einmal neue Technologien entwickelt werden.

Zur Erzeugung von Grabenstrukturen mit einem hohen Aspektverhältnis, das heißt, einem hohen Verhältnis von Tiefe zu Durchmesser beziehungsweise Breite, wird weiterhin versucht, die Ätzparameter für die Ätzung des Hartmasken-Stapels und für die Ätzung des Grabens zu optimieren, indem beispielsweise die Parameter Leistung, Plasmadichte, Frequenz, Vorspannung, Ätzgas, Druck, Fluss, Ätzzeit optimiert werden. Darüber hinaus werden Materialien und Schichtdicken der einzelnen Komponenten der Hartmaske für das Ätzen des Grabens optimiert. Bei den derzeit verwendeten Ätzverfahren zur Herstellung von Grabenkondensatoren werden zunehmend jedoch technische und ökonomische Grenzen erreicht, da beispielsweise die Ätzrate und die Selektivität der Ätzung mit zunehmender Tiefe abnimmt. Als Folge wird die Hartmaske für das Ätzen des Grabens an der Oberfläche in starkem Maße geätzt. Derzeit wird ein mit derzeit verwendeten Technologien erzielbarer Maximalwert des Aspektverhältnisses auf etwa 60 bis 70 geschätzt.

In der DE-A-102 02 140 wird ein Verfahren zum selektiven epitaktischen Überwachsen eines Hohlraums in einem einkristallinen Siliziumsubstrat beschrieben. Dieses Verfahren kann beispielsweise verwendet werden, um in einem Siliziumsubstrat einen Graben für einen Grabenkondensator zu bilden, wobei der Grabenkondensator erst nach Durchführung von Hochtemperaturschritten fertiggestellt wird und vor der Durchführung der Hochtemperaturschritte epitaktisch überwachsen wird.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren bereitzustellen, mit dem ein Trenchgraben mit einem hohen Aspektverhältnis erzeugt werden kann.

Der vorliegenden Erfindung liegt weiterhin die Aufgabe zugrunde, ein Verfahren bereitzustellen, mit dem ein Graben kondensator mit einem hohen Aspektverhältnis erzeugt werden kann.

Es ist weiterhin Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Speicherzelle mit einem derartigen Grabenkondensator anzugeben. Der Erfindung liegt darüber hinaus die Aufgabe zugrunde, einen Trenchgraben, einen Grabenkondensator sowie eine Speicherzelle mit einem derartigen Grabenkondensator bereitzustellen.

Gemäß der vorliegenden Erfindung wird die Aufgabe gelöst durch ein Verfahren zur Herstellung eines Trenchgrabens, mit den Schritten:

a) Bereitstellen eines Halbleiter-Substrats aus einem Halbleiter-Material;
b) Ätzen eines Grabens in eine Oberfläche des Halbleiter-Substrats, wobei eine Grabenwand erzeugt wird;
c) Bereitstellen von mindestens einer Schicht auf der Grabenwand, wobei dieser Schritt derart ausgeführt wird, dass die oberste auf der Grabenwand bereitgestellte Schicht aus einem Versiegelungsmaterial aufgebaut ist;
d) Durchführen eines selektiven Epitaxie-Verfahrens in der Weise, dass auf der Oberfläche des Halbleiter-Substrats eine einkristalline Halbleiterschicht gebildet wird und unmittelbar auf dem Versiegelungsmaterial kein Halbleitermaterial aufwächst;
e) Ätzen eines Teilgrabens in eine Oberfläche der epitaktisch aufgewachsenen Halbleiterschicht, wobei dieser Schritt so ausgeführt wird, dass zumindest ein Teil der Schicht aus dem Versiegelungsmaterial freigelegt wird; und
f) Entfernen des freigelegten Teils der Schicht aus dem Versiegelungsmaterial.

Die vorliegende Erfindung stellt somit ein Verfahren bereit, mit dem mit bereits entwickelten Technologien in einem Halbleiter-Substrat Trenchgräben mit besonders hohen Aspektver hältnissen hergestellt werden können. Derartige Trenchgräben können in verschiedenartigen Anwendungsbereichen eingesetzt werden, in denen Trenchgräben mit besonders hohen Aspektverhältnissen erforderlich sind. Beispielsweise auf dem Gebiet der Mikromechanik oder der Sensorik, zum Beispiel zur Herstellung unterirdischer, tiefer Kanalsysteme für Flüssigkeiten oder Gasströme.

Die Erfindung stellt darüber hinaus ein Verfahren zur Herstellung eines Grabenkondensators bereit, mit den Schritten des vorstehend definierten Verfahrens zur Herstellung eines Trenchgrabens sowie den Schritten zum Bereitstellen einer unteren Kondensatorelektrode, die an eine Wand des Grabens angrenzt, eines Speicherdielektrikums sowie einer oberen Kondensatorelektrode, die jeweils mindestens teilweise in dem Graben angeordnet sind.

Gemäß der vorliegenden Erfindung werden somit in einem Halbleiter-Substrat durch prinzipiell bekannte Verfahrensschritte Kondensatorgräben ausgebildet, die nach Reinigung in geeigneter Weise abgedeckt werden, so dass die Oberfläche der Gräben nicht freiliegt. Insbesondere wird auf der Grabenwand mindestens eine Schicht bereitgestellt, so dass die oberste auf der Grabenwand bereitgestellte Schicht aus einem Versiegelungsmaterial aufgebaut ist.

In einem nächsten Schritt wird nach Entfernung der Reste der Trenchätzmaske ein selektives Epitaxieverfahren durchgeführt, durch das die Substratoberfläche mit einer einkristallinen Siliziumschicht epitaktisch überwachsen wird. Das heißt, auf der Substratoberfläche wird eine glatte, geschlossene epitaktische Schicht erzeugt, wobei die in dem Substrat geätzten Gräben vollständig erhalten bleiben. Dies wird insbesondere dadurch realisiert, daß die Grabenwände in geeigneter Weise abgedeckt werden, indem die zu Beginn des selektiven Epitaxieverfahrens freiliegende Grabenoberfläche aus einem Versie gelungsmaterial aufgebaut ist, das nicht elementares Silizium, also einkristallines Silizium, Polysilizium oder amorphes Silizium, und auch kein sogenanntes Silizium-Compoundmaterial wie beispielsweise SiGe oder eine Silizidverbindung und auch kein metallisches Material ist. Weiterhin ist das verwendete Epitaxieverfahren selektiv, so daß ein Schichtwachstum nur auf den einkristallinen Siliziumbereichen stattfindet.

Genauer gesagt, wird bei einem selektiven Epitaxieverfahren üblicherweise ein Gasgemisch aus beispielsweise Silan oder Dichlorsilan und einem Ätzgas wie beispielsweise HCl verwendet. Bei der selektiven Epitaxie wird der Effekt ausgenutzt, daß das Ätzgas das aufgewachsene Silizium in Abhängigkeit von dem darunter liegenden Material unterschiedlich schnell wegätzt. So sind insbesondere die Verfahrensparameter derart eingestellt, daß das auf Silizium aufgewachsene einkristalline Silizium-Material langsamer als die Silizium-Aufwachsrate weggeätzt wird, so daß insgesamt die auf Silizium gebildete Silizium-Schichtdicke zunimmt. Hingegen wird die auf dem Versiegelungsmaterial, welches beispielsweise Siliziumoxid ist, sich bildende polykristalline Siliziumkeimschicht schneller als die Silizium-Aufwachsrate weggeätzt. Als Folge wächst Silizium nur auf den einkristallinen Oberflächenbereichen auf, und es bildet sich hier eine epitaktische einkristalline Siliziumschicht, indem die mit dem Versiegelungsmaterial bedeckten Bereiche lateral überwachsen werden. Üblicherweise beträgt die Flußrate von Dichlorsilan das 1,2- bis 1,8-fache der Flußrate von HCl.

In der epitaktisch aufgewachsenen Siliziumschicht werden nachfolgend durch herkömmliche Verfahren Teilgräben erzeugt, die an die in dem Halbleitersubstrat gebildeten Gräben angeschlossen und mit diesen verbunden werden. Genauer gesagt, werden die Gräben geätzt, so daß zumindest ein Teil der Schicht aus dem Versiegelungsmaterial freigelegt wird.

Durch beliebiges Wiederholen der genannten Verfahrensschritte ist es möglich, Gräben mit beliebiger Tiefe herzustellen. Dadurch wird ermöglicht, mit derzeit verfügbaren Technologien Kondensatorgräben mit besonders hohen Aspektverhältnissen herzustellen. Da bereits vorhandene Herstellungsverfahren eingesetzt werden können, können Entwicklungskosten eingespart werden. Weiterhin kann eine höhere Kondensatorkapazität ohne Verwendung temperaturempfindlicher Materialien erzielt werden, wobei allerdings das erfindungsgemäßen Verfahren auch die Verwendung temperaturempfindlicher Materialien einschließt.

Das erfindungsgemäße Verfahren kann in verschiedenen Modifikationen ausgeführt werden. Beispielsweise kann nach jedem Schritt zum Ätzen eines Grabens bzw. Teilgrabens in dem geätzten Graben bzw. Teilgraben die untere Kondensatorelektrode, die dielektrische Schicht, und die obere Kondensatorelektrode bereitgestellt werden. Ebenso ist es aber auch möglich, den Graben zunächst ungefüllt zu lassen und die Kondensatorelektroden sowie die dielektrische Schicht erst nach Fertigstellung des gesamten Stapel-Grabens bereitzustellen.

Weiterhin können aber auch immer zwei oder eine beliebige Anzahl von Teilgräben bzw. ein Graben und ein oder mehrere Teilgräben fertig gestellt werden, und anschließend werden die Kondensatorelektroden sowie die dielektrische Schicht für den fertiggestellten Graben-Stapel bereitgestellt, nachfolgend wird die nächste epitaktische Schicht aufgebracht, Teilgräben werden geätzt und so weiter. Auch müssen die Schritte zur Bildung der unteren Kondensatorelektrode, der dielektrischen Schicht und der oberen Kondensatorelektrode nicht direkt nacheinander erfolgen, sondern sie können je nach Zweckmäßigkeit im Verfahrensablauf angeordnet werden.

In dem Fall, in dem ein leerer Graben epitaktisch überwachsen werden soll, ist es erforderlich, eine dünne Abdeckschicht aus einem Versiegelungsmaterial auf der Grabenwand aufzubringen, um ein Aufwachsen des epitaktisch aufwachsenden Siliziummaterials auf der Grabenwand zu verhindern.

Alternativ kann aber auch ein beliebiges Opfermaterial eingebracht werden, das den Graben vollständig oder auch nur teilweise ausfüllt und nach Fertigstellung des Graben-Stapels bzw. Teilgrabens wieder aus dem Graben-Stapel bzw. Teilgraben entfernt wird. Beispielsweise kann das Opfermaterial hochdotiertes Siliziumoxid umfassen, durch das in einem nachfolgenden Temperaturbehandlungsschritt eine Dotierung der Grabenbereiche durchgeführt werden kann.

Wenn darüber hinaus eine Kondensatorelektrode oder ein dielektrisches Material erst nach Fertigstellung des Graben-Stapels aufgebracht wird, so können in diesem Fall auch temperaturempfindliche Materialien wie beispielsweise High-K-Dielektrika oder metallische Kondensatorelektroden bereitgestellt werden, ohne dass ein nachfolgender Epitaxieschritt eine thermische Belastung dieser Schichten bewirkt.

Vorzugsweise ist die Dicke der epitaktisch aufgewachsenen Schicht geringer als die Tiefe des in dem Halbleiter-Substrat zuerst geätzten Grabens. Dadurch ergibt sich der Vorteil, dass die Ätzflanke des in der epitaktisch aufgewachsenen Schicht geätzten Grabens gezielt einstellbar ist.

Weiterhin ist bevorzugt, dass ein oberer Teilgraben einen kleineren Durchmesser als ein darunter liegender Teilgraben hat. Dadurch ergibt sich der Vorteil, dass in der obersten Epitaxieschicht weitere Elemente der Speicherzelle, insbesondere der Auswahltransistor und der Bitline-Kontakt untergebracht werden können. Als Folge kann bei niedrigerem Platzbedarf ein Kondensator mit höherer Kapazität gebildet werden.

Als Materialien für die untere oder die obere Kondensatorelektrode sowie die dielektrische Schicht kommen die übli cherweise verwendeten in Frage. Insbesondere können als Kondensatorelektroden hochdotiertes Polysilizium, Metallelektroden mit an das Substrat anschließender Dotierschicht, Stapel aus Metall- und Barriereschicht, wobei die Barriereschicht aus einem isolierenden Material hergestellt ist, zwischen Substrat und Metallschicht angeordnet ist und – üblicherweise in ihrem unteren Bereich – unterbrochen ist, um einen Kontakt zwischen Substrat und Metallschicht zu ermöglichen, verwendet werden. Als metallisches Elektrodenmaterial kommen insbesondere Metallsilizidschichten, insbesondere Silizide aus einem hochschmelzenden Metall, TiN, W, Co, Ta, Mo oder andere hochschmelzende Metalle in Frage.

Als dielektrische Materialien können insbesondere ein SiO₂/Si₃N₄-Schichtstapel oder nur SiO₂ oder Si₃N₄, Al₂O₃, TiO₂, Ta₂O₅ oder auch andere high-k-Dielektrika verwendet werden.

Jede epitaktisch aufgewachsene Schicht kann eine Dotierung aufweisen, die beispielsweise von der der darunter gebildeten Schicht abweicht. Die Dotierstoffkonzentration kann an die gewünschten elektrischen Eigenschaften angepasst werden. Auch kann in jedem Teilgraben ein Material für die untere oder obere Kondensatorelektrode und das Speicherdielektrikum verwendet werden, das sich von dem der anderen Teilgräben bzw. dem untersten Graben unterscheidet.

Die vorliegende Erfindung stellt darüber hinaus ein Verfahren zur Herstellung einer Speicherzelle nach Anspruch 17 bereit.

Gemäß der vorliegenden Erfindung wird weiterhin der Trenchgraben nach Anspruch 19 bereitgestellt.

Die erfindungsgemäße Aufgabe wird darüber hinaus durch einen Grabenkondensator gelöst, der eine untere Kondensatorelektrode, ein Kondensatordielektrikum sowie eine obere Kondensatorelektrode umfasst, die mindestens teilweise in einem Graben angeordnet sind, wobei die untere Kondensatorelektrode an eine Wand des Grabens angrenzt und der Graben eine Tiefe sowie einen kleinsten Durchmesser aufweist und ein Verhältnis von Tiefe zu kleinstem Durchmesser größer 70, insbesondere größer 80 und besonders bevorzugt größer gleich 85 ist.

Die vorliegende Erfindung stellt somit einen Grabenkondensator mit einem besonders hohen Aspektverhältnis bereit. Anders ausgedrückt kann bei besonders geringem Platzbedarf ein Grabenkondensator mit hoher Speicherkapazität bereitgestellt werden.

Üblicherweise sind Kondensatorgräben in Draufsicht nicht kreisförmig sondern oval gebildet. Das heißt, entlang zweier verschiedener Schnittrichtungen weisen sie zwei verschiedene Durchmesser auf. Weist der in dem Halbleiter-Substrat geätzte Graben sowie alle Teilgräben dieselben Durchmesser auf, so entspricht der kleinste Durchmesser dem kleinsten Durchmesser beziehungsweise der kleinsten Breite aller Teilgräben. Weist hingegen der oberste Teilgraben mindestens in einer Richtung einen kleinen Durchmesser als die darunter liegenden Teilgräben auf, so entspricht der kleinste Durchmesser dem kleinsten Durchmesser des obersten Teilgrabens.

Die vorliegende Erfindung wird im Folgenden unter Bezugnahme auf die begleitenden Zeichnungen näher erläutert. Es zeigen:
1–12 Schritte zur Herstellung eines Grabenkondensators gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
13 einen weiteren Schritt beim Verfahren zur Herstellung einer Speicherzelle;
14 eine schematische Querschnittsansicht der wesentlichen Komponenten einer fertigen Speicherzelle gemäß der ersten Ausführungsform;
15 ein Layout in einer 8 F²-Zellenarchitektur;
16–26 Schritte zur Herstellung eines Grabenkondensators gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung; und
27 eine schematische Querschnittsansicht der wesentlichen Komponenten einer fertigen Speicherzelle gemäß der zweiten Ausführungsform;
Gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung wird ein Grabenkondensator mit einer Gesamttiefe von 11,8 μm unter Verwendung eines Epitaxieschritts und zweier Maskenschritte zur Definition der Grabenkondensatoren hergestellt. Dabei werden die untere Kondensatorelektrode, das Speicherdielektrikum und die obere Kondensatorelektrode jeweils in jedem geätzten Graben direkt nach der Ätzung bereitgestellt. Es ist aber offensichtlich, dass gemäß der vorliegenden Erfindung erst der Graben in seiner gesamten Tiefe hergestellt werden kann und anschließend die untere Kondensatorelektrode, das Speicherdielektrikum und die obere Kondensatorelektrode durch bekannte Verfahren hergestellt werden können.
Auf eine Oberfläche 1 eines Halbleitersubstrats 2 werden eine 3 nm dicke SiO₂(Oxid)-Schicht 3 und eine 220 nm dicke Si₃N₄-Schicht 4 aufgebracht. Darauf wird eine 620 nm dicke BPSG-Schicht (nicht dargestellt) aufgebracht.
Unter Verwendung einer fotolithografisch erzeugten Maske (nicht dargestellt) werden die BPSG-Schicht, die Si₃N₄-Schicht 4 und die SiO₂-Schicht 3 in einem Plasma-Ätz-Prozess mit CF₄/CHF₃ strukturiert, so dass eine Hartmaske gebildet wird. Unter Verwendung dieser Hartmaske als Ätzmaske werden in einem weiteren Plasma-Ätzprozess mit HBr/NF₃ Gräben 5 in die Hauptfläche 1 geätzt, wobei innerhalb eines jeden Grabens 5 eine Grabenwand 31 freigelegt wird.
Nachfolgend wird durch eine nasse Ätzung mit H₂SO₄/HF die BPSG-Schicht entfernt.
Die Gräben 5 weisen beispielsweise eine Tiefe von 6,6 μm, eine Weite von 100 × 250 nm und einen gegenseitigen Abstand von 100 nm auf. Es ergibt sich der in 1 dargestellte Aufbau.
In einem nächsten Schritt wird die untere Kondensatorelektrode 6a hergestellt, indem ein n⁺-dotiertes Gebiet 6 hergestellt wird.
Dies kann beispielsweise durch Abscheiden einer Arsen-dotierten Silikatglasschicht in einer Schichtdicke von 50 nm und einer TEOS-SiO₂-Schicht in einer Dicke von 20 nm und einen anschließenden Temperschritt bei 1000°C, 120 Sekunden erfolgen. Dabei wird durch Ausdiffusion aus der Arsen-dotierten Silikatglasschicht in dem Halbleitersubstrat 2 ein n⁺-dotiertes Gebiet 6, das in der fertigen Speicherzellenanordnung als untere Kondensatorelektrode 6a eines einzelnen Kondensators wirkt, gebildet. Alternativ kann auch eine Gasphasendotierung durchgeführt werden, z.B. mit folgenden Parametern: 900°C, 3 Torr Tributylarsin (TBA) [33 %], 12 Minuten.
In einem zu Si₃N₄ und Silizium selektiven Ätzschritt mit NH₄F/HF werden die Arsen-dotierte Silikatglasschicht und die TEOS-SiO₂-Schicht wieder entfernt.
Anschließend wird eine 4,7 nm dicke Si₃N₄-Schicht und eine 1,5 nm dicke SiO₂-Schicht als dielektrische Schicht 7 abgeschieden. Alternativ enthält die dielektrische Schicht 7 Al₂O₃, TiO₂, Ta₂O₅ oder andere bekannte dielektrische Materialien. Darauf folgend wird eine 300 nm dicke, in-situ dotierte Polysiliziumschicht 8 als obere Kondensatorelektrode abgeschieden. Es ergibt sich der in 2 gezeigte Aufbau.
Anschließend wird durch chemisch-mechanisches Polieren die Polysiliziumschicht 8 planarisiert.
Durch Ätzung mit SF₆ wird die Polysiliziumfüllung 8 um 10 nm unter die Oberfläche 1 des Halbleiter-Substrats 2 zurückgeätzt. Darauf folgend wird eine Versiegelungsschicht 9, beispielsweise aus SiO₂, auf der Oberfläche der Grabenfüllung bereitgestellt. Dies kann beispielsweise durch thermisches Oxidieren der Füllschicht erfolgen. In diesem Fall beträgt die Dicke der Versiegelungsschicht 9 12 nm. Alternativ kann auch durch ein HDP-Verfahren eine SiO₂-Schicht abgeschieden und anschließend zurückgeätzt werden. In diesem Fall beträgt die resultierende Schichtdicke ca. 15 nm.
Es ergibt sich der in 4 gezeigte Aufbau.
Anschließend werden die Reste der Hartmaske 4 durch bekannte Verfahren entfernt.
Es ergibt sich der in 5 gezeigte Aufbau.
Wie in 6 gezeigt ist, wird darauf folgend ein selektives Epitaxieverfahren durchgeführt, durch das einkristallines Silizium in einer Schichtdicke von beispielsweise 5 μm auf der Substratoberfläche 1 aufgewachsen wird. Beispielsweise kann das Epitaxieverfahren ein CVD-Verfahren unter Verwendung von Dichlorsilan bei einer Flussrate von 180 sccm (Kubikzentimeter pro Minute unter Standardbedingungen) und HCl mit einer Flussrate von 60 sccm bei 900°C sein. Dabei bildet sich im Zentrum einer jeden Versiegelungsschicht 9 ein Epitaxie-Hohlraum 10 aus.
Darauf folgend wird die epitaktisch abgeschiedene Siliziumschicht 11 nach bekannten Verfahren strukturiert, und es werden Gräben geätzt, die an die zuvor geätzten Gräben anschließen.
Zunächst wird, wie in 7 gezeigt ist, auf einer Oberfläche 16 der selektiv aufgewachsenen Epitaxie-Schicht 11 wiederum eine 3 nm dicke SiO₂-Schicht 3 und eine 220 nm dicke Si₃N₄-Schicht 4 aufgebracht. Darauf wird eine 620 nm dicke BPSG-Schicht 12 aufgebracht. Anschließend wird nach bekannten Verfahren eine Fotoresist-Schicht 13 aufgebracht.
Zur Belichtung der Fotoresist-Schicht 13 kann die Maske verwendet werden, die auch zur Strukturierung des ersten Grabens verwendet worden ist. Es ist allerdings auch möglich, eine Fotomaske zu verwenden, die kleinere Öffnungen aufweist. Die Justierung zu den darunter liegenden Grabenstrukturen 5 erfolgt vorzugsweise über spezielle Justiermarken.
Nach der fotolithografischen Strukturierung der Hartmaskenschichten sowie der Entfernung der Fotoresistschicht 13 wird die Grabenmaske anschließend mit selektiver RIE-Grabenätzung in die Epitaxie-Schicht 11 übertragen, wobei die Ätzung des Grabens auf der Versiegelungsschicht 9 der darunter liegenden fertig gestellten Gräben 5 stoppt. Es wird Si selektiv zu SiO₂ geätzt. Es ergibt sich der in 8 gezeigte Aufbau.
Anschließend wird die Versiegelungsschicht 9 mit DHF (verdünnter Flusssäure) entfernt, so dass sich der in 9 gezeigte Aufbau ergibt.
Anschließend wird in analoger Weise wie vorstehend unter Bezugnahme auf 2 beschrieben die untere Kondensatorelektrode und das Speicherdielektrikum in dem geätzten Teilgraben erzeugt. Bei der Bildung der unteren Kondensatorelektrode ist allerdings, wie allgemein üblich, auf eine Abdeckung des oberen Teilgrabenbereichs, in dem später der Isolationskragen gebildet wird, zu achten, um eine Dotierung diese Teilgrabenbereichs zu vermeiden.
Alternativ ist es selbstverständlich möglich, die untere Kondensatorelektrode und das Speicherdielektrikum durch al ternative Verfahren, wie sie aber auch allgemein bekannt sind, zu erzeugen.
Anschließend wird ein Spacer-Material 14, beispielsweise aus α-Si (amorphes Silizium) in einer Dicke von etwa 15 nm bis 20 nm konform abgeschieden. Dies ist in 10 veranschaulicht.
Wie in 11 gezeigt ist, werden durch ein RIE-Verfahren (reaktives Ionenätzen) die Spacer-Schicht 14 und die Speicherdielektrikumsschicht 7 am Boden des Teilgrabens 5 entfernt. Bei diesem Spacer-RIE-Verfahren wird die dielektrische Schicht 7 an den vertikalen Flanken des Grabens 5 von der Spacerschicht 14 geschützt. Nach Reinigung und vorzugsweise selektiver nasschemischer Ätzung der Spacerschicht 14 werden die Gräben 5 in der Epitaxieschicht 11 mit einer weiteren Poly-Siliziumschicht 8 in einer Schichtdicke von 300 nm verfüllt. Es ergibt sich der in 12 gezeigte Aufbau.
Wie in 12 gezeigt ist, sind die Gräben 5 mit einer großen Tiefe in dem Silizium-Substrat und der darauf epitaktisch aufgebrachten einkristallinen Silizium gebildet. Die untere Kondensatorelektrode 6 der beiden Grabenbereiche ist durchgängig gebildet, bei der dielektrischen Schicht 7 und der oberen Kondensatorelektrode 8 gibt es an dem Grabenübergang Überlapp- und Kontaktstellen, die die Funktionsweise des Grabenkondensators aber nicht beeinträchtigen.
Im Folgenden werden die weiteren Verfahrensschritte zur Herstellung eines Speicherkondensators und eines daran angeschlossenen Auswahltransistors für eine konventionelle Speicherzellenkonstruktion erläutert. Diese Verfahrensschritte und die Speicherzellenkonstruktion sind allgemein bekannt und werden lediglich der Vollständigkeit halber aufgeführt. Es ist offfensichtlich, daß der erfindungsgemäße Grabenkondensator auch mit beliebig anderen Zellkonzepten realisiert werden kann.
Wie in 13 dargestellt ist, wird in einem nächsten Schritt die Poly-Silizium-Füllung 8 bis etwa 0,9 μm unterhalb der Oberfläche der Epitaxie-Schicht 16 zurückgeätzt. Anschließend wird zur Definition der Tiefe des Isolationskragens die dielektrische Schicht durch bekannte Verfahren an den freiliegenden Seitenwänden der Gräben weggeätzt. Anschließend wird eine SiO₂-Schicht in einer Schichtdicke von 25 nm konform abgeschieden. Die abgeschiedene SiO₂-Schicht 17 wird darauf folgend anisotrop geätzt, wodurch der SiO₂-Isolationskragen im oberen Teil der Gräben hergestellt wird. Aufgabe des Isolationskragens 17 ist die Unterdrückung eines parasitären Transistors, der sich sonst an dieser Stelle ausbilden würde.
Anschließend wird ein n⁺-Polysiliziumschicht abgeschieden, wodurch die Gräben der Speicherkondensatoren im Kragenbereich aufgefüllt werden. Zur Vorbereitung der nachfolgend herzustellenden Buried-Kontakte wird das Polysilizium bis etwa 120 nm unter die Oberfläche der Epitaxie-Schicht 11 zurückgeätzt. Es ergibt sich der in 13 dargestellte Aufbau.
Zum Freilegen der Buried-Kontaktflächen wird der SiO₂-Kragenbereich 17 im oberen Bereich weggeätzt.
Zur Vervollständigung der Buried-Kontakte wird nach Nitridierung der offenen Siliziumoberflächen nachfolgend wiederum eine n⁺-Polysiliziumschicht abgeschieden und durch chemisch-mechanisches Polieren bis auf die Oberfläche der Si₃N₄-Schicht 4 planarisiert. Die abgeschiedene Polysiliziumschicht wird bis ca. 40 nm unter die Oberfläche 16 der Epitaxie-Schicht 11 zurückgeätzt (Recess-3-Ätzung).
Zur Definition aktiver Gebiete werden nachfolgend Isolationsstrukturen 18 erzeugt, die die aktiven Gebiete seitlich begrenzen. Dazu wird eine fotolithografisch erzeugte Maske (nicht dargestellt) gebildet, die die aktiven Gebiete be deckt. Es folgt ein nicht-selektiver Ätzschritt mit CHF₃/N₂/NF₃, bei dem Si₃N₄, SiO₂ und Polysilizium geätzt werden. Die Ätztiefe entspricht dabei der Tiefe der Grabenisolation. Anschließend wird die Fotoresistmaske entfernt. Darauf folgend wird eine dünne thermische SiO₂-Schicht auf Silizium durch Oxidation erzeugt.
Es folgt eine HDP-Abscheidung (High Density Plasma-Verfahren) von SiO₂ in einer Dicke von 250 nm. Durch chemisch-mechanisches Polieren bis auf die Oberfläche der Si₃N₄-Schicht 4, einem Ätzschritt in H₃PO₄, der Si₃N₄ angreift und einen Ätzschritt mit DHF, der SiO₂ angreift, wird die Isolationsstruktur 18 fertig gestellt und die Schichten der Hartmaske, die Si₃N₄-Schicht 4 und die SiO₂-Schicht 3 entfernt.
Durch eine Sacrificial Oxidation wird nachfolgend ein Streuoxid gebildet. Es werden fotolithografisch erzeugte Masken und Implantationen eingesetzt zur Bildung von n-dotierten Wannen, p-dotierten Wannen und zur Durchführung von Einsatzspannungsimplantationen im Bereich der Peripherie und der Auswahltransistoren des Zellenfelds. Ferner wird eine hochenergetische Ionenimplantation zur Ausbildung eines n⁺-dotierten Gebietes 15, das benachbarte untere Kondensatorelektroden 6 miteinander verbindet, durchgeführt (so genannte "Buried-Well-Implant").
Nachfolgend wird durch allgemein bekannte Verfahrensschritte der Transistor fertig gestellt, indem jeweils das Gateoxid sowie die Gate-Elektroden 21, entsprechende Leiterbahnen sowie die Source-/Drain-Elektroden 22 definiert werden. Danach wird die Speicherzellenanordnung in bekannter Weise durch die Bildung weiterer Metallisierungsebenen fertig gestellt.
14 zeigt eine schematische Darstellung der sich ergebenden Speicherzelle. In den Gräben 5 sind jeweils die Grabenkondensatoren 28 mit unterer Kondensatorelektrode 6a, Spei cheridelektrikum 7, und oberer Kondensatorelektrode 8, die als eine Polysiliziumfüllung ausgeführt ist, angeordnet. Die obere Kondensatorelektrode 8 ist über das Polysiliziumgebiet 20 und den dotierten Bereich 19 mit der ersten Source-/Drain-Elektrode des Auswahltransistors 29 verbunden. Die Leitfähigkeit des sich zwischen erster und zweiter Source-/Drain-Elektrode 22a, 22b ausbildenden leitfähigen Kanals wird über die Gate-Elektrode 21 gesteuert.
15 zeigt beispielhaft ein Layout für eine 8-F²-Zellarchitektur der beschriebenen Speicherzellen. Die Speicherzellenanordnung weist je Speicherzelle einen in einem der Gräben 5 angeordneten Speicherkondensator und einen planaren Auswahltransistor auf. Pro Speicherzelle ist ein Platzbedarf von 8 F² erforderlich, wobei F die kleinste herstellbare Strukturgröße in der jeweiligen Technologie ist. Die Bitleitungen BL verlaufen streifenförmig und in Draufsicht parallel zueinander, wobei die Breite der Bitleitung BL jeweils F und ihr gegenseitiger Abstand ebenfalls F beträgt. In Draufsicht senkrecht dazu verlaufen die Wortleitungen WL, die ebenfalls eine Breite von F und einen gegenseitigen Abstand von F aufweisen. Unterhalb der Wortleitungen WL und Bitleitungen BL sind aktive Gebiete A angeordnet, wobei oberhalb jedes aktiven Gebietes zwei Wortleitungen WL kreuzen. Die aktiven Gebiete A sind unterhalb benachbarter Bitleitungen BL jeweils versetzt gegeneinander angeordnet. In der Mitte der aktiven Gebiete A ist ein Bitleitungskontakt BLK angeordnet, der eine elektrische Verbindung zwischen der jeweiligen Bitleitung BL und dem aktiven Gebiet A ermöglicht. Die Gräben 5 sind jeweils unterhalb der Wortleitungen WL angeordnet. Innerhalb der aktiven Gebiete ist am Kreuzungspunkt zwischen einer der Bitleitungen BL und einer der Wortleitungen WL jeweils die Gate-Elektrode 21 des zugehörigen Auswahltransistors ausgebildet.
Die aktiven Gebiete A erstrecken sich jeweils zwischen zwei Gräben 5. Sie umfassen zwei Auswahltransistoren, die über einen gemeinsamen Bitleitungskontakt BLK mit der zugehörigen Bitleitung BL verbunden sind. Je nachdem, welche der Wortleitungen WL angesteuert wird, wird die Information aus dem Speicherkondensator, der sich in dem einen oder anderen der Gräben 5 befindet, ausgelesen.
Gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung wird ein Grabenkondensator mit einer Gesamttiefe von 22,4 μm hergestellt. Dazu wird das vorstehend beschriebene Verfahren zum epitaktischen Wachsen einer Siliziumschicht nach Definition der untersten Kondensatorgräben 5 viermal insgesamt ausgefüllt. Es ist jedoch offensichtlich, dass das Epitaxieverfahren je nach Anforderung so oft wie notwendig durchgeführt werden kann.
Bei dem beschriebenen zweiten Ausführungsbeispiel werden zunächst die unteren vier Grabenabschnitte hergestellt, anschließend wird die untere Kondensatorelektrode 26 hergestellt, die dielektrische Schicht 7 wird gebildet, und die obere Kondensatarelektrode 8 wird hergestellt. Nach Herstellung der Versiegelungsschicht wird anschließend die vierte Epitaxieschicht 25 aufgebracht. Der in der vierten Epitaxie-Schicht 25 gebildete Teilgraben 5 weist einen kleineren Querschnitt als die darunter liegenden Grabenbereiche auf. Das ist dahingehend vorteilhaft, da dadurch bei gleich bleibender Kondensatorkapazität die Fläche der Kondensatoren drastisch eingeschränkt werden kann. Es ist jedoch offensichtlich, dass die hier beschriebenen Maßnahmen auch bei der ersten Ausführungsform angewendet werden können.
Die in 16 gezeigten Kondensatorgräben 5 werden in derselben Weise wie die in 1 gezeigten hergestellt, wobei in jedem Graben eine Grabenwand 31 freigelegt wird. Sie weisen allerdings eine Tiefe von 5,2 μm, eine Weite von 200 × 200 nm sowie einen Abstand von 60 nm auf.
Nach einer Reinigung der Gräben 5 wird eine Abdeckschicht 27 auf der Grabenwand insbesondere durch thermische Oxidation in einer Dicke von beispielsweise 12 nm gebildet. Diese Abdeckschicht 27 dient als Schutz bei dem nachfolgenden selektiven Epitaxieverfahren, um zu verhindern, dass das Silizium epitaktisch auf den Innenwänden der Kondensatorgräben 5 aufwächst. Weiterhin dient die Abdeckschicht 27 bei dem nachfolgend durchzuführenden Verfahren zum Ätzen der Kondensatorgräben in der oberen Epitaxieschicht 11 als Ätzstopp.
Es ergibt sich der in 17A gezeigte Aufbau.
Nach Aufbringen der Abdeckschicht 27 werden die Hartmaskenschichten, die wie beim ersten Ausführungsbeispiel die SiO₂-Schicht 3 und die Si₃N₄-Schicht 4 umfassen, entfernt, und das selektive Epitaxieverfahren zum Aufwachsen von einkristallinem Silizium wird wie beim ersten Ausführungsbeispiel durchgeführt. Insbesondere wird ein CVD-Verfahren bei 900°C unter Verwendung von Dichlorsilan bei einer Flussrate von 180 sccm und HCL bei einer Flussrate von 60 sccm durchgeführt, wodurch eine 4,3 μm dicke Siliziumschicht 11 abgeschieden wird.
Diese Epitaxieschicht 11 überwächst die offenen Gräben 5 lateral, wobei diese als Hohlräume vollständig erhalten bleiben. Genauer gesagt, wird eine einkristalline Schicht auch über den nicht aufgefüllten Gräben gebildet.
Es ergibt sich der in 18 gezeigte Aufbau.
Darauf folgend wird die epitaktisch aufgewachsene Schicht 11 analog zu den vorstehend beschriebenen Verfahren strukturiert. Insbesondere werden wieder als Hartmaskenschichten die SiO₂-Schicht 3, die Si₃N₄-Schicht 4 sowie die BPSG-Schicht 12 aufgebracht, eine Fotoresist-Schicht 13 wird aufgebracht und unter Verwendung einer Grabenmaske nach geeigneter Justierung belichtet. Nach Strukturierung der Hartmaske ergibt sich der in 19 gezeigte Aufbau.
Durch ein selektives RIE-Ätzverfahren werden die Gräben in der Epitaxie-Schicht 11 geätzt, wobei die Ätzung auf der Abdeckschicht 27 der darunter liegenden Kondensatorgräben stoppt. Dies ist in 20 veranschaulicht.
Nach Entfernung der Abdeckschicht 27, beispielsweise durch Ätzen mit DHF (verdünnter Flussäure) ergibt sich der in 21 gezeigte Aufbau.
Anschließend wird eine neue Abdeckschicht 27 auf der gesamten, bisher gebildeten Grabenwand 31 gebildet. Nach Entfernung der verbliebenen Hartmaskenschichten 3, 4 wird erneut ein CVD-Verfahren durchgeführt, wodurch eine weitere selektive Epitaxieschicht 23 in einer Dicke von 4,3 μm auf der Epitaxie-Schicht 11 gebildet wird.
Auch die zweite Epitaxie-Schicht 23 wird wie vorstehend beschrieben strukturiert, wobei der Grabendurchmesser in der Epitaxieschicht 11, der Epitaxieschicht 23 und dem Silizium-Substrat 2 jeweils identisch ist. Nach Strukturieren der Hartmaske für die Kondensatorgräben 5 ergibt sich der in 22 gezeigte Aufbau.
Sodann werden die Teilgräben wie vorstehend beschrieben in der zweiten Epitaxieschicht 23 geätzt.
Die Abdeckschicht 27 wird entfernt und erneut im gesamten, bisher gebildeten Graben abgeschieden. Die Hartmaskenschichten werden entfernt und es wird ein neues selektives Epitaxieverfahren durchgeführt, wodurch die dritte Epitaxie-Schicht 24 gebildet wird. Es ergibt sich der in 23 gezeigte Aufbau.
Wiederum wird eine Hartmaske aus einer SiO₂-Schicht 3, einer Si₃N₄-Schicht 4 und einer BPSG-Schicht 12 aufgebracht, eine Fotoresist-Schicht 13 wird durch bekannte Verfahren aufge bracht und unter Verwendung einer Grabenmaske, die der entspricht, die auch bei den bisherigen Lithografieschritten verwendet wurde, belichtet. Wie bei den vorhergehenden Schritten wird die Hartmaske fotolithografisch strukturiert. Sodann werden die Teilgräben wie vorstehend beschrieben in der dritten Epitaxieschicht 24 geätzt.
Nachfolgend werden die untere Kondensatorelektrode 6, das Speicherdielektrikum 7 sowie die obere Kondensatorelektrode 8 definiert. Die untere Kondensatorelektrode ist in diesem Fall wieder aus einem n⁺-dotierten Gebiet 6 gebildet. Beispielsweise kann dies wie beim ersten Ausführungsbeispiel durch Abscheiden einer Arsen-dotierten Silikatglasschicht in einer Schichtdicke von 50 nm und einer TEOS-SiO₂-Schicht in einer Dicke von 20 nm und einem anschließenden Temperschritt bei 1000°C, 120 Sekunden durch Ausdiffusion aus der Arsen-dotierten Silikatglasschicht in das Halbleitersubstrat 2 sowie die darauf aufgebrachten Epitaxieschichten 11, 23, 24 erfolgen. Alternativ kann auch eine Gasphasendotierung durchgeführt werden, z.B. mit folgenden Parametern: 900°C, 3 Torr Tributylarsin (TBA) [33 %], 12 Minuten.
Anschließend wird als dielektrische Schicht 7 eine 4,7 nm dicke Si₃N₄-Schicht sowie eine 1,5 nm dicke SiO₂-Schicht abgeschieden. Nachfolgend werden 300 nm in-situ dotieres Polysilizium abgeschieden.
Analog zum ersten Ausführungsbeispiel wird die abgeschiedene Polysiliziumschicht 8 durch chemisch-mechanisches Polieren planarisiert und bis etwa 10 nm unterhalb der Oberfläche der dritten Epitaxieschicht 24 geätzt. Eine Versiegelungsschicht 9 aus Siliziumdioxid wird durch thermische Oxidation oder ein HDP-Verfahren in einer Schichtdicke von 12 nm bzw. 15 nm analog zum ersten Ausführungsbeispiel gebildet.
Da die in der vierten Epitaxie-Schicht 25, die nachfolgend gebildet werden wird, zu ätzenden Gräben eine geringere Weite aufweisen als die bisherigen Gräben, hat die Versiegelungsschicht 9 hier auch die Aufgabe, die durchgängige Isolierung der beiden Kondensatorelektroden 6, 8 sicherzustellen.
24 zeigt den sich ergebenden Aufbau. Wie in 24 gezeigt ist, wird darauf folgend ein erneutes selektives Epitaxieverfahren durchgeführt, wodurch wiederum eine Epitaxieschicht 25 in einer Schichtdicke von 4,3 μm abgeschieden wird. Analog zu dem ersten Ausführungsbeispiel wird diese Epitaxieschicht 25 strukturiert, indem zunächst die SiO₂-Schicht 3, die Si₃N₄-Schicht 4 und die BPSG-Schicht 12 als Hartmaskenschichten aufgebracht werden, sodann wird die Fotoresist-Schicht 13 aufgebracht und unter Verwendung einer Grabenmaske belichtet. Die Grabenmaske, die bei diesem letzten Strukturierungsschritt verwendet wird, weist vorzugsweise kleinere Öffnungen als die bisher verwendete Maske auf. Dadurch kann der Platzbedarf der Speicherzellen verringert werden und doch eine hohe Kapazität der Speicherkondensatoren und ein hoher Leitwert der oberen Elektroden 8 erzielt werden. Dies ist in 24 gezeigt.
Analog zu den in den 8 bis 12 beschriebenen Verfahrensschritten werden die Kondensatorgräben in der vierten Epitaxie-Schicht 25 geätzt. Dies ist in 25 veranschaulicht.
Die freiliegenden Teile der Versiegelungsschicht 9, das heißt die Teile, die durch das Ätzen der Teilgräben 30 mit kleinerem Durchmesser freigelegt werden, werden entfernt. Anschließend wird analog zu den vorstehend beschriebenen Verfahren im oberen Grabenbereich die untere Kondensatorelektrode gebildet, wobei wieder darauf zu achten ist, daß – wie allgemein üblich – der oberste Grabenbereich, in dem später der Isolationskragen gebildet wird, geeignet vor Dotierstoff-Diffusion zu schützen ist.
Anschließend wird nach bekannten Verfahren die dielektrische Schicht 7 gebildet, und eine Spacer-Schicht 14 aus beispiels weise α-Si wird im oberen Grabenbereich gebildet. Nach Entfernen der Spacer-Schicht 14 wird der gesamte obere Grabenbereich mit einer weiteren in situ n⁺-dotierten Polysiliziumschicht 8 in einer Dicke von 300 nm verfüllt, so dass sich der in 26 gezeigte Aufbau ergibt.
Analog zu dem in dem ersten Ausführungsbeispiel beschriebenen Verfahrensablauf werden nun der Grabenkondensator fertig gestellt und die weiteren Komponenten der Speicherzelle bereitgestellt. Die fertige Speicherzelle ist in 27 gezeigt.
Wie in 27 zu sehen ist, weist der erfindungsgemäße Grabenkondensator in seinem unteren Grabenbereich, der durch das Halbleitersubstrat 2, die Epitaxie-Schicht 11, die zweite Epitaxie-Schicht 23, die dritte Epitaxie-Schicht 24 definiert ist, einen größeren Grabenquerschnitt auf als im oberen Grabenbereich, der durch die vierte Epitaxie-Schicht 25 verläuft. Dadurch, dass die untere Kondensatorelektrode, die dielektrische Schicht und die obere Kondensatorelektrode 8 in diesem unteren Grabenbereich ausgebildet werden konnten, bevor die vierte Epitaxie-Schicht 25 gebildet wurde, ist es möglich, alle Schichten lunkerfrei aufzufüllen, wodurch insbesondere der Leitwert der oberen Kondensatorelektrode 8 erhöht werden kann. Der Anschluß der im unteren Grabenteil gebildeten dielektrischen Schicht 7 an die im oberen Grabenteil gebildete dielektrische Schicht 7 erfolgt über den horizontalen Abschnitt der Versiegelungsschicht 9, der nach dem Ätzen des letzten Teilgrabens nicht entfernt wurde.
Als eine weitere Variante des zweiten Ausführungsbeispiels ist es selbstverständlich auch möglich, die Kondensatorgräben in der vierten Epitaxie-Schicht 25 mit demselben Querschnitt wie bei den darunter liegenden Gräben zu ätzen. In diesem Fall können die untere Kondensatorelektrode 6, die dielektrische Schicht 7 und die obere Kondensatorelektrode 8 nach dem Aufbringen und Strukturieren der vierten Epitaxie-Schicht 25 gebildet werden. In diesem Fall können vorteilhafterweise die Kondensatorelektroden sowie das dielektrische Material Materialien umfassen, die der hohen Temperaturbelastung während des Epitaxie-Verfahrens nicht standhalten würden.
Insbesondere können beispielsweise als untere Kondensatorelektrode eine Silizidschicht mit einer darunter liegenden Dotierschicht verwendet werden. Als Silizidschicht kommt insbesondere eine Metallsilizidschicht, beispielsweise eine Refraktär-Metallsilizidschicht in Frage, wobei diese über eine darunter liegende Dotierschicht an das Substrat angeschlossen wird. Die darunter liegende Dotierschicht wird analog zu dem bisherigen Verfahren gebildet.
Weiterhin kann ein Stapel aus einer Metall- und einer Barriereschicht verwendet werden. Dabei ist die Barriereschicht, die eine Isolatorschicht, insbesondere SiO₂, umfasst, direkt auf der Grabenwand aufgebracht und in ihrem unteren Bereich geöffnet, um einen elektrischen Kontakt zu der darauf liegenden Metall-Schicht zu ermöglichen. Die Metallschicht umfasst TiN, W, CO, Ta, Mo oder weitere Refraktärmetalle oder Refraktärmetallverbindungen. Als Speicherdielektrikum können insbesondere auch so genannte High-k-Materialien verwendet werden, und als obere Kondensatorelektrode kann insbesondere Polysilizium oder aber auch Metall oder Metallsilizid verwendet werden.
Die Verwendung der genannten Materialien bzw. Materialkombinationen für die obere Kondensatorelektrode 8, die dielektrische Schicht 7 und die untere Kondensatorelektrode 6 sind dahingehend vorteilhaft, dass dadurch die Kapazität des Kondensators weiter erhöht werden kann.
Als eine weitere Verfahrensvariante des zweiten Ausführungsbeispiels kann nach dem Ätzen des Grabens 5 in dem Silizum-Substrat dieser auch mit einer geeigneten Opferschicht 26, beispielsweise aus SiO₂, gefüllt werden. Dies ist in 17B gezeigt. Dadurch, daß nach jedem Schritt zum Ätzen eines Teilgrabens 30 der jeweils entstehende Teilgraben mit der Opferschicht 26 aufgefüllt werden kann, ergibt sich eine weitere Vereinfachung des Herstellungsverfahrens.

1: Oberfläche
2: Halbleiter-Substrat
3: SiO₂-Schicht
4: Si₃N₄-Schicht
5: Graben
6: n⁺-dotiertes Gebiet
6a: untere Kondensatorelektrode
7: dielektrische Schicht
8: obere Kondensatorelektrode
9: Versiegelungsschicht
10: Epitaxie-Hohlraum
11: selektive Epitaxie-Schicht
12: BPSG-Schicht
13: Fotoresist-Schicht
14: Spacer
15: n⁺-dotiertes Gebiet
16: Oberfläche der Epi-Schicht
17: Isolationskragen
18: Isolationsstruktur
19: n⁺-dotiertes Gebiet
20: Polysiliziumfüllung
21: Gateelektrode
22A, 22B: erster und zweiter Source-/Drain-Bereich
23: zweite Epitaxie-Schicht
24: dritte Epitaxie-Schicht
25: vierte Epitaxie-Schicht
26: Opferschicht
27: Abdeckschicht
28: Grabenkondensator
29: Auswahltransistor
30: Teilgraben
31: Grabenwand

Claims

Verfahren zur Herstellung eines Trenchgrabens, mit den Schritten: a) Bereitstellen eines Halbleiter-Substrats (2) aus einem Halbleiter-Material; b) Ätzen eines Grabens in eine Oberfläche (1) des Halbleiter-Substrats (2), wobei eine Grabenwand (31) erzeugt wird; c) Bereitstellen von mindestens einer Schicht (9, 26, 27) auf der Grabenwand (31), wobei dieser Schritt derart ausgeführt wird, dass die oberste auf der Grabenwand bereitgestellte Schicht (9) aus einem Versiegelungsmaterial aufgebaut ist; d) Durchführen eines selektiven Epitaxie-Verfahrens in der Weise, dass auf der Oberfläche (1) des Halbleiter-Substrats (2) eine einkristalline Halbleiterschicht (11, 23, 24, 25) gebildet wird und unmittelbar auf dem Versiegelungsmaterial (9) kein Halbleitermaterial aufwächst; e) Ätzen eines Teilgrabens (30) in eine Oberfläche (16) der epitaktisch aufgewachsenen Halbleiterschicht (11, 23, 24, 25), wobei dieser Schritt so ausgeführt wird, dass zumindest ein Teil der Schicht (9) aus dem Versiegelungsmaterial freigelegt wird; und f) Entfernen des freigelegten Teils der Schicht (9) aus dem Versiegelungsmaterial.
Verfahren nach Anspruch 1, gekennzeichnet durch das ein- oder mehrmalige Wiederholen der Schritte c) bis f), bis eine erwünschte Tiefe des sich ergebenden Grabens (5) erreicht ist, wobei in Schritt d) die einkristalline Halbleiterschicht (23, 24, 25) auf der Oberfläche (16) der zuvor epitaktisch aufgewachsenen Halbleiter-Schicht (11, 23, 24) epitaktisch gebildet wird.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Dicke der epitaktisch aufgewachsenen Schicht (11, 23, 24, 25) kleiner als die Tiefe des in dem Halbleiter-Substrat (2) geätzten Grabens (5) ist.
Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Halbleiter-Substrat (2) einkristallines Silizium umfasst.
Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die epitaktisch aufgewachsene Schicht (11, 23, 24, 25) jeweils einkristallines Silizium umfasst.
Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Graben (5) sowie alle Teilgräben (30) den gleichen Durchmesser aufweisen.
Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass mindestens einer der Teilgräben (30) einen Durchmesser aufweist, der von dem Durchmesser der übrigen Teilgräben (30) oder des Grabens (5) verschieden ist.
Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass der Durchmesser eines oberen Teilgrabens (30) kleiner als der Durchmesser eines darunter liegenden Grabens (5) oder Teilgrabens (30) ist.
Verfahren zur Herstellung eines Grabenkondensators, mit den Schritten des Verfahrens nach einem der Ansprüche 1 bis 8, sowie den Schritten zum Bereitstellen einer unteren Kondensatorelektrode (6), die an eine Wand des Grabens (5) angrenzt, eines Speicherdielektrikums (7) sowie einer oberen Kondensatorelektrode (8), die jeweils mindestens teilweise in dem Graben (5) angeordnet sind.
Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass der Schritt c) zum Bereitstellen von mindestens einer Schicht auf der Grabenwand (31) das Bereitstellen von zumindest der unteren Kondensatorelektrode (6a) umfasst.
Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass der Schritt c) zum Bereitstellen von mindestens einer Schicht auf der Grabenwand (31) zusätzlich das Bereitstellen der dielektrischen Schicht (7) umfasst.
Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass der Schritt c) zum Bereitstellen von mindestens einer Schicht auf der Grabenwand (31) umfasst, dass weiterhin der Graben (5) mit einem Füllmaterial (8) aufgefüllt wird und die Oberfläche des aufgefüllten Grabens mit einer Schicht (9) aus einem Versiegelungsmaterial abgedeckt wird.
Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass das Füllmaterial ein Material ist, das geeignet ist, eine obere Kondensatorelektrode (8) zu bilden.
Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der Schritt c) zum Bereitstellen von mindestens einer Schicht auf der Grabenwand das Bereitstellen einer Opferschicht (26, 27) umfasst.
Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die Opferschicht (26, 27) in der Weise dotiert ist, dass sie geeignet ist, in einem nachgeschalteten Wärmebehandlungsschritt eine Dotierung des angrenzenden Halbleiter-Materials zu bewirken.
Verfahren nach Anspruch 14 oder 15, dadurch gekennzeichnet, dass die Opferschicht (26, 27) Siliziumdioxid umfasst.
Verfahren nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, dass das Verfahren zur Herstellung der unteren Kondensatorelektrode (6), der dielektrischen Schicht (7) sowie der oberen Kondensatorelektrode (8) nach dem Schritt e) zum Ätzen eines Teilgrabens (30) in die Epitaxie-Schicht (11, 23, 24, 25) durchgeführt wird.
Verfahren zur Herstellung einer Speicherzelle mit einem Speicherkondensator (28), der als Grabenkondensator ausgeführt ist, und einem Auswahltransistor (29) mit den Schritten: Durchführen des Verfahrens nach einem der Ansprüche 9 bis 17, wobei ein Grabenkondensator gebildet wird; und Bilden des Auswahltransistors (29) mit erster Source-/Drain-Elektrode (22A), zweiter Source-/Drain-Elektrode (22B), leitendem Kanal und Gate-Elektrode (21), wobei die obere Kondensatorelektrode (8) mit der ersten Source-/Drain-Elektrode (22A) des Auswahltransistors (29) elektrisch leitend verbunden wird.
Trenchgraben (5), der in einem Halbleiter-Substrat (2) gebildet ist, wobei der Trenchgraben eine Tiefe und einen kleinsten Durchmesser hat und das Verhältnis von Tiefe zu kleinstem Durchmesser größer als 70 ist.
Trenchgraben nach Anspruch 19, dadurch gekennzeichnet, dass das Verhältnis von Tiefe zu kleinstem Durchmesser größer 80 ist.
Trenchgraben (5) nach Anspruch 20, dadurch gekennzeichnet, dass das Verhältnis von Tiefe zu kleinstem Durchmesser größer oder gleich 85 ist.
Grabenkondensator (28), umfassend: eine untere Kondensatorelektrode (6), ein Kondensatordielektrikum (7) und eine obere Kondensatorelektrode (8), die jeweils mindestens teilweise in einem Trenchgraben (5) nach einem der Ansprüche 19 bis 21 angeordnet sind, wobei die untere Kondensatorelektrode (6, 26) an eine Wand des Trenchgrabens (5) angrenzt.
Speicherzelle mit einem Kondensator, der als Grabenkondensator nach Anspruch 22 ausgeführt ist, und einem Auswahltransistor, mit einem ersten und zweiten Source-/Drainbereich (22A, 22B), einem dazwischen angeordneten leitfähigen Kanal und einer Gate-Elektrode (21), wobei der erste Source-/Drain-Bereich (22A) mit der oberen Kondensatorelektrode (8) verbunden ist.