DE10164884B4 - Dynamische Speichervorrichtung mit einer Self-Aligned-Kontaktstruktur, die Dual-Abstandshalter verwendet, und Herstellungsverfahren dafür - Google Patents

Dynamische Speichervorrichtung mit einer Self-Aligned-Kontaktstruktur, die Dual-Abstandshalter verwendet, und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE10164884B4
DE10164884B4 DE10164884A DE10164884A DE10164884B4 DE 10164884 B4 DE10164884 B4 DE 10164884B4 DE 10164884 A DE10164884 A DE 10164884A DE 10164884 A DE10164884 A DE 10164884A DE 10164884 B4 DE10164884 B4 DE 10164884B4
Authority
DE
Germany
Prior art keywords
bit line
spacers
silicon nitride
layer
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10164884A
Other languages
English (en)
Other versions
DE10164884T1 (de
Inventor
Tae-Hyuk Ahn
Myeong-Cheol Kim
Sang-Sup Jeong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020000048819A external-priority patent/KR100363710B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to DE10141301A priority Critical patent/DE10141301B4/de
Priority claimed from DE10141301A external-priority patent/DE10141301B4/de
Application granted granted Critical
Publication of DE10164884B4 publication Critical patent/DE10164884B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Abstract

Dynamische Speichervorrichtung mit wahlfreiem Zugriff umfassend:
eine erste Isolationszwischenschicht (206), die auf einem Halblleitersubstrat ausgebildet ist, in welchem Transsitoren bestehend aus einem Gate (203), einem Kondensator-Kontaktbereich (205a) und einem Bitleitungs-Kontaktbereich (205b) ausgebildet sind, wobei die erste Isolationszwischenschicht (206) eine Bitleitungs-Kontaktöffnung (207) aufweist, die den Bitleitungs-Kontaktbereich (205b) freilegt;
zwei auf der ersten Isolationszwischenschicht (206) ausgebildete beabstandete Bitleitungsstrukturen (211), wobei der Kondensator-Kontaktbereich (205a) unterhalb der Bitleitungsstrukturen (211) angeordnet ist und zwischen den Bitleitungsstrukturen (211) ausgerichtet ist,, und wobei die Bitleitungsstrukturen (211) eine Bitleitung (208), die mit dem Bitleitungs-Kontaktbereich (205b) über die Bitleitungs-Kontaktöffnung (207) in Kontakt steht, und eine auf der Bitleitung (208) aufgebrachte Siliziumsnitridmaskierungsschicht (210) enthalten;
Siliziumoxidabstandshalter (212), die auf den Seiten der Bitleitungsstrukturen (211) ausgebildet sind, wobei eine obere Oberfläche (212a) der Siliziumoxidabstandshalter (212) mit einer Höhe ausgebildet ist, die niedriger als die einer Bodenoberfläche einer Siliziumnitridmaskierungsschicht (210) ist, wodurch obere Seitenabschnitte der Bitleitungsstrukturen (211) teilweise freigelegt sind;...

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine dynamische Speicher vorrichtung und ein Herstellungsverfahren dafür, und insbesondere mit einer Self-Aligned-Kontaktstruktur, die Dual-Abstandshalter aus unterschiedlichen Materialien verwendet.
  • Da die Elemente eine Halbleitervorrichtung immer dichter integriert werden, werden charakteristische Größen der Muster, die auf einem Chip ausgebildet werden, wie etwa die Breite einer Leitungsschicht und der Raum zwischen den Leitungsschichten immer kleiner und kleiner. Ein besonders wichtiges Verfahren bei jedem Halbleiterherstellungsverfahren ist die Ausbildung von Kontakten, die die isolierten Bereiche verbinden, die auf einem Halbleitersubstrat mit einer Leitungsschicht ausgebildet sind. Eine Schlüsselüberlegung bei der Ausbildung dieser Kontakte ist das Sicherstellen von ausreichenden Ausrichtungs- und Isolationsgrenzen bzw. -spielräumen, welche zu vergrößerten Kontaktbereichen geführt haben. Dementsprechend ist bei Speichervorrichtungen, wie beispielsweise dynamischen Speicher mit wahlfreiem Zugriff (DRAM), die Kontaktfläche eine wichtiger Faktor, der die Größe einer Speicherzelle bestimmt.
  • Bei hochintegrierten Halbleitervorrichtungen, die eine Technologie mit einer charakteristische Größe von nicht mehr als 0,25 Mikron verwenden, wird es schwierig, kleine Kontaktöffnungen mit herkömmlichen Herstellungsverfahren auszubilden. Insbesondere bei Speichervorrichtungen, die eine Vielzahl von Leitungsschichten verwenden, ist die Höhe zwischen den Leitungsschichten aufgrund einer dazwischenliegenden Isolationszwischenschicht vergrößert, so daß die Ausbildung eines Kontaktes zwischen den Leitungsschichten sehr schwierig wird. Dementsprechend ist für die Fälle, bei denen eine Steuerung der Design Rule (d.h. der Designparameter) beschränkt ist und komplexe Muster bzw. Masken wie beispielsweise Speicherzellen, wiederholt werden, ein Verfahren entwickelt worden, bei dem eine Kontaktöffnung durch eine Self-Aligned-Technik ausgebildet wird, um die Zellenfläche zu verringern.
  • Bei herkömmlichen Self-Aligned-Kontaktverfahren wird der Kontakt unter Verwendung des Stufenunterschieds einer peripheren Struktur ausgebildet. Kontakte mit verschiedenen Größen können ohne die Verwendung einer Maske erzielt werden, anhängig von der peripheren Strukturhöhe, der Dicke des Isolationsmaterials an der Stelle, an der die Kontaktöffnung ausgebildet werden soll, und dem Ätzverfahren. Bei diesem weit verbreiteten Self-Aligned-Kontaktverfahren wird eine Kontaktöffnung durch ein Ausnutzen der Ätzselektivität der Oxid- und Nitridschichten, während der Verwendung eines anisotropes Ätzverfahrens ausgebildet.
  • 1 zeigt eine Querschnittsansicht einer Halbleitervorrichtung mit einer Self-Aligned-Kontaktstruktur (im Folgenden wird „self-aligned" mit „selbst ausgerichtet" bezeichnet), die gemäß einem herkömmlichen Verfahren ausgebildet worden ist. Gemäß 1 enthalten linienartige Leitungsstrukturen 19, die auf einem Halbleitersubstrat 10 ausgebildet sind, eine erste Leitungsschicht 16 und eine Siliziumnitridschicht 18, die auf der ersten Leitungsschicht 16 „gestapelt" bzw. aufgebracht ist. Nach Ausbilden von Siliziumnitridabstandshaltern 20 an den Seiten der Leitungsstrukturen 19 wird eine Isolationsschicht 22, die aus Siliziumoxid besteht, über den Leitungsstrukturen 19 und dem Substrat 10 ausgebildet. Anschließend wird ein anisotropes Ätzverfahren, das die selektiven Ätzraten der Siliziumoxid- und Siliziumnitridschicht ausnutzt, verwendet, um zum Ausbilden einer selbst ausgerichteten (self-aligned) Kontaktöffnung 23, die den Substratbereich zwischen den Leiterstrukturen 19 freilegt, die Siliziumoxidisolationsschicht 22 wegzuätzen.
  • Nach einem Auftragen einer zweiten Leitungsschicht 24, welche die selbst ausgerichtete Kontaktöffnung 23 auffüllt, wird die zweite Leitungsschicht 24 durch ein Rückätzverfahren oder ein chemisch-mechanisches Polieren (CMP) entfernt, bis die obere Oberfläche der Isolationsschicht 22 freigelegt ist. Im Ergebnis ist damit eine selbst ausgerichtete Kontaktstruktur in der selbst ausgerichteten Kontaktöffnung 23 ausgebildet.
  • Bei diesem herkömmlichen Verfahren wird die Siliziumoxidisolationsschicht 22 unter der Bedingung geätzt, daß das Siliziumoxid schneller als das Siliziumnitrid der auf der ersten Leitungsschicht 16 aufgebrachten Siliziumnitridschicht 18 geätzt wird, wodurch die selbst ausgerichtete Kontaktöffnung 23 ausgebildet wird. Da Siliziumnitrid ein nicht-leitendes Material ist, wird zwischen der ersten Leitungsschicht 16, die von der Siliziumnitridschicht 18 bedeckt wird, und der zweiten Leitungsschicht 24 innerhalb der selbst ausgerichteten Kontaktöffnung kein elektrischer Kurzschluß erzeugt. Da jedoch die Dielektrizitätskonstante von Siliziumnitrid 7,5 beträgt, wird die Kapazität zwischen der ersten Leitungsschicht 16 und der zweiten Leitungsschicht 24, verglichen mit einer allgemeinen bzw. herkömmlichen Kontaktstruktur, bei welcher die erste Leitungsschicht von der zweiten Leitungsschicht unter Verwendung einer Siliziumoxidschicht mit einer Dielektrizitätskonstanten von 3,9 elektrisch isoliert ist, um einen Faktor von 2 vergrößert.
  • Für den Fall einer DRAM-Vorrichtung, bei der eine Kondensator-Kontaktöffnung so ausgebildet ist, daß sie mit einer Bitleitung, die die oben beschriebene Self-Aligned-Kontaktstruktur verwendet, selbst ausgerichtet ist, wird eine Bitleitungskapazität (CBL) verglichen mit einer allgemeinen bzw. herkömmlichen Kontaktstruktur vergrößert, bei welcher die Bitleitung und der Kondensatorkontaktstopfen bzw. -stecker (d.h., die Speicherelektrode) voneinander durch die Siliziumoxidschicht isoliert sind, was zu einer verringerten Zellkapazität führt. Wenn beispielsweise eine selbst ausgerichtete Kondensator-Kontaktöffnung in einer DRAM-Vorrichtung mit einem Designparameter von 0,15 μm ausgebildet ist, wird eine Ladungskapazität zwischen der Bitleitung und der Speicherelektrode so erhöht, daß die Bitleitungskapazität (CBL) auf 30 fF erhöht wird.
  • 2 zeigt eine Querschnittsansicht einer Halbleitervorrichtung mit einer selbst ausgerichteten Kontaktstruktur gemäß einem anderen herkömmlichen Verfahren, welches Dual-Abstandshalter verwendet. Gemäß 2 enthalten Leitungsstrukturen 39 vom Zahlentyp, die auf einem Halbleitersubstrat 30 ausgebildet sind, eine erste Leitungsschicht 36, die von einer Siliziumnitridschicht 38 bedeckt ist. An den Seiten der Leitungsstrukturen 39 werden zwei Abstandshalter, die aus einem Siliziumoxidabstandshalter 40 und einem Siliziumnitridabstandshalter 42 bestehen, ausgebildet. Eine Isolationsschicht 44 wird über den Leitungsstrukturen 39 und dem Substrat 30 ausgebildet und zum Ausbilden einer selbst ausgerichteten Kontaktöffnung 45 maskiert, die einen Abschnitt des Substrat 30 zwischen den Leitungsstrukturen 39 freilegt. Die selbst ausgerichtete Kontaktöffnung 45 wird mit einer zweiten Leitungsschicht 46 aufgefüllt, um dadurch eine selbst ausgerichtete Kontaktstruktur auszubilden.
  • Gemäß diesem zweiten herkömmlichen Verfahren werden Abstandshalter 40, die aus Siliziumoxid mit einer niedrigeren Dielektrizitätskonstanten als Siliziumnitrid bestehen, auf beiden Seiten der Leitungsstrukturen 39 ausgebildet und anschließend werden weiter die Abstandshalter 42, die aus Siliziumnitrid bestehen, zum Verwirklichen des selbst ausgerichteten Kontaktes ausgebildet. Falls jedoch eine Fehlausrichtung während eines Lithographieverfahrens für den selbst ausgerichteten Kontakt auftritt, kann dies zu der unerwünschten Situation führen, daß das Ätzen in der Nähe der Ecken der Leitungsstrukturen 39 derart fortschreitet, daß der Siliziumabstandshalter 40 zusammen mit der Siliziumoxidisolationsschicht 44 schnell geätzt wird, und somit die Oberfläche der ersten Leitungsschicht 36 freigelegt wird. Folglich kann ein elektrischer Kurzschluß zwischen der ersten Leitungsschicht 36 und der zweiten Leitungsschicht 46 innerhalb der selbst ausgerichteten Kontaktöffnung 45 erzeugt werden.
  • Ein anderes herkömmliches Verfahren, bei dem eine selbst ausgerichtete Kontaktstruktur unter Verwendung von Dual-Abstandshaltern realisiert ist, die aus einem Siliziumoxidabstandshalter und einem Siliziumnitridabstandshalter bestehen, wird in dem US-Patent Nr. 5 899 722 offenbart. 3 zeigt eine Querschnittsansicht einer in diesem US-Patent offenbarten Halbleitervorrichtung.
  • Gemäß 3 enthalten linienartige Halbleiterstrukturen 59, die auf einem Halbleitersubstrat 50 ausgebildet sind, eine erste Leitungsschicht 56, die mit einer Siliziumnitridschicht 58 bedeckt ist. Ein Siliziumnitridabstandshalter 60 und ein Siliziumoxidabstandshalter 62 werden aufeinanderfolgend auf den Seiten der Leitungsstrukturen 59 ausgebildet. Eine Siliziumoxid-Isolationsschicht 64 wird über den Leitungsstrukturen 59 und dem Substrat 50 ausgebildet. Durch Benutzen eines anisotropen Ätzverfahrens unter Verwendung der selektiven Ätzraten der Siliziumoxid- und Siliziumnitridschichten wird die Isolationsschicht 64 zum Ausbilden einer selbst ausgerichteten Kontaktöffnung 65, die einen Abschnitt des Substrats 50 zwischen den Leitungsstrukturen 59 freilegt, weggeätzt.
  • Während diesen anisotropen Ätzverfahrens werden die Siliziumoxidabstandshalter 62 innerhalb der selbst ausgerichteten Kontaktöffnung 65 zusammen mit der Siliziumoxidisolationsschicht 64 weggeätzt. Anschließend wird die selbst ausgerichtete Kontaktöffnung 65 mit einer zweiten Leitungsschicht 66 aufgefüllt, um dadurch die selbst ausgerichtete Kontaktstruktur auszubilden.
  • Gemäß dem in US-Patent Nr. 5 899 722 offenbarten Verfahren wird, obwohl eine Fehlausrichtung während eines lithographischen Verfahrens zum Ausbilden des selbst ausgerichteten Kontaktes auftreten derart kann, daß das Ätzen in der Nähe der Ecken der Halbleiterstrukturen 59 fortschreitet, kein elektrischer Kurzschluß zwischen der ersten Leitungsschicht 56 und der zweiten Leitungsschicht 66 erzeugt, da die obere Oberfläche und die Seiten der ersten Leitungsschicht 56 mit der nichtleitenden Siliziumnitridschicht 58 und dem Siliziumnitridabstandshalter 60 bedeckt sind. Da jedoch die Siliziumoxidabstandshalter 62 innerhalb der selbst ausgerichteten Kontaktöffnung 65 während des Ätzverfahrens entfernt werden, bestehen lediglich die Siliziumnitridabstandshalter mit einer höheren Dielektrizitätskonstante als das Siliziumoxid zwischen der ersten Leitungsschicht 56 und der zweiten Leitungsschicht 66, welche ähnlich zu dem in 1 gezeigten herkömmlichen Verfahren ist. Dementsprechend ist die Ladungskapazität zwischen der ersten Leitungsschicht 56 und der zweiten Leitungsschicht 66 innerhalb der selbst ausgerichteten Kontaktöffnung 65 nicht erniedrigt und ist ähnlich der in Bezug auf 1 beschriebenen.
  • Die US-Patent Nr. 5 731 236, 5 766 992 und 5 817 562 offenbaren allgemeine Verfahren, bei welchen ein Siliziumnitridabstandshalter ausgebildet wird, nachdem ein Siliziumoxidabstandshalter an den Seiten der Leitungsstruktur ausgebildet worden ist. Da gemäß diesen Verfahren der Siliziumoxidabstandshalter durch ein thermisches Oxidationsverfahren ausgebildet worden ist, ist der Siliziumoxidabstandshalter sehr dünn (z.B. eine Dicke von weniger als ca. 10 nm), was nicht zu einer Verringerung einer Ladungskapazität führt. Wenn jedoch der Siliziumoxidabstandshalter relativ schnell während des Ätzverfahrens zu dem selbst ausgerichteten Kontakt geätzt wird, wird ein elektrischer Kurzschluß zwischen der Leitungsschicht und der leitenden Struktur innerhalb der selbst ausgerichteten Kontaktöffnung erzeugt. Ferner können diese Verfahren nicht bei Fällen angewendet werden, bei denen der Leiter aus einem Metall besteht, das leicht oxidiert werden kann.
  • US 6,096,594 offenbart ein Herstellungsverfahren und einen Aufbau einer DRAM-Vorrichtung. Im Rahmen dieses Verfahrens wird ein Substrat vorgesehen, auf welchem ein Transistor ausgebildet ist. Auf dem Substrat wird eine Bitleitung ausgebildet. Die Bitleitung ist mit dem Transistor durch ein Kontaktloch elektrisch gekoppelt. Auf der Bitleitung wird eine zweite dielektrische Schicht ausgebildet, welche eine Knotenkontaktöffnung aufweist. Es wird ein Ätzschritt zum Ätzen der Bitleitung durchgeführt. Auf der Seitenwand der Bitleitung wird ein konkave Oberfläche ausgebildet. Auf den Seitenwänden der Knotenkontaktöffnung werden Spacer-Schichten ausgebildet. Jede Spacer-Schicht wird zum Isolieren der konkaven Oberfläche verwendet. Von dem Draufsicht-Layout aus gesehen kann ein Abschnitt der Knotenkontaktöffnung somit mit der Bitleitung überlappen. Die Größe des DRAM wird somit effektiv verringert.
    •
  • KURZFASSUNG DER ERFINDUNG
  • Es ist die Aufgabe der vorliegenden Erfindung, eine DRAM-Vorrichtung zu schaffen, bei welcher eine Kondensator-Kontaktöffnung durch ein selbst ausgerichtetes Kontaktverfahren mit einer Bitleitung ausgebildet wird, wodurch die Ladungskapazität zwischen der Bitleitung und einer Leitungsschicht innerhalb der Kondensator-Kontaktöffnung verringert wird.
  • Ferner ist es die Aufgabe der vorliegenden Erfindung, ein entsprechendes Herstellungsverfahren zu schaffen.
  • Bei dem Aspekt der Erfindung wird eine dynamische Speichervorrichtung mit wahlfreien Zugriff vorgesehen, die eine auf einem Halbleitersubstrat ausgebildete erste Isolationszwischenschicht aufweist, in welcher Transistoren bestehend aus einem Gate, einem Kondensator-Kontaktbereich und einem Bitleitungs-Kontaktbereich ausgebildet sind. Die erste Isolationszwischenschicht weist eine Bitleitungs-Kontaktöffnung auf, die den Bitleitungs-Kontaktbereich freilegt. Zwei beabstandete Bitleitungsstrukturen sind auf der ersten Isolationszwischenschicht ausgebildet. Der Kondensator-Kontaktbereich ist unterhalb angeordnet und zwischen den Bitleitungsstrukturen ausgerichtet, und jede der Bitleitungsstrukturen enthält eine Bitleitung, die mit dem Bitleitungs-Kontaktbereich über eine Bitleitungs-Kontaktöffnung in Kontakt steht, und eine auf der Bitleitung aufgebrachte Siliziumnitridmaskierungsschicht. Siliziumoxidab standshalter sind auf den Seiten jeder Bitleitungsstruktur ausgebildet, wobei eine obere Oberfläche der Oxidabstandshalter mit einer Höhe ausgebildet ist, die höher als die obere Oberfläche der Siliziumnitridmaskierungsschicht ist, wodurch obere Seitenabschnitte der Bitleitungsstrukturen teilweise freigelegt sind. Siliziumnitridabstandshalter werden auf den freigelegten oberen Seitenabschnitten jeder der Bitleitungsstrukturen und der Oberfläche der Siliziumoxidabstandshalter ausgebildet. Eine zweite Isolationszwischenschicht, die auf den Bitleitungsstrukturen und der ersten Isolationszwischenschicht abgebildet ist, enthält eine selbst ausgerichtete Kontaktöffnung, die Siliziumnitridabstandshalter in dem Kondensator-Kontaktbereich freilegt. Eine Kondensatorleitungsschicht füllt die selbst ausgerichtete Kontaktöffnung auf und ist mit dem Bitleitungsstrukturen selbst ausgerichtet.
  • Gemäß der vorliegenden Erfindung sind Dual-Abstandshalter (d.h., ein Siliziumoxidabstandshalter und ein Siliziumnitridabstandshalter) an den Seiten der Leitungsstrukturen ausgebildet, die die erste die mit der Siliziumnitridmaskierungsschicht bedeckte Leitungsschicht aufweisen. Die Seiten der ersten Leitungsschicht sind mit den Siliziumoxidabstandshalter mit einer niedrigen Dielektrizitätskonstante bedeckt, wodurch die Ladungskapazität zwischen der ersten Leitungsschicht und der zweiten Leitungsschicht innerhalb der selbst ausgerichteten Kontaktöffnung verringert ist.
  • Da ferner die obere Oberfläche der Siliziumoxidabstandshalter mit einer Höhe ausgebildet ist, die niedriger als die obere Oberfläche der Siliziumnitridmaskierungsschicht ist, bestehen lediglich die Siliziumnitridabstandshalter an den Ecken der Leitungsstruktur. Dementsprechend wird, obgleich eine Fehlausrichtung während eines lithographischen Verfahrens für den selbst ausgerichteten Kontakt erzeugt werden kann, kein elektrischer Kurzschluß zwischen der ersten Leitungsschicht und der zweiten Leitungsschicht innerhalb der selbst ausgerichteten Kontaktöffnung erzeugt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die obigen Merkmale und anderen Vorteile der vorliegenden Erfindung werden unter Bezugnahme auf die beispielhaften Ausführungsformen in Zusammenhang mit der beigefügten Zeichnung besser ersichtlich, in welcher:
  • 1 eine Querschnittsansicht einer Halbleitervorrichtung mit einer Self-Aligned-Kontaktstruktur gemäß einem ersten herkömmlichen Verfahren zeigt;
  • 2 eine Querschnittsansicht einer Halbleitervorrichtung mit einer Self-Aligned-Kontaktstruktur gemäß einem anderen herkömmlichen Verfahren zeigt;
  • 3 eine Querschnittsansicht einer Halbleitervorrichtung mit einer Self-Aligned-Kontaktstruktur gemäß einem weiteren anderen herkömmlichen Verfahren zeigt;
  • 4 eine Querschnittsansicht einer Halbleitervorrichtung mit einer Self-Aligned-Kontaktstruktur gemäß einer nicht erfindungsgemäßen Ausführungsform zeigt;
  • 5 eine Draufsicht einer DRAM-Vorrichtung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
  • 6 eine Querschnittsansicht einer DRAM-Vorrichtung mit einer Self-Aligned-Kontaktöffnung gemäß einer ersten Ausführungsform der vorliegenden Erfindung entlang einer Linie 6-6' in 5 zeigt;
  • 7A bis 7H Querschnittsansichten zeigen, wie ein Herstellungsverfahren der in 6 gezeigten DRAM-Vorrichtung darstellen; und
  • 8 eine Querschnittsansicht einer DRAM-Vorrichtung mit einer Self-Aligned-Kontaktöffnung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung entlang einer Linie 8-8' in 5 zeigt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Im Folgenden wird die vorliegende Erfindung unter Bezugnahme auf die beiliegende Zeichnung, in welcher bevorzugte Ausführungsformen der Erfindung gezeigt sind, detaillierter beschrieben. Die Erfindung kann jedoch verschiedenen Formen ausgesein und sollte nicht als auf die hierin dargelegten Ausführungsformen beschränkt ausgelegt werden; vielmehr sind diese Ausführungsformen dazu vorgesehen, die Offenbarung möglichst gründlich und vollständig zu machen, und dem Fachmann das Konzept der Erfindung vermitteln. In der Zeichnung ist die Dicke der Schichten und der Bereiche der Übersichtlichkeit halber vergrößert dargestellt. Ebenso ist es ersichtlich, daß wenn eine Schicht als „auf" einer anderen Schicht oder Substrat bezeichnet wird, diese Schicht entweder direkt auf der anderen Schicht oder dem Substrat angeordnet sein kann oder ebenso dazwischenliegende Schichten vorhanden sein können.
  • 4 zeigt eine nicht erfindungsgemäße Querschnittsansicht einer Halbleitervorrichtung mit einer selbst ausgerichteten Kontaktstruktur. Gemäß 4 sind zwei Leitungsstrukturen 105, von denen jede eine erste Leitungsschicht 102 und eine auf der ersten leitenden Schicht 102 aufgebrachte Siliziumnitridmarkierungsschicht 104 enthält, auf einem Halbleitersubstrat 100 ausgebildet. Die linienartigen Leitungsstrukturen 105 sind mit einem vorbestimmten Zwischenraum (S) ausgebildet. Vorzugsweise besteht die erste Leitungsschicht 102 aus einem Metall, wie beispielsweise Wolfram (W), Titan (Ti) oder Titannitrid (TiN). Alternativ kann die erste leitende Schicht 102 aus dotiertem Polysilizium bestehen.
  • Dual-Abstandshalter, die aus einem Siliziumoxidabstandshalter 106 und einem Siliziumnitridabstandshalter 108 bestehen, werden an den. Seiten der Leitungsstrukturen 105 ausgebildet. Der Siliziumabstandshalter 6 ist mit einer Höhe ausgebildet, die niedriger als die obere Oberfläche 104a der Siliziumnitridmaskierungsschicht 104 ist, wodurch die oberen Abschnitte der Seiten 104b der Leitungsstrukturen 105 teilweise freigelegt sind. Der Siliziumnitridabstandshalter 108 ist ein äußerer Abstandshalter und ist durchgängig an den freigelegten Seiten 104b der Leitungsstrukturen 105 und auf den Oberflächen der Siliziumoxidabstandshalter 106 ausgebildet.
  • Vorzugsweise besteht der Siliziumoxidabstandshalter 106 aus einem mit chemischer Dampfabscheidungsverfahren abgeschiedenem Siliziumoxid und ist so ausgebildet, daß der Abstand (d) zwischen der oberen Oberfläche 104a der Siliziumnitridmakierungsschicht 104 und der oberen Oberfläche 106a der Siliziumoxidabstandshalter 106 mehr als ungefähr ungefähr 30 nm beträgt. Bei einer alternativen Ausführungsform kann die obere Oberfläche 106a des Siliziumoxidabstandshalters niedriger als die Bodenoberfläche 104c der Siliziumnitridmaskierungsschicht 104 ausgebildet sein.
  • Über den Leitungsstrukturen 105 und dem Halbleitersubstrat 100 wird eine Siliziumoxidisolationsschicht 110 ausgebildet, welche danach zum Ausbilden einer selbst ausgerichteten Kontaktöffnung 112, die die Siliziumnitridabstandshalter 108 in dem Zwischenraum (S) der Leitungsstrukturen 105 freilegt, maskiert wird. Die Siliziumoxidationsschicht 110 erstreckt sich ebenso teilweise über die obere Oberfläche der Leitungsstrukturen 105.
  • Die selbst ausgerichtete Kontaktöffnung 112 wird mit einer zweiten Leitungsschicht 114 aufgefüllt. Die zweite Leitungsschicht 114 ist mit den Leitungsstrukturen 105 selbst ausgerichtet, wodurch eine selbst ausgerichtete Kontaktstruktur ausgebildet ist. Die zweite Leitungsschicht 114 kann zu einem stöpsel bzw -steckerartigen (plug type) Kontakt ausgebildet werden, wie in 4 gezeigt, oder kann zu einem vorbestimmten Muster durch ein herkömmliches Lithographieverfahren ausgebildet werden.
  • 5 zeigt eine Draufsicht einer DRAM-Vorrichtung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung und zeigt einen Speicherzellenbereich. 6 zeigt eine Querschnittsansicht einer DRAM-Vorrichtung mit einer selbst ausgerichteten Kontaktöffnung gemäß einer ersten Ausführungsform der vorliegenden Erfindung entlang einer Linie 6-6' in 5.
  • Gemäß 5 und 6 werden auf einem Halbleitersubstrat 200, das durch eine Feldoxidschicht 202 in einen aktiven Bereich 201 und einen Isolationsbereich aufgeteilt ist, Transistoren bestehend aus einem Gate 203 für eine Wortleitung, einem Kondensator-Kontaktbereich (z.B. Source-Bereich) 205a und ein Bitleitungs-Kontaktbereich (Drain-Bereich) 205b ausgebildet. Über den Source-Drain-Bereichen 205a und 205b des Transistors können Lötaugenelektroden bzw. Elektrodenpads 204a und 204b ausgebildet werden, um die Formfaktoren (aspect ratios) der darauf ausgebildeten Kontaktöffnungen zu verringern.
  • Über den Transistoren und dem Halbleitersubstrat 200 ist eine erste Isolationszwischenschicht 206 mit einer Bitleitungs-Kontaktöffnung 207, die den Drain-Bereich 205b freilegt, oder die Lötaugenelektrode 204b ausgebildet, die einen Kontakt mit dem Drain-Bereich 205b hat.
  • Auf der ersten Isolationszwischenschicht 206 werden zwei Bitleitungsstrukturen 211, die eine Bitleitung 208 enthält, die einen Kontakt mit dem Drain-Bereich 205b über die Bitleitungs-Kontaktöffnung 207 herstellt, und eine Siliziumnitridmaskierungsschicht 210, die auf der Bitleitung 208 aufgebracht ist, ausgebildet. Jede der Bitleitungsstrukturen 211 ist zu einer Linie maskiert. Der Kondensator-Kontaktbereich (z.B. der Source-Bereich 205a oder die Pad-Elektrode 204a, die im Kontakt mit dem Source-Bereich 205a steht) ist zwischen den Bitleitungsstrukturen 211 unterliegend angeordnet. Mit anderen Worten der Kondensator-Kontaktbereich ist unterhalb angeordnet und zwischen den Bitleitungsstrukturen ausgerichtet.
  • Dual-Abstandshalter werden auf beiden Seiten jeder Bitleitungsstruktur 211 ausgebildet und enthalten einen Siliziumoxidabstandshalter 212 und einen Siliziumnitridabstandshalter 214. Der Siliziumoxidabstandshalter 212 ist mit einer Höhe ausgebildet, die niedriger als die obere Oberfläche 210a der Siliziumnitridmaskierungsschicht 210 ist, wodurch die oberen Abschnitte der Seiten 210b jeder Bitleitungsstruktur 211 teilweise freigelegt sind. Vorzugsweise besteht der Siliziumoxidabstandshalter 212 aus einem CVD-Siliziumoxid und ist so ausgebildet, daß der Abstand (d) zwischen der oberen Oberfläche 210a der Siliziumnitridmaskierungsschicht 210 zu der oberen Oberfläche 212a des Siliziumoxidabstandshalters 212 mehr als ungefähr 30 nm beträgt. Bei einer alternativen Ausführungsform kann die obere Oberfläche 212a des Siliziumoxidabstandshalters 212 niedriger als die Bodenoberfläche 210d der Siliziumnitridmaskierungsschicht 210 ausgebildet sein.
  • Der Siliziumnitridabstandshalter 214 ist ein äußerer Abstandshalter und ist durchgehend auf der Seite 210b jeder Bitleitungsstruktur 211 und auf der Oberfläche der Siliziumoxidabstandshalter 212 ausgebildet.
  • Eine zweite Isolationszwischenschicht 216 ist auf den Bitleitungsstrukturen 211 und der ersten Isolationszwischenschicht 206 ausgebildet. Durch die zweite Isolationszwischenschicht 216 wird eine selbst ausgerichtete Kontaktöffnung 218 ausgebildet, die die Siliziumnitridabstandshalter 214 in dem Kondensator-Kontaktbereich (z.B. der Source-Bereich 205a oder die Pad-Elektrode 204, die in Kontakt mit dem Source-Bereich 205a steht) freilegt, und erstreckt sich teilweise über die obere Oberfläche jeder der Bitleitungsstrukturen 211.
  • Die selbst ausgerichtete Kontaktöffnung 218 wird mit einer Kondensator-Leitungsschicht 220 aufgefüllt. Die Kondensator-Leitungsschicht 220 ist zu den Bitleitungsstrukturen 211 selbst ausgerichtet, um dadurch eine selbst ausgerichtete Kontaktstruktur auszubilden. Die Kondensator-Leitungsschicht 220 kann zu einem steckerartigen Kontakt, wie in 6 gezeigt, ausgebildet werden, oder kann zu einem Speicherelektrodenmuster durch ein herkömmliches Lithographieverfahren ausgebildet sein.
  • 7A bis 7H sind Querschnittsansichten, die ein Herstellungsverfahren der in 6 gezeigten DRAM-Vorrichtung darstellen. 7A stellt den Schritt eines Ausbildens der Bitleitungsstrukturen 211 dar. Gemäß einem herkömmlichen Isolationsverfahren, z.B. einem verbesserten LOCOS-Verfahren (Local Oxidation of Silizium), wird eine Feldoxidschicht 202 auf einem Halbleitersubstrat 200 ausgebildet. Dementsprechend ist das Halbleitersubstrat 200 in einen aktiven Bereich (201 in 5) und einen Isolationsbereich aufgeteilt.
  • Anschließend werden Transistoren auf dem aktiven Bereich 201 des Halbleitersubstrats 200 ausgebildet. Insbesondere nach einem Aufwachsen einer dünnen Gate-Oxidschicht (nicht gezeigt) auf der Oberfläche des aktiven Bereichs 201 unter Verwendung eines thermischen Oxidationsverfahrens wird ein Gate 203 darauf zur Verwendung als eine Wortleitung ausgebildet. Vorzugsweise weist das Gate 203 eine Polyzidstruktur auf, die eine Polysiliziumschicht (welche unter Verwendung eines herkömmlichen Dotierungs-Verfahrens, wie beispielsweise Diffusion, Ionenimplantation oder In-Situ-Dotierung, stark dotiert worden ist) und einer Wolfram-Silizidschicht aufweist, die auf der Polysiliziumschicht aufgebracht ist. Ferner ist das Gate 203 mit einer Siliziumoxidschicht oder einer Siliziumnitridschicht (nicht gezeigt) bedeckt. An den Seiten des Gates 203 sind Abstandshalter (nicht gezeigt) ausgebildet, die aus Siliziumoxid oder Siliziumnitrid bestehen. Anschließend werden Dotierungs-Ionen unter Verwendung des Gates 203 als eine Maske zum Ausbilden von Source-Drain-Bereichen 205a und 205b in der Oberfläche des aktiven Bereichs 201 implantiert. Einer dieser Dotierungsbereiche ist ein Kondensator-Kontaktbereich, der mit der Speicherelektrode eines Kondensators verbunden wird, und der andere ist ein Bitleitungs-Kontaktbereich, der mit einer Bitleitung verbunden wird. Bei der Ausführungsform wird der Source-Bereich 205a der Kondensator-Kontaktbereich und der Drain-Bereich 205b wird der Bitleitungsbereich.
  • Anschließend wird eine Isolationsschicht (nicht gezeigt) über den Transistoren und dem Feldoxidbereich 202 abgeschieden und teilweise durch ein lithographisches Verfahren geätzt, wodurch die Source/Drain-Bereiche 205a und 205b teilweise freigelegt sind. Eine Polysiliziumschicht wird auf der gesamten Oberfläche der resultierenden Struktur abgeschieden und zum Ausbilden der Lötaugen- bzw Pad-Elektroden 204a und 204b, die jeweils mit den Source/Drain-Bereichen 205a bzw. 205b in Kontakt stehen, maskiert. Alternativ können die Pad-Elektroden 204a und 204b durch ein Self-Aligned-Kontaktverfahren ausgebildet werden.
  • Anschließend wird ein Borophosphorsilikat Glas (BPSG) oder ein undotiertes Silikatglas (undoped silicate glass = USG) über den Pad-Elektroden 204a und 204b sowie dem Halbleitersubstrat 200 abgeschieden, wodurch eine erste Isolationszwischenschicht 206 ausgebildet ist. Die erste Isolationszwischenschicht 206 wird durch ein Rückfluß-Verfahren (reflow method), einem Rückätz-Verfahren oder einem chemisch-mechanischen Polier-Verfahren (CMP-Verfahren) planarisiert. Durch Verwendung eines lithographischen Verfahrens wird die erste Isolationszwischenschicht 206 zum Ausbilden einer Bitleitungs-Kontaktöffnung (207 in 5), die die mit dem Drain-Bereich 205b in Kontakt stehende Pad-Elektrode 204b freilegt, teilweise zurückgeätzt.
  • Nach einem Abscheiden eines Metalls, wie beispielsweise Wolfram (W), Titan (Ti) oder Titannitrid (TiN) bis zu einer Dicke von ungefähr 100~120 nm, so daß die Bitleitungs-Kontaktöffnung 207 aufgefüllt ist, wird anschließend eine Siliziumnitridschicht bis zu einer Dicke von ungefähr 180~200 nm darauf abgeschieden. Die Siliziumnitridschicht und das abgeschiedene Metall werden durch ein lithographisches Verfahren maskiert, wodurch die linienartige Bitleitungsstrukturen 211 einschließlich einer Bitleitung 208 und einer Siliziumnitridmaskierungsschicht 210 ausgebildet sind. Alternativ kann die Bitleitung 208 aus einem dotierten Polysilizium anstelle des zuvor beschriebenen Metallmaterials bestehen.
  • Gemäß 7B wird eine Siliziumoxidschicht 212c durch ein chemisches Dampf-Abscheidungs-Verfahren (CVD-Verfahren) über den Bitleitungsstrukturen 211 und der ersten Isolationszwischenschicht 206 abgeschieden.
  • Gemäß 7C wird unter Verwendung des hochselektiven Ätzverhältnisses der Siliziumoxidschicht 212c im Bezug auf die Siliziumnitridschicht 210 die Siliziumoxidschicht 212c zum Ausbilden von Siliziumoxidabstandshaltern 212 auf den Seiten jedes der Bitleitungsstrukturen 211 anisotrop weggeätzt. Der Siliziumoxidabstandshalter 212 wird mit einer Höhe ausgebildet, die niedriger als die obere Oberfläche 210a an der Siliziumnitridschicht 210 ist, wodurch die oberen Abschnitte der Seiten 210b jeder der Bitleitungsstrukturen 211 teilweise freigelegt sind. Vorzugsweise besteht der Siliziumoxidabstandshalter 212 aus einem CVD-Siliziumoxid und ist derart ausgebildet, daß der Abstand (d) zwischen der oberen Oberfläche 210a der Siliziumnitridmaskierungsschicht 210 und der oberen Oberfläche 212a des Siliziumoxidabstandshalters 212 mehr als ungefähr 30 nm, vorzugsweise 100 nm beträgt. Die Höhe des Siliziumoxidabstandshalters 212 beträgt vorzugsweise ungefähr 30 bis 40 nm. Alternativ kann die obere Oberfläche 212a des Siliziumoxidabstandshalters 212 niedriger als die Bodenoberfläche 210c der Siliziumnitridmaskierungsschicht 210 ausgebildet sein. Vorzugsweise beträgt die Ätzselektivität der Siliziumoxid- zu den Siliziumnitrid-Schichten mehr als 5 : 1. Das Ätzverfahren wird unter Verwendung eines Ätzgases durchgeführt, welches ein Gas enthält, bei welchem das Verhältnis (Atomverhältnis) von Kohlenstoff (C) zu Flur (F) 1 : 2 oder größer ist. Beispiele des Ätzgases enthalten ein Mischgas wie beispielsweise eines aus der Gruppe von C4F8, C5F8 und C4F6, Sauerstoff (O2)-Gas und Argon (Ar)-Gas.
  • Gemäß 7D wird unter Verwendung eines chemischen Dampfabscheidungsverfahren bei Niedrigdruck (low pressure chemical vapor deposition = LPCVD) eine Siliziumnitridschicht 213 durchgehend auf der ersten Isolationszwischenschicht 206, der oberen Oberfläche 210a und den Seiten 210b der Bitleitungsstrukturen 211 und den Oberflächen der Siliziumoxidabstandshalter 212 abgeschieden.
  • Gemäß 7E wird die Siliziumnitridschicht 213 zum Ausbilden der Siliziumnitridabstandshalter 214 auf den vorhergehend freigelegten Seiten 210b jeder der Bitleitungsstrukturen 211 und den Oberflächen des Siliziumoxidabstandshalter 212 anisotrop weggeätzt. Die Siliziumnitridabstandshalter 214 dienen als Stufe bzw. Ansatz zum Stützen der Bitleitungsstrukturen 211 während eines darauffolgenden Ätzverfahrens zum Ausbilden eines selbst ausgerichteten Kontakts.
  • Gemäß 7F wird eine Siliziumoxidschicht bis zu einer Dicke von etwa 800~1500nm auf der resultierenden Struktur abgeschieden, wodurch eine zweite Isolationszwischenschicht 216 ausgebildet ist.
  • Gemäß 7G wird nach einem Beschichten der zweiten Isolationszwischenschicht 216 mit einer Photolackschicht die Photolackschicht freigelegt bzw. belichtet und zur Verwendung als eine Maske für den selbst ausgerichteten Kontakt entwickelt, wodurch ein Photolackmuster (nicht gezeigt) ausgebildet ist, das einen selbst ausgerichteten Kontaktbereich freilegt. Durch Verwendung des Photolackmusters als eine Maske wird die zweite Isolationszwischenschicht 216 unter Verwendung des hochselektiven Ätzverhältnisses des Siliziumoxids bezüglich der Siliziumnitridschichten anisotrop geätzt, wodurch die selbst ausgerichtete Kontaktöffnung 218 ausgebildet wird, die den Source-Bereich 205a oder die Pad-Elektrode 204a, die mit dem Source-Bereich 205a in Kontakt steht, und den darauf ausgebildeten Siliziumnitridabstandshalter 214 freilegt.
  • Gemäß 7H wird das Photolackmuster durch Ashing- und Strip-Verfahren entfernt. Anschließend wird eine Kondensator-Leitungsschicht 220, beispielsweise dotiertes Polysilizium, durch ein CVD-Verfahren derart abgeschieden, daß die selbst ausgerichtete Kontaktöffnung 218 ausgefüllt ist. Die Kondensator-Leitungsschicht 220 wird durch ein Rückätzen oder ein CMP-Verfahren solange entfernt, bis die obere Oberfläche der zweiten Isolationsschicht 216 freigelegt ist, wodurch lediglich eine steckerartige Kondensatorleitungsschicht 220 innerhalb der selbst ausgerichteten Kontaktöffnung 218 verbleibt. Alternativ kann die Kondensator-Leitungsschicht 220 mit einem Spei cherelektroden-Muster durch ein herkömmliches Lithographie-Verfahren maskiert werden.
  • Anschließend wird über allgemeine Verfahren zum Ausbilden eines Kondensators ein Kondensator ausgebildet, der aus einer Speicherelektrode, welche in Kontakt mit dem Source-Bereich 205a über die selbst ausgerichtete Kontaktöffnung steht, einer dielektrische Schicht und einer Plattenelektrode besteht.
  • Gemäß der ersten Ausbildungsform der vorliegenden Erfindung sind die Seiten der Bitleitung 208 mit dem Siliziumoxidabstandshalter 212 bedeckt, dessen die Elektrizitätskonstante niedriger als die von Siliziumnitrid ist, wodurch die Ladungskapazität (Bitleitungskapazität) zwischen der Bitleitung 208 und der Kondensatorleitungsschicht 220 in der selbst ausgerichteten Kontaktöffnung 218 verringert ist.
  • Da ferner die obere Oberfläche 212a des Siliziumnitridabstandshalters 212 niedriger als die obere Oberfläche 210a der Siliziumnitridmaskierungsschicht 210 ist, besteht lediglich der Siliziumnitridabstandshalter 214 an den Ecken der Bitleitungsstruktur 211. Dem entsprechend ist auch, wenn eine Fehlausrichtung während eines Lithographieverfahrens für den selbst ausgerichteten Kontakt auftritt, der Stufenrand (shoulder margin) durch den Siliziumnitridabstandshalter 214 sichergestellt und somit wird kein elektrischer Kurzschluß zwischen der Bitleitung 208 und dem Kontaktstecker 220 erzeugt.
  • Um den Verringerungseffekt der Ladungskapazität zu verbessern, wird es bevorzugt, daß die obere Oberfläche 212a des Siliziumabstandshalters 212 höher als die Bodenoberfläche 210c der Siliziumnitridmaskierungsschicht 210 ist.
  • 8 zeigt eine Querschnittsansicht einer DRAM-Vorrichtung mit einer selbst ausgerichteten Kontaktöffnung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung entlang einer Linie 8-8' in 5.
  • Die DRAM-Vorrichtung gemäß der zweiten Ausführungsform ist die Gleiche wie bei der zuvor beschriebenen ersten Ausführungsform mit der Ausnahme, daß die obere Oberfläche 212a des Siliziumoxidabstandshalters 212 niedriger als die Bodenoberfläche 210c der Siliziumnitridmaskierungsschicht 210 ist, um dadurch den Stufenrand des selbst ausgerichteten Kontaktverfahrens zu verbessern.
  • Wie gemäß der zuvor beschrieben vorliegenden Erfindung werden an den Seiten der Leiterstruktur, die die erste Leitungsschicht aufweist, die mit der Siliziumnitridmaskierungsschicht bedeckt ist, Dual-Abstandshalter bestehend aus dem Siliziumoxidabstandshalter und dem Siliziumnitridabstandshalter ausgebildet. Die Seiten der ersten Leitungsschicht sind mit dem Siliziumoxidabstandshalter bedeckt, dessen Dielektrizitätskonstante niedrig ist, wodurch die Ladungskapazität zwischen der ersten Leitungsschicht und der zweiten Leitungsschicht innerhalb der selbst ausgerichteten Kontaktöffnung verringert ist.
  • Da ferner der Siliziumoxidabstandshalter mit einer Höhe ausgebildet ist, die niedriger als die obere Oberfläche der Siliziumnitridmaskierungsschicht ist, bestehen die Siliziumnitridabstandshalter lediglich an den Ecken der Leiterstruktur. Obgleich während eines Lithographieverfahrens für den selbst ausgerichteten Kontakt eine Fehlausrichtung auftreten kann, wird demgemäß kein elektrischer Kurzschluß zwischen der ersten Leitungsschicht und der zweiten Leitungsschicht innerhalb der selbst ausgerichteten Kontaktöffnung erzeugt.
  • Während die vorliegende Erfindung insbesondere im Bezug auf ihre beispielhaften Ausführungsformen gezeigt und beschrieben worden ist, ist es für den Fachmann ersichtlich, daß zahlreiche Veränderungen in Form und Detail ausgeführt werden können, ohne von dem Inhalt und Umfang der Erfindung, wie sie durch die beigefügten Ansprüche bestimmt sind, abzuweichen.
    •

Claims (9)

  1. Dynamische Speichervorrichtung mit wahlfreiem Zugriff umfassend: eine erste Isolationszwischenschicht (206), die auf einem Halblleitersubstrat ausgebildet ist, in welchem Transsitoren bestehend aus einem Gate (203), einem Kondensator-Kontaktbereich (205a) und einem Bitleitungs-Kontaktbereich (205b) ausgebildet sind, wobei die erste Isolationszwischenschicht (206) eine Bitleitungs-Kontaktöffnung (207) aufweist, die den Bitleitungs-Kontaktbereich (205b) freilegt; zwei auf der ersten Isolationszwischenschicht (206) ausgebildete beabstandete Bitleitungsstrukturen (211), wobei der Kondensator-Kontaktbereich (205a) unterhalb der Bitleitungsstrukturen (211) angeordnet ist und zwischen den Bitleitungsstrukturen (211) ausgerichtet ist,, und wobei die Bitleitungsstrukturen (211) eine Bitleitung (208), die mit dem Bitleitungs-Kontaktbereich (205b) über die Bitleitungs-Kontaktöffnung (207) in Kontakt steht, und eine auf der Bitleitung (208) aufgebrachte Siliziumsnitridmaskierungsschicht (210) enthalten; Siliziumoxidabstandshalter (212), die auf den Seiten der Bitleitungsstrukturen (211) ausgebildet sind, wobei eine obere Oberfläche (212a) der Siliziumoxidabstandshalter (212) mit einer Höhe ausgebildet ist, die niedriger als die einer Bodenoberfläche einer Siliziumnitridmaskierungsschicht (210) ist, wodurch obere Seitenabschnitte der Bitleitungsstrukturen (211) teilweise freigelegt sind; Siliziumnitridabstandshalter (214), die auf den freigelegten oberen Seitenabschnitten der Bitleitungsstrukturen (211) und der Oberfläche der Siliziumoxidabstandshalter (212) ausgebildet sind; eine zweite Isolationszwischenschicht (216), die auf den Bitleitungsstrukturen (211) und der ersten Isolationszwischenschicht (206) ausgebildet ist, wobei die zweite Isolationszwischenschicht (216) eine selbst ausgerichtete Kontaktöffnung (218) aufweist, die die Siliziumnitridabstandshalter (214) in dem Kondensator-Kontaktbereich (205a) freilegt; und eine Kondensatorleitungsschicht (220), die die selbst ausgerichtete Kontaktöffnung (218) auffüllt und mit den Bitleitungsstrukturen (211) selbst ausgerichtet ist.
  2. Vorrichtung nach Anspruch 1, wobei die Siliziumoxidabstandshalter (214) derart ausgebildet sind, daß ein Abstand (d) zwischen der oberen Oberfläche (210a) der Siliziumnitridmaskierungsschicht (210) und der oberen Oberfläche (212a) der Siliziumoxidabstandshalter (212) mindestens ungefähr 30 nm beträgt.
  3. Verfahren nach Anspruch 1, wobei die Siliziumoxidabstandshalter (212) aus einem CVD-Siliziumoxid bestehen,
  4. Vorrichtung nach Anspruch 1, wobei die Bitleitung (208) aus einem Metall besteht.
  5. Herstellungsverfahren für eine dynamische Speichervorrichtung mit wahlfreiem Zugriff umfassend: Ausbilden einer ersten Isolationszwischenschicht (206) auf einem Halbleitersubstrat (200), in welchem Transistoren bestehend aus einem Gate (203), einem Kondensator-Kontaktbereich (205a) und einem Bitleitungs-Kontaktbereich (205b) ausgebildet sind; teilweises Ätzen der ersten Isolationszwischenschicht (206) zum Ausbilden einer Bitleitungs-Kontaktöffnung (207), die den Bitleitungs-Kontaktbereich (205b) freilegt; Ausbilden von zwei beabstandeten Bitleitungsstrukturen (211) auf der ersten Isolationszwischenschicht (206), wobei der Kondensator-Kontaktbereich (205a) unterhalb der Bitleitungsstrukturen (211) angeordnet ist und zwischen den Bitleitungsstrukturen (211) ausgerichtet ist, und wobei die Bitleitungsstrukturen (211) eine Bitleitung (208), die über die Bitleitungs-Kontaktöffnung (207) mit dem Bitleitungs-Kontaktbereich (205b) in Kontakt steht, und eine auf der Bitleitung (208) aufgebrachte Siliziumnitridmaskierungsschicht (210) enthält; Ausbilden von Siliziumoxidabstandshaltern (212) auf den Seiten jeder Bitleitungsstruktur (211), wobei eine obere Oberfläche (212a) der Oxidabstandshalter (212) mit einer Höhe ausgebildet ist, die niedriger als die einer Bodenoberfläche der Siliziumnitridmaskierungsschicht (210) ist, wodurch obere Seitenabschnitte der Bitleitungsstrukturen (211) teilweise freigelegt sind; Ausbilden von Silziumnitridabstandshaltern (214) auf den freigelegten oberen Seitenabschnitten jeder der Bitleitungsstrukturen (211) und der Oberfläche der Siliziumoxidabstandshalter (212); Ausbilden einer zweiten Isolationszwischenschicht (216) auf den Bitleitungsstrukturen (211) und der ersten Isolationszwischenschicht (206); teilweises Ätzen der zweiten Isolationszwischenschicht (216) zum Ausbilden einer selbst ausgerichteten Kontaktöffnung (218), die die Siliziumnitridabstandshalter (214) über den Kondensator-Kontaktbereich (205a) freilegen; und Auffüllen der selbst ausgerichteten Kontaktöffnung (218) mit einer Kondensatorleitungsschicht (220) zum Ausbilden einer selbst aus gerichteten Kontaktstruktur.
  6. Verfahren nach Anspruch 5, wobei der Schritt eines Ausbildens der Siliziumoxidabstandshalter (212) aufweist: Abscheiden einer Siliziumoxidschicht (212c) auf den Bitleitungsstrukturen (211) und dem Halbleitersubstrat (200) durch ein chemisches Dampfabscheidungsverfahren; und anisotropes Ätzen der Siliziumoxidschicht (212c), wobei die Ätzselektivität des Siliziumoxid zu den Siliziumnitridschichten größer als ungefähr 5 : 1 ist, so daß eine obere Oberfläche (212a) der Siliziumoxidabstandshalter (212) mit einer Höhe ausgebildet ist, die niedriger als die einer oberen Oberfläche der Siliziumsmaskierungsschicht (210) ist.
  7. Verfahren nach Anspruch 6, das ferner ein anisotropes Ätzen der Siliziumoxidschicht (212c) unter Verwendung eines Ätzgases aufweist, das ein Gas mit einem Verhältnis von Kohlenstoff (C) zu Fluor (F) von mindestens 1 : 2 enthält.
  8. Verfahren nach Anspruch 7, wobei das Gas zumindest eines ist, das aus der Gruppe bestehend aus C4F8, C5F8 und C4F6 ausgewählt ist.
  9. Verfahren nach Anspruch 7, das ferner ein anisotropes Ätzen der Silziumoxidschicht (218c) aufweist, bis ein Abstand zwischen der oberen Oberfläche (210a) der Siliziumnitridmaskierungsschicht (210) und der oberen Oberfläche (212a) der Siliziumoxidabstandshalter (212) mindestens ungefähr 30 nm beträgt.
DE10164884A 2000-08-23 2001-08-23 Dynamische Speichervorrichtung mit einer Self-Aligned-Kontaktstruktur, die Dual-Abstandshalter verwendet, und Herstellungsverfahren dafür Expired - Fee Related DE10164884B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10141301A DE10141301B4 (de) 2000-08-23 2001-08-23 Halbleitervorrichtung mit einer Self-Aligned-Kontaktstruktur, die Dual-Abstandshalter verwendet, und Herstellungsverfahren dafür

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR00-48819 2000-08-23
KR1020000048819A KR100363710B1 (ko) 2000-08-23 2000-08-23 셀프-얼라인 콘택 구조를 갖는 반도체 장치 및 그 제조방법
DE10141301A DE10141301B4 (de) 2000-08-23 2001-08-23 Halbleitervorrichtung mit einer Self-Aligned-Kontaktstruktur, die Dual-Abstandshalter verwendet, und Herstellungsverfahren dafür

Publications (1)

Publication Number Publication Date
DE10164884B4 true DE10164884B4 (de) 2007-01-04

Family

ID=37545342

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10164884A Expired - Fee Related DE10164884B4 (de) 2000-08-23 2001-08-23 Dynamische Speichervorrichtung mit einer Self-Aligned-Kontaktstruktur, die Dual-Abstandshalter verwendet, und Herstellungsverfahren dafür

Country Status (1)

Country Link
DE (1) DE10164884B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909071A (zh) * 2019-12-04 2021-06-04 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731236A (en) * 1997-05-05 1998-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Process to integrate a self-aligned contact structure, with a capacitor structure
US5766992A (en) * 1997-04-11 1998-06-16 Taiwan Semiconductor Manufacturing Company Ltd. Process for integrating a MOSFET device, using silicon nitride spacers and a self-aligned contact structure, with a capacitor structure
US5817562A (en) * 1997-01-24 1998-10-06 Taiwan Semiconductor Manufacturing Company, Ltd Method for making improved polysilicon FET gate electrode structures and sidewall spacers for more reliable self-aligned contacts (SAC)
US5899722A (en) * 1998-05-22 1999-05-04 Taiwan Semiconductor Manufacturing Company Ltd. Method of forming dual spacer for self aligned contact integration
US6096594A (en) * 1998-11-09 2000-08-01 United Microelectronics Corp. Fabricating method of a dynamic random access memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5817562A (en) * 1997-01-24 1998-10-06 Taiwan Semiconductor Manufacturing Company, Ltd Method for making improved polysilicon FET gate electrode structures and sidewall spacers for more reliable self-aligned contacts (SAC)
US5766992A (en) * 1997-04-11 1998-06-16 Taiwan Semiconductor Manufacturing Company Ltd. Process for integrating a MOSFET device, using silicon nitride spacers and a self-aligned contact structure, with a capacitor structure
US5731236A (en) * 1997-05-05 1998-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Process to integrate a self-aligned contact structure, with a capacitor structure
US5899722A (en) * 1998-05-22 1999-05-04 Taiwan Semiconductor Manufacturing Company Ltd. Method of forming dual spacer for self aligned contact integration
US6096594A (en) * 1998-11-09 2000-08-01 United Microelectronics Corp. Fabricating method of a dynamic random access memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909071A (zh) * 2019-12-04 2021-06-04 长鑫存储技术有限公司 半导体结构及其制备方法

Similar Documents

Publication Publication Date Title
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE69737783T2 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauteils
DE102004002659B4 (de) Halbleitervorrichtung mit einem Kontaktmuster und Herstellungsverfahren dafür
DE102004008773B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10195494B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102005025951B4 (de) Verfahren zum Herstellen einer Mehrschicht-Gatestapelstruktur mit einer Metallschicht und Gatestapelstruktur für eine FET-Vorrichtung
DE4310955C2 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE19750918B4 (de) Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren
DE19549116C2 (de) Verfahren zur Herstellung von Halbleitereinrichtungen mit Kontaktlöchern für Bitleitungen und Speicherknoten
DE102004021636B4 (de) Halbleitervorrichtung mit selbstausgerichtetem vergrabenem Kontaktpaar und Verfahren zum Ausbilden desselben
DE102006049158A1 (de) Transistor, Speicherzellenfeld und Verfahren zur Herstellung eines Transistors
DE4316503C2 (de) Verfahren zur Herstellung von Speicherzellen mit verdeckten Bitleitern
DE10206149C1 (de) Verfahren zur Herstellung von Kontakten
DE4007582C2 (de) Verfahren zum Herstellen von mindestens zwei Kontakten in einem Halbleiterbauelement
DE19925657B4 (de) Verfahren zum Ausbilden eines selbstpositionierenden Kontakts in einem Halbleiterbauelement
DE102004002223A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Kontaktkörper, der sich in Richtung einer Bitleitung zu einem Kontaktspeicherknotenpunkt erstreckt
DE102004007244B4 (de) Verfahren zur Bildung einer Leiterbahn mittels eines Damascene-Verfahrens unter Verwendung einer aus Kontakten gebildeten Hartmaske
DE10122976A1 (de) Verfahren zum Ausbilden eines selbstjustierenden Kontakts und Herstellungsverfahren für eine Halbleitervorrichtung mit einem selbstjustierenden Kontakt
EP0591769B1 (de) Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur
DE102004031741B4 (de) Verfahren zur Herstellung einer Kontaktanordnung für Feldeffekttransistorstrukturen mit Gateelektroden mit einer Metalllage und Verwendung des Verfahrens zur Herstellung von Feldeffekttransistoranordnungen in einem Zellenfeld
DE10223748B4 (de) Verfahren zum Ausbilden einer integrierten Speicherschaltungsanordnung
DE10314595B4 (de) Verfahren zur Herstellung von Transistoren unterschiedlichen Leitungstyps und unterschiedlicher Packungsdichte in einem Halbleitersubstrat
DE19724472B4 (de) Halbleiterbauteil mit einer Verdrahtung und Verfahren zum Herstellen des Halbleiterbauteils
DE4102184C2 (de) Verfahren zum Herstellen einer DRAM-Zelle

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
Q172 Divided out of (supplement):

Ref document number: 10141301

Country of ref document: DE

Kind code of ref document: P

8110 Request for examination paragraph 44
AC Divided out of

Ref document number: 10141301

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110301