DE10146931A1 - Verfahren zum Ersetzen fehlerhafter Speicherzellen in Datenverarbeitungsvorrichtungen - Google Patents
Verfahren zum Ersetzen fehlerhafter Speicherzellen in DatenverarbeitungsvorrichtungenInfo
- Publication number
- DE10146931A1 DE10146931A1 DE10146931A DE10146931A DE10146931A1 DE 10146931 A1 DE10146931 A1 DE 10146931A1 DE 10146931 A DE10146931 A DE 10146931A DE 10146931 A DE10146931 A DE 10146931A DE 10146931 A1 DE10146931 A1 DE 10146931A1
- Authority
- DE
- Germany
- Prior art keywords
- memory cells
- read
- fsz
- data processing
- sle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
Abstract
Verfahren zum Ersetzen fehlerhafter Speicherzellen (fSZ) einer Schreib-Lese-Speichereinrichtung (SLE) einer Datenverarbeitungsvorrichtung, wobei während des Betriebs der Datenverarbeitungsvorrichtung jeweils mittels eines Steuerbefehls eine fehlerhafte Speicherzelle (fSZ) durch eine Ersatzspeicherzelle (ESZ) in der Schreib-Lese-Speichereinrichtung (SLE) ersetzt wird.
Description
- Die Erfindung betrifft ein Verfahren zum Ersetzen fehlerhafter Speicherzellen meiner Schreib-Lese-Speichereinrichtung in einer Datenverarbeitungsvorrichtung, wobei die Schreib- Lese-Speichereinrichtung Ersatzspeicherzellen und programmierbare Verbindungseinrichtungen aufweist und die Datenverarbeitungsvorrichtung in einem Betriebszustand fehlerhafte Speicherzellen zu erkennen und Adressen fehlerhafter Speicherzellen abzuspeichern vermag. Die Erfindung betrifft ferner eine Anordnung, die Schreib-Lese-Speichereinrichtungen für das erfindungsgemäße Verfahren ertüchtigt.
- Ein Speichern von Daten in Datenverarbeitungsvorrichtungen in einer Schreib-Lese-Speichereinrichtung (im Folgenden RAM, random access memory) erfolgt mitunter fehlerhaft. Ein vom RAM ausgegebenes Datum ist dann gegenüber dem ursprünglich eingeschriebenen (abgespeicherten) Datum verändert. Ihrem Auftreten nach werden permanente Speicherfehler (hard errors) und sporadische, flüchtige Speicherfehler (soft errors) unterschieden.
- Ursächlich für permanente Speicherfehler sind üblicherweise Leitungsunterbrechungen in der Schreib-Lese-Speichereinrichtung.
- Flüchtige Fehler können ihre Ursache in Störimpulsen mit einer Quelle innerhalb oder außerhalb der Schreib-Lese-Speichereinrichtung haben. Eine Häufung flüchtiger Fehler an einer gleichen Speicheradresse der Schreib-Lese-Speichereinrichtung kann auf eine Schwäche einer der adressierten Speicherzellen hinweisen, die nur unter bestimmten Betriebsbedingungen auftritt.
- Fehlerhafte Speichervorgänge werden in Datenverarbeitungsvorrichtungen üblicherweise mit Paritätsprüfverfahren (EDC, error detection control) festgestellt.
- Dabei wird im einfachsten Fall einer Gruppe einzelner, unter einer gemeinsamen Adresse abgespeicherten Datenbits (einem Datenwort) mindestens ein Paritätsbit zugeordnet, das die Bits des Datenworts zu einer geraden oder ungeraden Quersumme ergänzt.
- Mit einem Paritätsbit wird nur eine ungerade Zahl von Fehlern pro Datenwort erkannt. Prüfverfahren mit mehr als einem Paritätsbit können zum Erkennen von Mehrfachfehlern innerhalb eines Datenworts genutzt werden. Immer bleibt jedoch die Anzahl der erkennbaren Fehler pro Datenwort begrenzt.
- Erkennt eine Ablaufsteuerung der Datenverarbeitungsvorrichtung mit einem Paritätsprüfverfahren ein fehlerhaftes Datenwort, speichert sie die Speicheradresse, unter der das fehlerhafte Datenwort abgespeichert war, in einer nichtflüchtigen Speichereinrichtung ab.
- Im Weiteren blendet die Ablaufsteuerung entweder mindestens die Speicheradresse des fehlerhaften Datenworts (im Folgenden Fehleradresse) aus oder arbeitet ohne weitere Maßnahmen weiter, wobei in der Folge immer wieder auf die Fehleradresse zugegriffen wird.
- In beiden Fällen werden die sonst auf der Datenverarbeitungsvorrichtung ablaufenden Prozesse verlangsamt.
- Werden die Fehleradressen nicht ausgeblendet, wächst darüber hinaus die Wahrscheinlichkeit für einen fehlerhaften Speicherzugriff und damit indirekt auch die Wahrscheinlichkeit für einen durch die Paritätsprüfung nicht erkennbaren Speicherfehler.
- Schreib-Lese-Speichereinrichtungen mit fehlerhaften Speicheradressen sind also gerade in Datenverarbeitungsvorrichtungen, an die hohe Zuverlässigkeitsanforderungen gestellt sind, zu ersetzen. Zum Austausch von solchen Schreib-Lese- Speichereinrichtungen ist die Datenverarbeitungsvorrichtung in aller Regel außer Betrieb zu setzen. Nach dem mechanischen Austausch der Schreib-Lese-Speichereinrichtung ist die Datenverarbeitungsvorrichtung wieder in Betrieb zu setzen. Außer- und Inbetriebnahme einer Datenverarbeitungsvorrichtung können komplexe, zeitaufwändige Arbeitsvorgänge umfassen. Die Verfügbarkeit der Datenverarbeitungsvorrichtung ist durch die Außerbetriebnahme eingeschränkt.
- Bei der Herstellung von Schreib-Lese-Speichereinrichtungen ist es heute gängige Praxis, in der Schreib-Lese-Speichereinrichtung Ersatzspeicherzellen vorzusehen. Diese Speicherzellen werden etwa am Ende eines Prüfzykluses der Schreib- Lese-Speichereinrichtung in einer Prüfumgebung aktiviert, um defekte Speicherzellen in der Schreib-Lese-Speichereinrichtung zu ersetzen.
- Es ist also Aufgabe der Erfindung, ein Verfahren zur Verfügung zu stellen, mit dem
- - im Betriebszustand einer Datenverarbeitungsvorrichtung fehlerhafte Speicherzellen von Schreib-Lese-Speichereinrichtungen der Datenverarbeitungsvorrichtung ausgeblendet und
- - durch in der Schreib-Lese-Speichereinrichtung befindliche Ersatzspeicherzellen ersetzt werden können.
- Es ist ebenfalls Aufgabe der Erfindung, eine Anordnung in einer Ersatzspeicherzellen aufweisenden Schreib-Lese- Speichereinrichtung zur Verfügung zu stellen, mittels der die Ersatzspeicherzellen Adressen fehlerhafter Speicherzellen zugeordnet werden können.
- Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst. Die diese Aufgabe lösende Anordnung ist im Patentanspruch 7 angegeben. Vorteilhafte Weiterbildungen der Erfindung ergeben sich jeweils aus den Unteransprüchen.
- Beim erfindungsgemäßen Verfahren werden also im Betriebszustand einer Datenverarbeitungsvorrichtung mittels programmierbarer Verbindungseinrichtungen fehlerhafte Speicherzellen einer Schreib-Lese-Speichereinrichtung abgeschaltet und stattdessen Ersatzspeicherzellen angeschaltet. Dabei sind die Ersatzspeicherzellen und die programmierbaren Verbindungseinrichtungen solche, wie sie auch etwa am Ende eines Prüfzykluses der Schreib-Lese-Speichereinrichtung in einer Prüfumgebung benutzt werden, um defekte Speicherzellen in der Schreib-Lese-Speichereinrichtung zu ersetzen. Der Austausch umfasst dabei immer mindestens die kleinste einzeln adressierbare Gruppe von Speicherzellen (im Folgenden Speicheradresse).
- Da der Vorgang im laufenden Betrieb der Datenverarbeitungsvorrichtung erfolgt, entfallen eine Außer- und eine anschließende Wiederinbetriebnahme der Datenverarbeitungsvorrichtung. Die Verfügbarkeit der Datenverarbeitungsvorrichtung wird durch den wesentlich geringeren Zeitaufwand für einen Ersatz fehlerhafter Speicherzellen durch Ersatzspeicherzellen gegenüber einem mechanischen Austausch von Schreib-Lese-Speichereinrichtungen deutlich erhöht.
- Übernimmt eine in der Schreib-Lese-Speichereinrichtung befindliche Steuereinrichtung die Ansteuerung der programmierbaren Verbindungseinrichtungen, so kann in vorteilhafter Weise eine einheitliche Schnittstelle zwischen der Datenverarbeitungsvorrichtung einerseits und der Schreib-Lese- Speichereinrichtung andererseits zum Zweck des Ersetzens fehlerhafter Speicheradressen definiert werden.
- Eine solche Schnittstelle ist dann in bevorzugter Weise ein Steuerbefehl in einem Befehlssatz der Schreib-Lese-Speichereinrichtung. Der Steuerbefehl wird im Bedarfsfall von der Datenverarbeitungsvorrichtung an die Schreib-Lese-Speichereinrichtung übertragen.
- Der Steuerbefehl enthält dann neben seiner spezifischen Kennung (z. B. "Fuse") die zu ersetzende Speicheradresse und in vorteilhafter Weise eine für die Schreib-Lese-Speichereinrichtung spezifische Kodierung, die eine versehentliche, fehlerhafte oder unbefugte Benutzung des Steuerbefehls verhindert.
- Die Kodierung erfolgt in bevorzugter Weise in drei Teilen, wobei jeweils auf Steuerleitungen eine Modekennung und auf den Adressenleitungen ein Eingangsmode übertragen wird.
- Eine Ablaufsteuerung, die Steuerbefehle zum Ersetzen defekter Speicheradresse enthält, ist vorteilhafterweise in einem besonders geschützten Speicherbereich der Datenverarbeitungsvorrichtung abgelegt, etwa als Firmware, als Teil des BIOS (basic input output operating system) oder des Betriebssystems der Datenverarbeitungsvorrichtung. Damit kann die Ablaufsteuerung zum Ersetzen defekter Speicheradressen weitgehend unabhängig von anderen Komponenten der Datenverarbeitungsvorrichtung ablaufen und der Zugriff auf die Ablaufsteuerung etwa über einen Kundendienstmode eingeschränkt werden.
- Schreib-Lese-Speichereinrichtungen, in denen bereits Ersatzspeicherzellen und programmierbare Verbindungseinrichtungen zum Ersatz fehlerhafter Speicherzellen in einer Prüfumgebung vorgesehen sind und die daher in besonders bevorzugter Weise für das erfindungsgemäße Verfahren geeignet sind, sind DRAMs (dynamic random access memories).
- Um ein Programmieren der programmierbaren Verbindungseinrichtungen auch außerhalb einer Prüfumgebung, also etwa in einer Datenverarbeitungsvorrichtung zu ermöglichen, ist in der Schreib-Lese-Speichereinrichtung eine Spannungsquelle vorzusehen, die eine zum Programmieren der Verbindungseinrichtungen notwendige Progammierspannung aus internen Spannungen der Schreib-Lese-Speichereinrichtung zu erzeugen vermag. Ferner ist die Steuereinrichtung in der Schreib-Lese- Speichereinrichtung so zu ergänzen, dass der Steuerbefehl zum Ersetzen fehlerhafter Speicherzellen ausgewertet und umgesetzt wird.
- Nachfolgend wird die Erfindung anhand einer Zeichnung näher erläutert, in deren einziger Figur sie in einer bevorzugten Ausführungsform schematisch dargestellt ist. Zur besseren Übersichtlichkeit wurde die Darstellung auf für die Erläuterung der Erfindung wesentliche Komponenten beschränkt.
- Fig. 1 zeigt eine Schreib-Lese-Speichereinrichtung SLE mit einer Steuereinrichtung StE, einem Speicherzellenfeld SZF, bestehend aus Speicherzellen SZ, und einem Ersatzspeicherzellenfeld ESZF, bestehend aus Ersatzspeicherzellen ESZ. Das Speicherzellenfeld SZF und das Ersatzspeicherzellenfeld ESZF sind sowohl an interne Adressenleitungen Ay als auch an einen Datenbus D angeschlossen.
- In dieser Darstellung umfassen die Begriffe Speicherzelle und Ersatzspeicherzelle jeweils eine Gruppe gemeinsam adressierbarer Einzelspeicherzellen.
- Die Felder pV1 bis pV4 geben schematisch Realisierungsmöglichkeiten für Felder von programmierbaren Verbindungseinrichtungen pV, also etwa elektrischen Fuses und Antifuses, wieder.
- Soll nun eine fehlerhafte Speicherzelle fSZ an einer Fehleradresse aus dem Speicherzellenfeld SZF ersetzt werden, so wird seitens der Datenverarbeitungsvorrichtung über die Steuerleitungen CMD eine Kennung für das Ersetzen einer über die Adressenleitungen Ax übertragenen Fehleradresse der fehlerhaften Speicherzelle fSZ an die Steuereinrichtung StE der Schreib-Lese-Speichereinrichtung SLE übertragen.
- Die Steuereinrichtung StE aktiviert daraufhin eine Spannungsquelle SQ. In der Folge werden beispielsweise programmierbare Verbindungseinrichtungen pV im Feld pV4 in einer Weise angesteuert, dass mindestens die fehlerhafte Speicherzelle fSZ vom Datenbus D getrennt wird. Gleichzeitig werden entsprechend Ersatzspeicherzellen ESZ aus dem Ersatzspeicherzellenfeld ESZF über Verbindungseinrichtungen pV im Feld pV1 an die Fehleradresse angeschlossen. Damit ist an der Fehleradresse ein Austausch einer fehlerhaften Speicherzelle fSZ durch eine Ersatzspeicherzelle ESZ aus dem Ersatzspeicherzellenfeld ESZF erfolgt.
- Ein Abschalten fehlerhafter Speicherzellen kann alternativ auch über programmierbare Verbindungseinrichtungen pV im Feld pV3 und ein Anschalten von Ersatzspeicherzellen über Verbindungseinrichtungen pV im Feld pV2 erfolgen. Bezugszeichenliste SLE Schreib-Lese-Speichereinrichtung
StE Steuereinrichtung
SQ Spannungsquelle
ESZF Ersatzspeicherzellenfeld
ESZ Ersatzspeicherzelle
SZ Speicherzelle
fSZ fehlerhafte Speicherzelle
pV1-pV4 Felder mit programmierbaren Verbindungseinrichtungen
pV programmierbare Verbindungseinrichtungen
Ax Adressenleitungen
Ay interne Adressenleitungen
D Datenbus
CMD Steuerleitungen
Claims (8)
1. Verfahren zum Ersetzen fehlerhafter Speicherzellen (fSZ)
in einer Schreib-Lese-Speichereinrichtung (SLE) einer
Datenverarbeitungsvorrichtung, wobei die
Schreib-Lese-Speichereinrichtung (SLE) Ersatzspeicherzellen (ESZ) und
programmierbare Verbindungseinrichtungen (pV) aufweist und die
Datenverarbeitungsvorrichtung in einem Betriebszustand
fehlerhafte Speicherzellen (fSZ) zu erkennen und deren Adressen
abzuspeichern vermag,
dadurch gekennzeichnet,
dass die Adressen der fehlerhaften Speicherzellen (fSZ) im
Betriebszustand Ersatzspeicherzellen (ESZ) zugeordnet werden
und so die zugeordneten Ersatzspeicherzellen (ESZ) die
fehlerhaften Speicherzellen (fSZ) ersetzen.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
dass die Schreib-Lese-Speichereinrichtung (SLE) eine
Steuereinrichtung (StE) aufweist, die ein Ersetzen der
fehlerhaften Speicherzellen (fSZ) mittels der programmierbaren
Verbindungseinrichtungen (pV) steuert.
3. Verfahren nach Anspruch 2
dadurch gekennzeichnet,
dass die Steuereinrichtung (StE) jeweils mittels eines
Steuerbefehls zum Ersetzen fehlerhafter Speicherzellen (fSZ)
angeregt wird.
4. Verfahren nach Anspruch 3,
dadurch gekennzeichnet,
dass der Steuerbefehl mindestens die Adresse der
fehlerhaften Speicherzellen (fSZ), eine für das Ersetzen spezifische
Kennung und eine Kodierung enthält.
5. Verfahren nach Anspruch 4,
dadurch gekennzeichnet,
dass die Kodierung in mindestens drei Teilen übertragen
wird, die jeweils eine über Steuerleitungen (CMD)
übertragene Modekennung und einen über Adressenleitungen (Ax)
übertragenen Eingangsmode enthalten.
6. Verfahren nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet,
dass die Schreib-Lese-Speichereinrichtung (SLE) ein DRAM ist
oder ein solches enthält und als Ersatzspeicherzellen (ESZ)
statische Speicherzellen vorgesehen werden.
7. Anordnung zum Ersetzen fehlerhafter Speicherzellen in
einer
aufweisenden Schreib-Lese-Speichereinrichtung (SLE),
dadurch gekennzeichnet, dass
- eine Steuereinrichtung (StE),
- programmierbare Verbindungseinrichtungen (pV) und
- Ersatzspeicherzellen (ESZ)
dadurch gekennzeichnet, dass
- eine Spannungsquelle (SQ) eine zum Programmieren der
programmierbaren Verbindungseinrichtungen (pV) notwendige
Programmierspannung erzeugt und
- die Steuereinrichtung (StE) einen zusätzlichen Steuerbefehl
auszuwerten und die Spannungsquelle (SQ) sowie die
programmierbaren Verbindungseinrichtungen so anzusteuern
vermag, dass eine der Ersatzspeicherzellen an die Adresse der
fehlerhaften Speicherzelle angeschlossen ist.
8. Anordnung nach Anspruch 7,
dadurch gekennzeichnet,
dass die Schreib-Lese-Speichereinrichtung (SLE) ein DRAM ist
oder ein solches enthält.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10146931A DE10146931B4 (de) | 2001-09-24 | 2001-09-24 | Verfahren und Anordnung zum Ersetzen fehlerhafter Speicherzellen in Datenverarbeitungsvorrichtungen |
US10/253,465 US7065687B2 (en) | 2001-09-24 | 2002-09-24 | Method for replacing defective memory cells in data processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10146931A DE10146931B4 (de) | 2001-09-24 | 2001-09-24 | Verfahren und Anordnung zum Ersetzen fehlerhafter Speicherzellen in Datenverarbeitungsvorrichtungen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10146931A1 true DE10146931A1 (de) | 2003-04-30 |
DE10146931B4 DE10146931B4 (de) | 2007-12-06 |
Family
ID=7700032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10146931A Expired - Fee Related DE10146931B4 (de) | 2001-09-24 | 2001-09-24 | Verfahren und Anordnung zum Ersetzen fehlerhafter Speicherzellen in Datenverarbeitungsvorrichtungen |
Country Status (2)
Country | Link |
---|---|
US (1) | US7065687B2 (de) |
DE (1) | DE10146931B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10334520A1 (de) * | 2003-07-29 | 2005-03-10 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Fehlerkorrektur bei einem digitalen Speicher |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101342074B1 (ko) * | 2006-10-25 | 2013-12-18 | 삼성전자 주식회사 | 컴퓨터시스템 및 그 제어방법 |
US7925939B2 (en) * | 2008-09-26 | 2011-04-12 | Macronix International Co., Ltd | Pre-code device, and pre-code system and pre-coding method thererof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4939694A (en) * | 1986-11-03 | 1990-07-03 | Hewlett-Packard Company | Defect tolerant self-testing self-repairing memory system |
US5313424A (en) * | 1992-03-17 | 1994-05-17 | International Business Machines Corporation | Module level electronic redundancy |
US5659551A (en) * | 1995-05-31 | 1997-08-19 | International Business Machines Corporation | Programmable computer system element with built-in self test method and apparatus for repair during power-on |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59121699A (ja) * | 1982-12-28 | 1984-07-13 | Toshiba Corp | 冗長性回路変更装置 |
JP3301047B2 (ja) * | 1993-09-16 | 2002-07-15 | 株式会社日立製作所 | 半導体メモリシステム |
US5758056A (en) * | 1996-02-08 | 1998-05-26 | Barr; Robert C. | Memory system having defective address identification and replacement |
JPH1011993A (ja) * | 1996-06-27 | 1998-01-16 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
2001
- 2001-09-24 DE DE10146931A patent/DE10146931B4/de not_active Expired - Fee Related
-
2002
- 2002-09-24 US US10/253,465 patent/US7065687B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4939694A (en) * | 1986-11-03 | 1990-07-03 | Hewlett-Packard Company | Defect tolerant self-testing self-repairing memory system |
US5313424A (en) * | 1992-03-17 | 1994-05-17 | International Business Machines Corporation | Module level electronic redundancy |
US5659551A (en) * | 1995-05-31 | 1997-08-19 | International Business Machines Corporation | Programmable computer system element with built-in self test method and apparatus for repair during power-on |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10334520A1 (de) * | 2003-07-29 | 2005-03-10 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Fehlerkorrektur bei einem digitalen Speicher |
DE10334520B4 (de) * | 2003-07-29 | 2008-08-21 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Fehlerkorrektur bei einem digitalen Speicher |
Also Published As
Publication number | Publication date |
---|---|
US7065687B2 (en) | 2006-06-20 |
US20030061532A1 (en) | 2003-03-27 |
DE10146931B4 (de) | 2007-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102004021267B4 (de) | Verfahren zum Testen eines Speicherbausteins und Prüfanordnung | |
EP1124232B1 (de) | Integrierter Halbleiterspeicher mit redundanter Einheit von Speicherzellen | |
EP1113362B1 (de) | Integrierter Halbleiterspeicher mit einer Speichereinheit zum Speichern von Adressen fehlerhafter Speicherzellen | |
DE10147138B4 (de) | Verfahren zur Integration von imperfekten Halbleiterspeichereinrichtungen in Datenverarbeitungsvorrichtungen | |
DE102005001520A1 (de) | Integrierte Speicherschaltung und Verfahren zum Reparieren eines Einzel-Bit-Fehlers | |
DE19951048C2 (de) | Verfahren zur Identifizierung einer integrierten Schaltung | |
DE19922786B4 (de) | Halbleiterspeicher mit Testeinrichtung | |
DE10229164B4 (de) | Speicherbaustein mit einem Datengenerator und einer Testlogik und Verfahren zum Testen von Speicherzellen eines Speicherbausteins | |
DE19622275A1 (de) | Redundanzkonzept für integrierte Speicher mit ROM-Speicherzellen | |
DE10146931B4 (de) | Verfahren und Anordnung zum Ersetzen fehlerhafter Speicherzellen in Datenverarbeitungsvorrichtungen | |
DE102004036545B3 (de) | Integrierter Halbleiterspeicher mit redundanten Speicherzellen | |
DE10311373B4 (de) | Integrierter Speicher mit redundanten Einheiten von Speicherzellen und Verfahren zum Test eines integrierten Speichers | |
EP1102168B1 (de) | Integrierter Speicher mit Speicherzellen und Referenzzellen | |
DE19944037C1 (de) | Integrierter Speicher mit Speicherzellen und Referenzzellen | |
DE10050212A1 (de) | Verfahren und integrierte Schaltung zum Testen eines Speichers mit mehreren Speicherbänken | |
EP0353660B1 (de) | Verfahren zur Fehlersicherung in Speichersystemen von Datenverarbeitungsanlagen, insbesondere Fernsprechvermittlungsanlagen | |
DE10002127B4 (de) | Testverfahren für einen Datenspeicher | |
DE19954346A1 (de) | Speichereinrichtung | |
DE102004052594B3 (de) | Integrierter Halbleiterspeicher | |
DE10307027A1 (de) | Verfahren und Testeinrichtung zum Ermitteln einer Reparaturlösung für einen Speicherbaustein | |
DE19708965C2 (de) | Halbleiterdatenspeicher | |
DE60208376T2 (de) | Verfahren zum Speichern von Fehlern einer Speichervorrichtung in einem Diagnosefeld mit minimaler Speicherkapazität | |
EP2002446B1 (de) | Verfahren zum betreiben einer speichereinrichtung mit markierung von als fehlerhaft erkannten speicherblöcken | |
DE102004041658A1 (de) | Verfahren zum Testen eines integrierten Halbleiterspeichers | |
EP1141835B1 (de) | Integrierter speicher mit redundanz |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |