DE10143932A1 - Shunt-Widerstandanordnung - Google Patents
Shunt-WiderstandanordnungInfo
- Publication number
- DE10143932A1 DE10143932A1 DE2001143932 DE10143932A DE10143932A1 DE 10143932 A1 DE10143932 A1 DE 10143932A1 DE 2001143932 DE2001143932 DE 2001143932 DE 10143932 A DE10143932 A DE 10143932A DE 10143932 A1 DE10143932 A1 DE 10143932A1
- Authority
- DE
- Germany
- Prior art keywords
- shunt resistor
- shunt
- rear side
- parallel
- arrangement according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000284 resting effect Effects 0.000 title 1
- 239000004020 conductor Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000012876 carrier material Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- 229910002482 Cu–Ni Inorganic materials 0.000 description 1
- 229910000914 Mn alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- QQHSIRTYSFLSRM-UHFFFAOYSA-N alumanylidynechromium Chemical compound [Al].[Cr] QQHSIRTYSFLSRM-UHFFFAOYSA-N 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
- G01R1/203—Resistors used for electric measuring, e.g. decade resistors standards, resistors for comparators, series resistors, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
Abstract
Die vorliegende Erfindung betrifft eine Anordnung mit einem ersten Shunt-Widerstand sowie mindestens einem parallel zum ersten Shunt-Widerstand geschalteten weiteren Shunt-Widerstand, deren an der Vorderseite der Shunt-Widerstände angeordnete Lastanschlüsse zwischen einem ersten und einem zweiten Versorgungspotential angeordnet sind, die jeweils eine großflächige Rückseiten-Kontaktierung aufweisen, die mit unterschiedlichen Potentialen beaufschlagt sind.
Description
- Die vorliegende Erfindung betrifft eine Shunt-Widerstandsanordnung der im Oberbegriff des Patentanspruchs 1 genannten Art.
- Zum Messen von hohen Strömen, d. h. von einigen Ampere bis zu einigen hundert Ampere, werden Shunt-Widerstände verwendet. Shunt-Widerstände, nachfolgend auch kurz als Shunts bezeichnet, sind Messwiderstände, die in Reihe zu dem zu messenden Bauelement geschaltet sind. Aus der am Shunt-Widerstand abfallende Spannung kann der Strom im Hauptstrompfad abgeleitet werden. Shunt-Widerstände finden beispielsweise in Gleichstromsystemen Anwendung, da hier die Möglichkeit des Einsatzes von rein induktiven Stromwandlern nicht gegeben ist. Auch ist die Art der Stromerfassung in Bezug auf die Präzision sowie die Störempfindlichkeit ausgesprochen zuverlässig.
- Gegenwärtig werden Shunt-Widerstände auf getrennten, isolierten Sockeln aufgebaut und die Anschlussleitungen - sowohl für den Laststrom, als auch für die Shunt-Spannungsmessung - einzeln angeschlossen. Dabei wird der Shunt-Widerstand in der Regel in unmittelbarer Nähe der Sicherungen des Gleichstromsystems angeordnet. In bevorzugter Weise sind diese Sicherungen als NH-Sicherungselemente (Niederspannungs-Hochleistungs- Sicherungselemente) ausgebildet und demgemäss ist der Platzbedarf für zwei einzelne NH-Sicherungselemente und für den separat aufgebauten Shunt-Widerstand sowie für den damit verbundenen Aufwand an Material und Installationskosten vergleichsweise bedeutend.
- Zur Erhöhung der Strombelastung von Shunt-Widerständen werden in der Regel mehrere Einzelbauelemente parallel geschaltet. Ein typischer Aufbau eines bekannten Hochleistungs-Shunts ist in der Fig. 1 dargestellt. Hochleistungs-Shunts 1 weisen in der Regel ein thermisch gut leitendes Trägermaterial 2 auf. Auf diesem Träger ist eine in der Regel dünne, elektrisch isolierende, aber thermisch leitende Isolationsschicht 3 und darauf die eigentliche Widerstandsschicht bzw. das Widerstandsmuster 4 aufgebracht. Die Laststromkontaktflächen 5a, 5b sind mit jeweils einem Versorgungspotential U, U' verbunden. Zur Messung einer Messspannung sind Sense-Kontaktflächen 6a, 6b vorgesehen, welche ihrerseits mit Messanschlüssen S+, S- kontaktiert sind.
- Die Fig. 2 zeigt, in Form eines schematischen Schaltbildes (links) sowie in der Draufsicht (rechts), eine typische Kontaktierung eines bekannten Hochleistungs-Shunts 1 entsprechend Fig. 1. Dabei bezeichnen S+ und S- wiederum die Messanschlüsse, welche mit den Sense-Kontaktflächen 6a, 6b verbunden sind. Die Laststromanschlüsse mit den Versorgungspotentialen U, U' sind mit den Laststrom-Kontaktflächen 5a, 5b verbunden. Das Bezugszeichen 11 bezeichnet die Rückseite bzw. den Rückseitenkontakt des Shunt-Widerstands 1. Die Kontaktierung der im Laststrompfad angeordneten Widerstandsschicht 4 des Shunt-Widerstands 1 erfolgt vollständig auf dessen Vorderseite. Die Rückseite 11 ist in Fig. 2 elektrisch nicht mit der Vorderseite verbunden und wirkt quasi wie eine Abschirmung. Die Isolationsfähigkeit zwischen der Rückseite 11 und der Vorderseite wird bei einem Hochleistungs-Shunt 1 entsprechend Fig. 2 im wesentlichen durch die Isolationsschicht 3 bestimmt und begrenzt die Nennspannung solcher Bauelemente in der Regel auf 100 Volt. Eine Verwendung von Hochleistungs- Shunt-Widerständen in Leistungshalbleitermodulen oberhalb von 100 Volt Nennspannung setzt daher eine Kontaktierung der Rückseite 11 mit einem der beiden Laststrom-Kontaktflächen 5a, 5b auf der Vorderseite, wie dies in der Fig. 3 illustriert ist, voraus. Fig. 3 zeigt im Schaltbild (links) und in der Draufsicht (rechts) eine Verschaltung eines Shunt- Widerstandes 1, der für höhere Spannungen ausgelegt ist. Die Rückseite (schwarz gepunktete Zone) ist mit dem Laststromanschluss, der das Potential U aufweist, verbunden.
- Für den Fall, dass eine Shunt-Widerstandsanordnung mehrere Shunt-Widerstände 1a, 1b im selben Strompfad aufweist, so sind diese zum einen parallel geschaltet und zum anderen symmetrisch in den Laststrompfad eingebracht, d. h. deren Rückseitenkontaktierungen liegen jeweils symmetrisch auf demselben Versorgungspotential, hier beispielsweise U' (Fig. 4).
- Fig. 5 zeigt eine in einem Halbleitermodul 12 angeordnete, bekannte Shunt-Widerstandsanordnung entsprechend Fig. 4, wobei Fig. 5 hier die Flächenverhältnisse auf einer Leiterplatte 13 illustriert. In der Anordnung sind zwei Bauelemente 8, 9 auf einer Leiterplatte 13 im weiteren Sinne, wie etwa ein Keramiksubstrat mit Kupferbahnen (Z. B. DCB), angeordnet. Zwei parallel geschaltete Shunt-Widerstände 1a, 1b liegen mit ihren Rückseitenkontakten 11a, 11b auf der Leiterbahn 10a auf. Beide Rückseitenkontakte 11a, 11b der parallel geschalteten Shunt-Widerstände 1a, 1b liegen folglich auf demselben Potential U'. In Verbindung mit einlagigen, gedruckten Schaltungen wird in einer solchen bekannten Shunt-Widerstandsanordnung die jeweils andere Leiterbahn 10b seitlich an die Shunt-Widerstände 1a, 1b herangeführt. Mittels Bondverbindungen 7 sind die Shunt-Widerstände 1a, 1b jeweils mit den Leiterbahnen 10a, 10b, die an den Laststromanschlüssen angeschlossen sind, kontaktiert.
- Insgesamt ist demnach für bekannte, parallel geschaltete Shunt-Widerstandsanordnungen die Tatsache charakteristisch, dass deren Rückseitenkontakte 11a, 11b jeweils auf derselben Leiterbahn angeordnet sind und damit aufgrund des Layouts der jeweiligen Leiterplatte 13 typischerweise eng beieinander angeordnet sein müssen. Dadurch kann zwar die Strombelastbarkeit in befriedigender Weise erhöht werden, aber die Kontaktierung dieser parallel geschalteten Shunt-Widerstände 1a, 1b benötigt zusätzlichen Platz auf der Leiterplatte 13 zur Heranführung der Leiterbahnen 10a, 10b und Anordnung der Bond- Kontaktierungen. Insbesondere bei Hochleistungs-Shunts, die einlagig gedruckte, relativ großflächige Leiterbahnen 10a, 10b aufweisen, ergeben sich dadurch mithin erhebliche Einschränkungen im Layout-Design, was häufig insbesondere bei sehr vielen Bauelementen 8, 9 bzw. Shunt-Widerständen 1a, 1b innerhalb eines Halbleitermoduls 12 einen größeren Flächenbedarf auf der Leiterplatte 13 zur Folge hat.
- Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Shunt-Widerstandsanordnung bereitzustellen, die einen gegenüber herkömmlichen Anordnungen höheren Freiheitsgrad im Layout-Design aufweist bzw. die einen geringeren Platzbedarf auf der Leiterplatte benötigt. Insbesondere soll die Shunt- Widerstandsanordnung mit vergleichsweise geringem Aufwand und damit kostengünstig realisierbar sein.
- Die Aufgabe wird erfindungsgemäß mittels einer Anordnung gemäss dem Oberbegriff des Anspruchs 1 gelöst. Demgemäß ist eine Anordnung mit einem ersten Shunt-Widerstand sowie mindestens einem parallel zum ersten Shunt-Widerstand geschalteten weiteren Shunt-Widerstand vorgesehen, deren an der Vorderseite der Shunt-Widerstände angeordnete Lastanschlüsse zwischen einem ersten und einem zweiten Versorgungspotential angeordnet sind, die jeweils eine großflächige Rückseiten- Kontaktierung aufweisen, die mit unterschiedlichen Potentialen beaufschlagt sind.
- Bevorzugte Ausführungsformen und vorteilhafte Weiterbildungen sind in den nachgeordneten, abhängigen Patentansprüchen aufgeführt.
- Die erfindungsgemäße Anordnung weist mindestens zwei parallel geschaltete Shunt-Widerstände auf. Das Problem der platzsparenden Anordnung der mindestens zwei Shunt-Widerstände wird also dadurch gelöst, dass die Rückseitenkontaktierungen asymmetrisch mit den Laststromanschlüssen derart kontaktiert sind, dass der erste Shunt-Widerstand mit seiner Rückseitenkontaktierung an eine erste Leiterbahn, die mit einem ersten Versorgungspotential beaufschlagt ist, angeschlossen ist, während die Rückseitenkontaktierung mindestens eines weiteren Shunt-Widerstandes mit einer anderen Leiterbahn, die mit einem weiteren Versorgungspotential beaufschlagt ist, verbunden ist. Mit anderen Worten liegen erfindungsgemäß zumindest zwei Shunt-Widerstände mit ihren Rückseiten-Kontaktierungen auf unterschiedlichen Potentialen des Laststrompfads. Die elektrische Verbindung zu den Leiterbahnen erfolgt mittels Bondverbindungen. Durch die erfindungsgemäße, asymmetrische Anordnung der Shunts kann vorteilhafterweise auch die unter dem Shunt als Montagefläche genutzte Kontaktfläche als Leiterbahn in zweiter Ebene ausgenutzt werden.
- Gemäss einer bevorzugten Ausführungsform ist ein Vorderseitenanschluss und die Rückseitenkontaktierung des Shunt- Widerstands durchkontaktiert. Alternativ kann ein Lastanschluss an der Vorderseite eines Shunt-Widerstands sowie dessen Rückseiten-Kontaktierung auch mittels Bonddrähten elektrisch miteinander verbunden sein.
- Die Shunt-Widerstandsanordnung ist vorteilhafterweise in einem Bauelement-Modul angeordnet. Das Bauelement-Modul weist typischerweise zur Parallelschaltung der Shunt-Widerstände nebengeschaltete weitere Halbleiterbauelemente, beispielsweise Dioden, MOSFETs, IGBTs, Thyristoren, GTOs, etc. auf.
- Die Shunt-Widerstände sind im Laststrompfad angeordnet und weisen insbesondere folgende Schichten auf.
- - ein thermisch gut leitendes Trägermaterial für die Rückseiten-Kontaktierung, auf welches eine dünne Isolationsschicht und darauf mindestens eine Widerstandsschicht aufgebracht ist,
- - Sense-Bondkontaktflächen, an denen die an dem Shunt- Widerstand abfallende Messspannung abgreifbar ist, Laststromkontaktflächen auf der Vorderseite des Shunt- Widerstandes, an welchen Bondverbindungen die Kontaktierungs-Verbindung zu Leiterbahnen des Laststrompfades und damit zur Versorgungsspannung herstellen.
- Das Trägermaterial, das als Kühlkörper dem Abführen von Wärme von den Shunt-Elementen und den Halbleiterbauelementen dient, besteht beispielsweise aus Kupfer. Die Isolationsschicht bestimmt im wesentlichen die Spannungsfestigkeit der Shunt- Elemente und weist beispielsweise eine elektrisch isolierende, jedoch thermisch gut leitfähige Keramik oder eine ein geeigneten Kunststoff (z. B. Epoxydharz) enthaltende Keramik mit diesen Eigenschaften auf. Die Widerstandsschicht aufgebracht ist in der Regel eine Legierung wie beispielsweise eine Cu- Ni-Legierung, eine Al-Cr-Legierung oder vorzugsweise eine Cu- Mn-Legierung.
- Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Es zeigt dabei:
- Fig. 1 mittels einer schematischen Querschnitt-Darstellung sowie einer Draufsicht den Aufbau eines bekannten Shunt-Widerstands;
- Fig. 2 das Schaltbildes und die Draufsicht einer Verschaltung eines bekannten Shunt-Widerstands;
- Fig. 3 das Schaltbildes und die Draufsicht einer weiteren Verschaltung eines bekannten Shunt-Widerstands;
- Fig. 4 das Schaltbildes und die Draufsicht einer bekannten, parallelen Verschaltung zweier Shunt-Widerstände mit symmetrisch kontaktierten Rückseiten;
- Fig. 5 den Bondplan einer in einem Halbleitermodul angeordneten, bekannten Shunt-Widerstandsanordnung mit zwei parallel geschalteten, symmetrischen Shunt- Widerständen;
- Fig. 6 das Schaltbildes und die Draufsicht einer bevorzugten Ausführungsform der erfindungsgemäßen parallel verschalteten Shunt-Widerständen mit asymmetrisch kontaktierten Rückseiten;
- Fig. 7 den Bondplan einer besonders bevorzugte Ausführungsform eines Halbleitermoduls mit Shunt-Widerständen mit asymmetrisch kontaktierten Rückseiten.
- In den Figuren der Zeichnung sind - sofern nichts anderes angegeben ist - gleiche oder funktionsgleiche Elemente und Teile mit gleichen Bezugszeichen bezeichnet. Die Fig. 1 bis 5 wurden bereits eingangs im Zuge der Darstellung bekannter Shunt-Anordnungen erörtert.
- Die erfindungsgemäße Shunt-Anordnung wird in der Fig. 6 illustriert, links in einem Schaltbild und rechts in der Draufsicht. Die Laststrom-Kontaktflächen 5a, 5b sind beispielsweise mittels Bonddrähten an jeweils ein Versorgungspotential U bzw. U' angeschlossen bzw. mit diesem kontaktiert. Das erste Versorgungspotenzial U kann beispielsweise ein positives Versorgungspotenzial sein, während das zweite Versorgungspotenzial U' beispielsweise ein negatives Versorgungspotenzial oder das Potenzial der Bezugsmasse sein kann. Zur Messung der am Shunt-Widerstand 1a, 1b abfallenden Spannung sind Sense- Kontaktflächen 6a, 6b vorgesehen, welche ihrerseits mit den Messanschlüssen S+, S- kontaktiert sind.
- Die Rückseitenkontakte 11a, 11b (gepunktete Fläche) der in Fig. 6 dargestellten Ausführungsform sind mit unterschiedlichen Potentialen U, U' beaufschlagt. Dadurch lässt sich vorteilhafterweise ausnutzen, dass die unter den Shunt- Widerständen 1a, 1b gelegene Kontaktfläche als Leiterbahn in zweiter Ebene zur Verfügung steht und somit zum Teil nicht seitlich an die Shunt-Elemente 1a, 1b herangeführt werden muss.
- Eine Bauelemente-Anordnung mit zwei Halbleiter-Bauelementen 8, 9, im vorliegenden Fall eine Diode 8 und ein Leistungsschalter (IGBT) 9, sowie mit zwei - erfindungsgemäß parallel geschalteten - Shunt-Widerständen 1a, 1b ist in der Fig. 7 dargestellt. Die zwei parallel geschalteten Shunt-Widerstände 1a, 1b sind mit ihren Rückseitenkontakten jeweils auf unterschiedlichen Leiterbahnen 10a, 10b angeordnet, d. h. der Shunt-Widerstand 1a ist auf der Leiterbahn 10a angeordnet und mit dem Potential U' verbunden, während der Shunt-Widerstand 1b auf der Leiterbahn 10b angeordnet ist und somit mit dem Potential U verbunden ist.
- Ein Shunt-Widerstand 1a, 1b weist jeweils ein thermisch gut leitendes Trägermaterial 2 auf, auf welches eine dünne Isolationsschicht 3 und darauf mindestens eine Widerstandsschicht 4 aufgebracht ist. Die Widerstandsbahn 4 ist beispielsweise eine Cu-Ni Legierung. Die Sense-Kontaktflächen 6a, 6b auf der Vorderseite der Shunt-Widerstände 1a, 1b sind mit den Messanschlüssen S+ und S- kontaktiert. Die Laststromkontaktflächen 5a, 5b auf der Vorderseite der Shunt-Widerstände 1a, 1b sind mittels einer Vielzahl von Bondverbindungen 7 mit den Leiterbahnen 10a, 10b und damit mit der Versorgungsspannung U, U' verbunden.
- Bezüglich des elektrischen Verhaltens bleiben die Symmetrie- Eigenschaften erhalten. Durch die erfindungsgemäße Anordnung wird jedoch vorteilhafterweise in Bezug auf das Design einen höheren Freiheitsgrad im Design-Layout erreicht, insbesondere dadurch, dass durch die erfindungsgemäße Parallelschaltung von Shunt-Widerständen eine wertvolle Flächenersparnis auf der Leiterplatte 13 realisiert werden kann. Bezugszeichenliste 1 Hochleistungs-Shunt, Shunt-Widerstand
1a, 1b Shunt-Widerstände
2 Trägermaterial
3 Isolationsschicht
4 Widerstandsschicht
5a, 5b Laststrom-Kontaktflächen
6a, 6b Sense-Kontaktflächen
7 Bondverbindungen
8 Diode
9 Leistungsschalter, IGBT
10a, 10b Leiterbahnen
11, 11a, 11b Rückseitenkontakte, Rückseiten
12 Halbleitermodul, Bauelement-Modul
13 Leiterplatte
U, U' Versorgungspotential
S+, S- Messanschlüssen
Claims (7)
1. Anordnung mit einem ersten Shunt-Widerstand (1a) sowie
mindestens einem parallel zum ersten Shunt-Widerstand (1a)
geschalteten weiteren Shunt-Widerstand (1b),
deren an der Vorderseite der Shunt-Widerstände (1a, 1b) angeordnete Lastanschlüsse (5a, 5b) zwischen einem ersten und einem zweiten Versorgungspotential (U, U') angeordnet sind und
die jeweils eine großflächige Rückseiten-Kontaktierung (11a, 11b) mit unterschiedlichen Potentialen (U, U') aufweisen.
deren an der Vorderseite der Shunt-Widerstände (1a, 1b) angeordnete Lastanschlüsse (5a, 5b) zwischen einem ersten und einem zweiten Versorgungspotential (U, U') angeordnet sind und
die jeweils eine großflächige Rückseiten-Kontaktierung (11a, 11b) mit unterschiedlichen Potentialen (U, U') aufweisen.
2. Anordnung nach Anspruch 1,
dadurch gekennzeichnet,
dass der erste Shunt-Widerstand (1a) mit seiner Rückseiten-
Kontaktierung (11a) auf einer ersten, mit dem ersten
Versorgungspotential (U') beaufschlagten Leiterbahn (10a) und der
weitere Shunt-Widerstand (1b) mit seiner Rückseiten-
Kontaktierung (11b) auf einer zweiten, mit dem zweiten
Versorgungspotential (U) beaufschlagten Leiterbahn (10b)
aufliegt.
3. Anordnung nach einem der vorstehenden Ansprüche,
dadurch gekennzeichnet,
dass jeweils ein Lastanschluss (5a, 5b) an der Vorderseite
eines Shunt-Widerstands (1a, 1b) sowie dessen Rückseiten-
Kontaktierung (11a, 11b) mittels Bonddrähten (7) elektrisch
miteinander verbunden sind.
4. Anordnung nach einem der vorstehenden Ansprüche,
dadurch gekennzeichnet,
dass jeweils ein Lastanschluss (5a, 5b) an der Vorderseite
eines Shunt-Widerstands (1a, 1b) sowie dessen Rückseiten-
Kontaktierung (11a, 11b) mittels einer Durchkontaktierung
elektrisch miteinander verbunden sind.
5. Anordnung nach einem der vorstehenden Ansprüche,
dadurch gekennzeichnet,
dass mindestens ein weiteres Bauelement (8, 9), insbesondere
ein Halbleiter-Bauelement (8, 9), vorgesehen ist, welches
parallel oder in Reihe zur Parallelschaltung der Shunt-
Widerstände (1a, 1b) angeordnet ist und welches elektrisch
mit mindestens einem Versorgungspotential (U) verbunden ist.
6. Anordnung nach Anspruch 5,
dadurch gekennzeichnet,
dass das Bauelement (8, 9) als Diode, MOSFET, IGBT,
Thyristor, GTO oder GCT ausgebildet ist.
7. Anordnung nach einem der vorstehenden Ansprüche,
dadurch gekennzeichnet,
dass ein Shunt-Widerstand (1a, 1b) enthält:
ein thermisch gut leitendes Trägermaterial (2) für die Rückseiten-Kontaktierung, auf welches eine dünne Isolationsschicht (3) und darauf mindestens eine Widerstandsschicht (4) aufgebracht ist,
Sense-Bondkontaktflächen (6a, 6b), an denen die an dem Shunt-Widerstand (1a, 1b) abfallende Messspannung abgreifbar ist,
Laststromkontaktflächen (5a, 5b) auf der Vorderseite des Shunt-Widerstandes (1a, 1b), an welchen Bondverbindungen (7) die Kontaktierungs-Verbindung zu Leiterbahnen (10a, 10b) des Laststrompfades und damit zur Versorgungsspannung (U, U') herstellen.
ein thermisch gut leitendes Trägermaterial (2) für die Rückseiten-Kontaktierung, auf welches eine dünne Isolationsschicht (3) und darauf mindestens eine Widerstandsschicht (4) aufgebracht ist,
Sense-Bondkontaktflächen (6a, 6b), an denen die an dem Shunt-Widerstand (1a, 1b) abfallende Messspannung abgreifbar ist,
Laststromkontaktflächen (5a, 5b) auf der Vorderseite des Shunt-Widerstandes (1a, 1b), an welchen Bondverbindungen (7) die Kontaktierungs-Verbindung zu Leiterbahnen (10a, 10b) des Laststrompfades und damit zur Versorgungsspannung (U, U') herstellen.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001143932 DE10143932B4 (de) | 2001-09-07 | 2001-09-07 | Shunt-Widerstandanordnung |
JP2002261110A JP2003114241A (ja) | 2001-09-07 | 2002-09-06 | 分路抵抗器配置 |
US10/237,540 US6756877B2 (en) | 2001-09-07 | 2002-09-09 | Shunt resistor configuration |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001143932 DE10143932B4 (de) | 2001-09-07 | 2001-09-07 | Shunt-Widerstandanordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10143932A1 true DE10143932A1 (de) | 2003-04-03 |
DE10143932B4 DE10143932B4 (de) | 2006-04-27 |
Family
ID=7698077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2001143932 Expired - Fee Related DE10143932B4 (de) | 2001-09-07 | 2001-09-07 | Shunt-Widerstandanordnung |
Country Status (3)
Country | Link |
---|---|
US (1) | US6756877B2 (de) |
JP (1) | JP2003114241A (de) |
DE (1) | DE10143932B4 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007056581A1 (de) * | 2007-11-23 | 2009-06-10 | Behr-Hella Thermocontrol Gmbh | Vorrichtung zur Ansteuerung eines elektrischen Verbrauchers, insbesondere eines Kfz-Gebläsemotors |
WO2020182340A1 (de) | 2019-03-08 | 2020-09-17 | Sew-Eurodrive Gmbh & Co. Kg | Antrieb mit von einem wechselrichter speisbarem elektromotor und verfahren zum betreiben eines antriebs |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101206249B (zh) * | 2006-12-22 | 2010-09-29 | 鸿富锦精密工业(深圳)有限公司 | 电子负载装置 |
GB0805585D0 (en) * | 2008-03-27 | 2008-04-30 | Ultra Electronics Ltd | Current measurement apparatus |
KR101143156B1 (ko) | 2011-03-15 | 2012-05-08 | 한국산업기술대학교산학협력단 | 전자 기기의 의해 소비되는 전력을 측정하는 전력 모니터링 장치 및 이를 이용한 멀티 플러그 어댑터 |
DE102014102018B3 (de) * | 2014-02-18 | 2015-02-19 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit niederinduktiv ausgestalteten modulinternen Last- und Hilfsverbindungseinrichtungen |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01197203A (ja) * | 1988-02-02 | 1989-08-08 | Shin Meiwa Ind Co Ltd | ごみ吸引車 |
DE4115328A1 (de) * | 1990-05-09 | 1991-11-14 | Sfernice S A | Elektrische widerstaende und verfahren zu deren herstellung |
JPH07307202A (ja) * | 1994-05-10 | 1995-11-21 | Yokogawa Electric Corp | シャント抵抗器 |
EP1009030A2 (de) * | 1998-12-09 | 2000-06-14 | Fuji Electric Co. Ltd. | Halbleiteranordnung mit einem Leistungselement und einer Schutzschaltung |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3758331B2 (ja) | 1997-09-18 | 2006-03-22 | 富士電機デバイステクノロジー株式会社 | 半導体装置用のシャント抵抗素子およびその実装方法並びに半導体装置 |
-
2001
- 2001-09-07 DE DE2001143932 patent/DE10143932B4/de not_active Expired - Fee Related
-
2002
- 2002-09-06 JP JP2002261110A patent/JP2003114241A/ja active Pending
- 2002-09-09 US US10/237,540 patent/US6756877B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01197203A (ja) * | 1988-02-02 | 1989-08-08 | Shin Meiwa Ind Co Ltd | ごみ吸引車 |
DE4115328A1 (de) * | 1990-05-09 | 1991-11-14 | Sfernice S A | Elektrische widerstaende und verfahren zu deren herstellung |
JPH07307202A (ja) * | 1994-05-10 | 1995-11-21 | Yokogawa Electric Corp | シャント抵抗器 |
EP1009030A2 (de) * | 1998-12-09 | 2000-06-14 | Fuji Electric Co. Ltd. | Halbleiteranordnung mit einem Leistungselement und einer Schutzschaltung |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007056581A1 (de) * | 2007-11-23 | 2009-06-10 | Behr-Hella Thermocontrol Gmbh | Vorrichtung zur Ansteuerung eines elektrischen Verbrauchers, insbesondere eines Kfz-Gebläsemotors |
WO2020182340A1 (de) | 2019-03-08 | 2020-09-17 | Sew-Eurodrive Gmbh & Co. Kg | Antrieb mit von einem wechselrichter speisbarem elektromotor und verfahren zum betreiben eines antriebs |
Also Published As
Publication number | Publication date |
---|---|
JP2003114241A (ja) | 2003-04-18 |
US6756877B2 (en) | 2004-06-29 |
US20030075732A1 (en) | 2003-04-24 |
DE10143932B4 (de) | 2006-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0841843B1 (de) | Leistungsmodul zur Ansteuerung von Elektromotoren | |
DE102007013186B4 (de) | Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben | |
DE102005036116B4 (de) | Leistungshalbleitermodul | |
EP1178595B1 (de) | Induktivitätsarme Schaltungsanordnung | |
DE19549011C2 (de) | Leistungshalbleiter-Modul mit parallelgeschalteten IGBT-Chips und zusätzlicher Verbindung der Emitterkontakte | |
EP1265282B1 (de) | Schaltungsanordnung | |
EP0738008A2 (de) | Leistungshalbleitermodul | |
DE10143932B4 (de) | Shunt-Widerstandanordnung | |
EP1433204A2 (de) | Anordnung mit leistungshalbleiterbauelementen zur leistungssteuerung hoher ströme und anwendung der anordnung | |
DE112018002547T5 (de) | Schaltungsvorrichtung | |
EP2091081B1 (de) | Schaltungsanordnung mit Bondverbindung | |
WO2020200946A1 (de) | Elektronische schaltungseinheit | |
DE10109548B4 (de) | Schaltungsanordnung zum Schalten von Strömen | |
EP1455391B1 (de) | Leistungshalbleitermodul mit Sensorikbauteil | |
DE102015219225A1 (de) | Halbleitervorrichtung | |
DE10333315B4 (de) | Leistungshalbleitermodul | |
DE102020214306A1 (de) | Leiterplattenanordnung, Inverter sowie Kraftfahrzeug | |
DE10102750B4 (de) | Schaltungsanordnung | |
DE4444808B4 (de) | Halbleitervorrichtung | |
DE10109329C1 (de) | Schaltungsanordnung | |
DE102020203145B4 (de) | Leiterplattenanordnung | |
DE102021123636B4 (de) | Leistungshalbleitermodul mit einer Substratanordnung, mit Leistungshalbleiterbauelementen und mit einer Folienstapelanordnung | |
DE102022207922B3 (de) | Leistungselektronikmodul, Elektroantrieb und Kraftfahrzeug | |
DE102021208772B4 (de) | Halbbrücke für einen Inverter zum Betreiben eines Elektrofahrzeugantriebs, Leistungsmodul umfassend mehrere Halbbrücken, Inverter, Verfahren zum Herstellen eines Inverters | |
DE102022207542A1 (de) | Leistungshalbleitermodul |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H01L 2516 |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: SIEMENS AG, 80333 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |