DE10134462B4 - Verfahren zur Planarisierung der Oberfläche eines Halbleiterwafers und Vorrichtung zur Durchführung dieses Verfahrens - Google Patents

Verfahren zur Planarisierung der Oberfläche eines Halbleiterwafers und Vorrichtung zur Durchführung dieses Verfahrens Download PDF

Info

Publication number
DE10134462B4
DE10134462B4 DE10134462A DE10134462A DE10134462B4 DE 10134462 B4 DE10134462 B4 DE 10134462B4 DE 10134462 A DE10134462 A DE 10134462A DE 10134462 A DE10134462 A DE 10134462A DE 10134462 B4 DE10134462 B4 DE 10134462B4
Authority
DE
Germany
Prior art keywords
semiconductor wafer
layer
tone mask
photoresist
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10134462A
Other languages
English (en)
Other versions
DE10134462A1 (de
Inventor
Siegbert Lessacher
Armin Heher
Günther Koffler
Friedrich Kröner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10134462A priority Critical patent/DE10134462B4/de
Publication of DE10134462A1 publication Critical patent/DE10134462A1/de
Application granted granted Critical
Publication of DE10134462B4 publication Critical patent/DE10134462B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

Verfahren zur Planarisierung der Oberfläche eines Halbleiterwafers (11), bei dem auf den bereichsweise mit strukturierten Erhebungen (16) versehenen Halbleiterwafer (11) eine aus einer Flüssigkeit gebildete Fotoschicht (17) aufgetragen und die Fotoschicht (17) mit einer im Bereich der Erhebungen (16) eine größere Lichtdurchlässigkeit (18) als im Bereich außerhalb der Erhebungen (16) aufweisenden Grautonmaske (6) belichtet wird, dadurch gekennzeichnet , dass der Abstand zwischen der Grautonmaske (6) und der Fotoschicht (17) so eingestellt wird, dass eine lokal gleichmäßige Lichtintensität in der Fotoschicht (17) bei einer Belichtung erzielt wird.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Planarisierung der Oberfläche eines Halbleiterwafers nach dem Oberbegriff des Patentanspruches 1 sowie eine Vorrichtung zur Durchführung dieses Verfahrens.
  • Wird zur Oberflächenbehandlung eines Halbleiterwafers eine Methode, wie beispielsweise chemisch-mechanisches Polieren (CMP) eingesetzt, so kann bei entsprechenden geometrischen und maschinenbaulichen Vorgaben des eingesetzten CMP-Gerätes generell eine globale Planarisierung der Oberfläche eines Halbleiterwafers erreicht werden. Dies gilt aber nicht für eine Planarisierung, bei der eine Flüssigkeit, wie beispielsweise ein Fotolack oder hypothetisch (gilt auch im folgenden) ein Spin-On-Glas (SOG) auf einen Halbleiterwafer aufgeschleudert wird. Hier ist eine globale Planarisierung nur dann zu erreichen, wenn die Gleichmäßigkeit der Topographie der Oberfläche des Halbleiterwafers bzw. der Anordnung von darauf gebildeten Strukturen bestimmte Anforderungen erfüllen. Dies soll im folgenden anhand der 3 näher erläutert werden.
  • Auf ein Halbleitersubstrat 1, das aus Silizium bestehen kann, befinden sich beispielsweise Leiterbahnen 2 in einem Bereich 20, während in einem neben diesem Bereich 20 liegenden Bereich 21 auf dem Halbleitersubstrat 1 keine Leiterbahnen vorgesehen sind. Auf die die Leiterbahnen 2 aufweisende Oberfläche des Halbleitersubstrates 1 wird durch Aufschleudern ein Fotolack (oder ein SOG) aufgetragen, um so eine zu planarisierende Schicht 3 zu bilden. Diese Schicht 3 ist dann an einem Ort 4 im Bereich 20 mit den Leiterbahnen 2 immer höher als an einem Ort 5 im Bereich 21 ohne die Leiterbahnen 2. Der Ort 5 zeichnet sich dabei dadurch aus, daß er im Bereich 21 an einer Stelle liegt, von der die Leiterbahnen 2 relativ weit beabstandet sind.
  • Aus dem Beispiel der 3 ist zu ersehen, daß durch Aufschleudern einer Flüssigkeit zur Bildung der zu planarisierenden Schicht 3 Topographieunterschiede, beispielsweise infolge von Leiterbahnen, nur ausgeglichen werden können, wenn die durch die Leiterbahnen 2 gebildeten Erhebungen, zwischen denen planarisiert werden soll, deutlich näher beisammen liegen als die Distanz, die ein Fotolack oder ein SOG benötigt, um von seiner, durch Hindernisse bedingten erhöhten Schichtdicke wieder auf seine normale Schichtdicke zurückzufallen. Mit anderen Worten, im Beispiel der 3 muß der Abstand d zwischen den Leiterbahnen 2 erheblich kleiner sein als die Distanz D, über der die durch die Leiterbahnen 2 erhöhte Schichtdicke t1 der Schicht 3 auf die normale Schichtdicke t2 dieser Schicht 3 an Orten 5 im Bereich 21 zurückfällt.
  • Bisher werden zur Planarisierung von durch Oxide oder Metalle gebildeten Erhebungen auf Halbleiterwafern mit großem Durchmesser Methoden wie insbesondere CMP eingesetzt. Es werden hier aber auch SOG-Planarisierungen vorgenommen. Um bei diesen das oben aufgezeigte Problem zu mildern, werden dabei teilweise auch sogenannte Dummy-Strukturen verwendet, die zur Vergleichmäßigung der Schichtdicke des zu planarisierenden SOG dienen. Im Beispiel von 3 liegen die beiden äußeren Leiterbahnen 2 in einem Abstand zueinander, der der Distanz D entspricht. Sind die beiden mittleren Leiterbahnen 2 nicht vorhanden, so ist im Bereich 20 hier eine Planarisierung nicht möglich, da die Bedingung, daß der Abstand d zwischen den Leiterbahnen klein gegenüber der Distanz D sein soll, nicht erfüllt ist. Um dieser Bedingung zu genügen, können die beiden mittleren Leiterbahnen 2 als Dummy-Strukturen eingesetzt werden, wodurch dann im Bereich 20 die angestrebte Planarisierung erreicht wird. Mit einer solchen Planarisie rung im Bereich 20 ist aber immer noch nicht eine globale Planarisierung über den gesamten Wafer gegeben.
  • Die Methode, Dummy-Strukturen zur Planarisierung bei SOG oder Fotolacken heranzuziehen, ist nicht auf jede Art eines Schaltkreises oder eines Mikrochips anwendbar. Dies gilt insbesondere für Bauelemente der Leistungselektronik, da hier erhebliche Strukturunterschiede in der Oberfläche zwischen Bereichen des Zellenfeldes und Bereichen des Chiprandes mit Feldplatten usw. bestehen.
  • Im einzelnen ist ein Verfahren der eingangs genannten Art aus der DE 197 53 782 A1 bekannt. Weiterhin beschreibt die EP 0 731 387 A2 ein Verfahren, bei dem eine Fotoschicht mit einer Grautonmaske mit einem Lochmuster mit einer Vielzahl von Löchern belichtet wird. Eine größere Lichtdurchlässigkeit der Grautonmaske ist dabei mit einem größeren Materialabtrag der entwickelten Fotoschicht verbunden. Der Durchmesser der Löcher der Grautonmaske wird durch die optische. Dichte bestimmt und sollte nicht kleiner als die optische Auflösungsgrenze sein (vgl. hierzu auch OPPLIGER, Y., [u. a.]: One-step 3D Shaping Using a Gray-Tone Mask for Optical and Microelectronic Applications. In: Microelectronic Engineering (Netherlands), 1994, Vol. 23, No. 1 – 4, ISSN 0167-9317, S. 449-454, und DE 44 35 022 A1 ).
  • Schließlich ist aus der US 6,020,256 ein Planarisierungsverfahren mit einem Belichtungsschritt bekannt, bei dem eine Fotoresistschicht auf einem mit einer dielektrischen Schicht versehenen und Erhebungen aufweisenden Oberfläche eines Halbleiterkörpers über eine Maske belichtet wird. Die Maske hat dabei transparente Teile an Stelle der Erhebungen, während sie an einem „Chromteil" lichtundurchlässig ist. Dieser Chromteil befindet sich dabei zwischen den Erhebungen. Mittels der Belichtung durch diese Maske soll eine Planarisierung der dielektrischen Schicht bewirkt werden. Damit kann der Fachmann dieser Druckschrift die Lehre entnehmen, dass die Oberfläche eines Halbleiterwafers mittels einer Maske planarisiert werden kann, die an Stellen von Erhebungen eine große Lichtdurchlässigkeit hat und in Bereichen zwischen diesen Erhebungen eher lichtundurchlässig ist.
  • Es ist Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahren zu schaffen, mit dem die Oberflächen von Halbleiterwafern mit ausgeschleuderten Flüssigkeiten, wie insbesondere Fotolacken, planarisiert werden können, wobei bei einer Belichtung durch eine Grautonmaske auf der zu belichtenden Oberfläche des Halbleiterwafers zwar unterschiedliche lokale Lichtintensitäten abhängig von der Topographie dieser Oberfläche entstehen, die Löcher der Grautonmaske selbst aber die Belichtung nicht durch Beugungs- und Interferenzerscheinungen beeinträchtigen. Außerdem soll eine Vorrichtung zur Durchführung dieses Verfahrens angegeben werden.
  • Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruches 1 enthaltenen Merkmale gelöst. Die erfindungsgemäße Vorrichtung zeichnet sich dabei durch eine im Bereich der Erhebungen vorgesehene Vielzahl von Löchern in der Grautonmaske aus, deren Durchmesser wesentlich kleiner ist als die Wellenlänge des zur Belichtung der Fotoschicht verwendeten Lichtes.
  • Das erfindungsgemäße Verfahren bzw. die erfindungsgemäße Vorrichtung sind besonders vorteilhaft bei Halbleiterwafern mit großem Durchmesser einsetzbar, da bei diesen Methoden wie CMP nicht erfolgreich herangezogen werden können.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Wesentlich an dem erfindungsgemäßen Verfahren zur Planarisierung der Oberfläche eines Halbleiterwafers ist also, daß die auf die Oberfläche des Halbleiterwafers aufgetragene und insbesondere aufgeschleuderte Flüssigkeit, nämlich vorzugsweise Fotolack oder SOG, mit Hilfe der Grautonmaske so belichtet wird, daß an Stellen mit Erhebungen auf der Oberfläche des Halbleiterwafers und damit an Orten mit erhöhter Schichtdicke der durch die aufgeschleuderte Flüssigkeit gebildeten Fotoschicht eine größere Lichtmenge als an Orten dieser Fotoschicht mit geringerer Schichtdicke zur Einwirkung gebracht wird, so daß an den Orten, an denen die Fotoschicht gegenüber einer Zielebene stärker überhöht ist, eine größere Lichtmenge eintrifft als an Orten, an denen die Fotoschicht gegenüber dieser Zielebene weniger stark überhöht ist. Dadurch wird an den Orten mit stärkerer Überhöhung der Schichtdicke der Fotoschicht gegenüber der Zielebene ein größerer Anteil des Lackes bzw. SOG wegentwickelt als an den Orten, an denen eine schwächere Überhöhung gegenüber der Zielebene vorliegt und an denen eine kleinere Lichtmenge eintrifft. Ist die Fotoschicht gegenüber der Zielebene überhaupt nicht überhöht, so findet dort keine Belichtung statt.
  • Diese variable Beleuchtungsstärke wird durch die Grautonmaske verwirklicht, indem in die Maske, die beispielsweise aus Chrom bestehen kann, ein Raster von Löchern eingebracht wird, das gegenüber der Wellenlänge des zur Belichtung verwendeten Lichtes sehr klein ist, so daß nur eine aus den an den Löchern hervorgerufenen Beugungs- und Interferenzerscheinungen resultierende Lichtmenge pro Flächeneinheit auf der Oberfläche des Halbleiterwafers ankommen kann. Dies bedeutet, daß die Durchmesser der Löcher der Maske wesentlich kleiner sind als die Wellenlänge des für die Belichtung der Fotoschicht verwendeten Lichtes. Alternativ ist es aber auch möglich, den Abstand zwischen der Grautonmaske und dem Halbleiterwafer hinreichend groß zu halten, so daß die Löcher der Grautonmaske durch Beugungserscheinungen nicht mehr abbilden, sondern je nach ihrer Häufigkeit eine gleichmäßige Verminderung der Beleuchtungsstärke auf der Halbleiterwaferoberfläche bewirken.
  • Für die Grautonmaske kann eine Chrom-Fotomaske verwendet werden, die entsprechend den lokalen Ungleichmäßigkeiten der aufgetragenen Fotoschicht ein Muster aus hinreichend kleinen Löchern aufweist, die so angeordnet sind, daß auf der zu belichtenden Oberfläche des Halbleiterwafers unterschiedliche lokale Lichtintensitäten entstehen.
  • Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
  • 1 eine Schnittdarstellung durch den Oberflächenbereich eines Halbleiterwafers zur Erläuterung des erfindungsgemäßen Verfahrens nach einem ersten Ausführungsbeispiel der vorliegenden Erfindung,
  • 2 eine Schnittdarstellung durch den Oberflächenbereich eines Halbleiterwafers zur Erläuterung eines zweiten Ausführungsbeispiels des erfindungsgemäßen Verfahrens und
  • 3 eine Schnittdarstellung durch den Oberflächenbereich eines Halbleiterwafers zur Erläuterung der der Erfindung zugrundeliegenden Problematik.
  • 3 ist bereits eingangs erläutert worden.
  • 1 zeigt ein Halbleitersubstrat 11 aus Silizium, auf dessen Oberfläche Leiterbahnen 16 aus Aluminium vorgesehen sind. Diese Leiterbahnen 16 sind in eine Siliziumdioxid schicht 15 eingebettet. Die Siliziumdioxidschicht 15 kann dabei aus zwei Schichten 15a und 15b bestehen. Anstelle von Siliziumdioxid können für die Schichten 15a und 15b und damit für die Schicht 15 auch andere Materialien gewählt werden, wie beispielsweise Siliziumnitrid. Auch ist es selbstverständlich möglich, auf die Siliziumdioxidschicht 15 zu verzichten und die Oberfläche des Siliziumsubstrates 1, dessen Oberfläche mit den Erhebungen 16 versehen ist, mittels des erfindungemäßen Verfahrens direkt zu planarisieren.
  • Jedenfalls liegen nach Auftragen der Siliziumdioxidschicht 15 im Bereich der Leiterbahnen 16 in der Oberfläche der Siliziumdioxidschicht 15 an Orten 7 Erhebungen vor, die ein Planarisieren einer aufgeschleuderten Flüssigkeit in der Form eines Fotolackes oder SOG behindern.
  • Auf die Oberfläche der Siliziumdioxidschicht 15 wird sodann ein Fotolack 17 durch Aufschleudern aufgetragen. Dieser Fotolack 17 scheidet sich aufgrund der lokalen und globalen Unterschiede in der Topografie und der Struktur der Waferoberfläche bzw. Oberfläche der Siliziumdioxidschicht 15 so ab, daß die durch das Aufschleudern gebildete Oberfläche 19 des Lackes keine Ebene ist.
  • Die Oberfläche der durch den Fotolack 17 gebildeten Schicht kann erfindungsgemäß nun dadurch global eingeebnet werden, daß über eine Grautonmaske 6 eine Belichtung des Fotolackes 17 vorgenommen wird. Diese Grautonmaske 6 läßt an Positionen 8, an denen der Fotolack 17 von den Erhebungen der Siliziumdioxidschicht 15 relativ weit entfernt ist, kein Licht durch, während an den Positionen 7 oberhalb der Leiterbahnen 16 Lichtdurchlässigkeit über ein Lochmuster 18 gegeben ist. Dadurch trifft an den Positionen 7, in denen der Fotolack 17 gegenüber den Positionen 8 stärker überhöht ist, eine größere Lichtmenge ein, so daß bei einem anschließenden Entwickeln des Fotolackes 17 auch ein größerer Anteil von diesem wegentwickelt wird. An Positionen, in denen der Fotolack 17 gegenüber der durch die Positionen 8 vorgegebenen Zielebene schwächer überhöht ist, wird eine geringere Lichtmenge zur Einwirkung gebracht, so daß hier auch nur ein kleinerer Anteil des Fotolackes 17 wegentwickelt wird. An Positionen, in denen keine Überhöhung des Fotolackes gegeben ist, ist die Grautonmaske 6 lichtundurchlässig, so daß dort keine Belichtung stattfindet.
  • Die Beleuchtungsstärke des Lichtes ist überall hinreichend klein, so daß das Licht entsprechend seiner lokalen Intensität nur teilweise in die durch den Fotolack 17 gebildete Schicht vordringt. Außerdem muß das Lochmuster 18 in der Grautonmaske 6 fein genug sein, damit das Lochmuster 18 nicht abgebildet, sondern vielmehr durch Beugungserscheinungen ein Grauton erzeugt wird.
  • Die durch die Grautonmaske gelieferte variable Beleuchtungsstärke wird realisiert, indem in das Chrom der Rohmaske ein Raster von Löchern eingebracht wird, das gegenüber der Wellenlänge des für die Belichtung verwendeten Lichtes sehr klein ist und nur eine aus den Beugungs- und Interferenzerscheinungen resultierende Lichtmenge pro Flächeneinheit auf der Halbleiterwaferoberfläche bzw. Oberfläche des aufgeschleuderten Fotolackes 17 bzw. 19 ankommen läßt.
  • Im Lochmuster 18 der Grautonmaske 6 sind also die Durchmesser der Löcher wesentlich kleiner als die Wellenlänge des für die Belichtung des Fotolackes 17 bzw. 19 verwendeten Lichtes. Alternativ kann aber auch der Abstand zwischen der Oberfläche des Halbleiterwafers 1 und der (nicht gezeigten) Lichtquelle einer Belichtungsanlage hinreichend groß gehalten werden, so daß die Löcher des Lochmusters 18 nicht mehr abgebildet werden, sondern vielmehr abhängig von ihrer Häufigkeit eine gleichmäßige Verminderung der Beleuchtungsstärke bewirken.
  • 2 zeigt noch ein weiteres Ausführungsbeispiel der Erfindung: Hier isoliert ein Oxidspacer 9 aus beispielsweise Siliziumdioxid eine Aluminiumlage 10, die sich auf einem hier nicht dargestellten Halbleiterwafer befindet. Da das Aluminium der Aluminiumlage 10 am Ort des Oxidspacers 9 ungefähr eine topografische Struktur 11 einnimmt, ist es vorteilhaft, eine Fotolackschicht 12, die zur Rückätzung des Aluminiums an den Stellen der Struktur 11 dient, mit Hilfe der erfindungsgemäßen Grautonmaske 6 so zu planarisieren, daß die Oberfläche eine Form 13 und nicht eine Form 14, wie sie bei üblichem Vorgehen ohne Grautonmaske entstehen würde, annimmt.
  • Das erfindungsgemäße Verfahren ist zur Planarisierung von durch aufgeschleuderte Flüssigkeiten, wie insbesondere Fotolack, SOG usw. gebildeten Schichten auf Halbleiterwafern geeignet. Unter Halbleiterwafer sind dabei beliebige Halbleiterkörper zu verstehen, auf die beispielsweise Fotolackschichten aufgetragen werden. Der Fotolack kann dabei direkt auf den Halbleiterwafer oder aber auch auf eine auf dem Halbleiterwafer vorgesehene Isolierschicht, wie im Ausführungsbeispiel der 1, oder auf eine auf dem Halbleiterwafer vorgesehene Metallschicht, wie im Ausführungsbeispiel der 2, aufgebracht werden. Die auf der Oberfläche des Halbleiterwafers gebildeten Erhebungen können auf Leiterbahnen, Feldplatten und dergleichen zurückgehen.
  • 1
    Halbleiterwafer
    2
    Leiterbahn
    3
    Fotolack
    4
    Ort
    5
    Ort
    6
    Grautonmaske
    7
    Position
    8
    Position
    9
    Oxidspacer
    10
    Aluminiumlage
    12
    Fotolack
    13
    Form
    14
    Form
    15, 15a, 15b
    Siliziumdioxidschicht
    16
    Leiterbahn
    17
    Fotolack
    18
    Lochmuster
    19
    Fotolack
    20
    Bereich mit Erhebungen
    21
    Bereich ohne Erhebungen

Claims (4)

  1. Verfahren zur Planarisierung der Oberfläche eines Halbleiterwafers (11), bei dem auf den bereichsweise mit strukturierten Erhebungen (16) versehenen Halbleiterwafer (11) eine aus einer Flüssigkeit gebildete Fotoschicht (17) aufgetragen und die Fotoschicht (17) mit einer im Bereich der Erhebungen (16) eine größere Lichtdurchlässigkeit (18) als im Bereich außerhalb der Erhebungen (16) aufweisenden Grautonmaske (6) belichtet wird, dadurch gekennzeichnet , dass der Abstand zwischen der Grautonmaske (6) und der Fotoschicht (17) so eingestellt wird, dass eine lokal gleichmäßige Lichtintensität in der Fotoschicht (17) bei einer Belichtung erzielt wird.
  2. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch ein im Bereich der Erhebungen (16) des zu belichtenden Halbleiterwafers (11) vorgesehenes Lochmuster (18) in der Grautonmaske (6) mit einer Vielzahl von Löchern.
  3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass der Durchmesser der Löcher in der Grautonmaske (6) wesentlich kleiner ist als die Wellenlänge des zur Belichtung einer Fotoschicht (17) verwendeten Lichts.
  4. Vorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Grautonmaske (6) aus Chrom gebildet ist.
DE10134462A 2001-07-16 2001-07-16 Verfahren zur Planarisierung der Oberfläche eines Halbleiterwafers und Vorrichtung zur Durchführung dieses Verfahrens Expired - Fee Related DE10134462B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10134462A DE10134462B4 (de) 2001-07-16 2001-07-16 Verfahren zur Planarisierung der Oberfläche eines Halbleiterwafers und Vorrichtung zur Durchführung dieses Verfahrens

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10134462A DE10134462B4 (de) 2001-07-16 2001-07-16 Verfahren zur Planarisierung der Oberfläche eines Halbleiterwafers und Vorrichtung zur Durchführung dieses Verfahrens

Publications (2)

Publication Number Publication Date
DE10134462A1 DE10134462A1 (de) 2003-02-13
DE10134462B4 true DE10134462B4 (de) 2004-07-01

Family

ID=7691916

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10134462A Expired - Fee Related DE10134462B4 (de) 2001-07-16 2001-07-16 Verfahren zur Planarisierung der Oberfläche eines Halbleiterwafers und Vorrichtung zur Durchführung dieses Verfahrens

Country Status (1)

Country Link
DE (1) DE10134462B4 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4435022A1 (de) * 1994-09-23 1996-03-28 Hertz Inst Heinrich Grautonmaske für lithographische Strukturierungen von Bauelementen und Verfahren zu ihrer Herstellung
EP0731387A2 (de) * 1995-02-16 1996-09-11 Samsung Electronics Co., Ltd. Methoden zur Ionenimplantation und Musterherstellung unter Verwendung einer Grautonmaske
DE19753782A1 (de) * 1997-12-04 1999-06-10 Inst Halbleiterphysik Gmbh Verfahren zur Planarisierung von Silizium-Wafern
US6020256A (en) * 1996-12-18 2000-02-01 Lucent Technologies Inc. Method of integrated circuit fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4435022A1 (de) * 1994-09-23 1996-03-28 Hertz Inst Heinrich Grautonmaske für lithographische Strukturierungen von Bauelementen und Verfahren zu ihrer Herstellung
EP0731387A2 (de) * 1995-02-16 1996-09-11 Samsung Electronics Co., Ltd. Methoden zur Ionenimplantation und Musterherstellung unter Verwendung einer Grautonmaske
US6020256A (en) * 1996-12-18 2000-02-01 Lucent Technologies Inc. Method of integrated circuit fabrication
DE19753782A1 (de) * 1997-12-04 1999-06-10 Inst Halbleiterphysik Gmbh Verfahren zur Planarisierung von Silizium-Wafern

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
OPPLIGER, Y., [u.a.]: One-step 3D shaping using a gray-tone-mask for optical and microelectronic applications. In: Microelectronic Engineering (Netherlands), 1994, Vol. 23, No. 1-4, ISSN 0167-9317, S. 449-454 *

Also Published As

Publication number Publication date
DE10134462A1 (de) 2003-02-13

Similar Documents

Publication Publication Date Title
DE19525745B4 (de) Verfahren zur Bildung eines Abdeckungsmusters
DE2430692C2 (de) Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten
DE2431960C3 (de) Verfahren zum Erzeugen einer strukturierten Schicht auf einem Substrat mit Hilfe von Photoätzprozessen sowie Einrichtung zur Durchführung dieses Verfahrens
DE2953117A1 (en) Fabrication of integrated circuits utilizing thick high-resolution patterns
DE4434230A1 (de) Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
EP1117131A2 (de) Verfahren zur Erzeugung von Justiermarken
DE19638666C1 (de) Schmelzsicherung mit einer Schutzschicht in einer integrierten Halbleiterschaltung sowie zugehöriges Herstellungsverfahren
DE19925657B4 (de) Verfahren zum Ausbilden eines selbstpositionierenden Kontakts in einem Halbleiterbauelement
DE60124704T2 (de) Verfahren zur musterbildung
DE10147365A1 (de) Halbleitervorrichtung, Verfahren für ihre Herstellung und Verfahren für ihren Entwurf
DE4232821C2 (de) Verfahren zur Herstellung eines feinstrukturierten Halbleiterbauelements
DE10154820A1 (de) Verfahren zum Herstellen einer Maske für Halbleiterstrukturen
DE2835363A1 (de) Verfahren zum uebertragen von strukturen fuer halbleiterschaltungen
EP0105189B1 (de) Verfahren zum Herstellen von Metallelektroden unterschiedlicher Dicke für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente wie Thyristoren
DE10134462B4 (de) Verfahren zur Planarisierung der Oberfläche eines Halbleiterwafers und Vorrichtung zur Durchführung dieses Verfahrens
DE102012216695A1 (de) Mikrolinsenarray und verfahren zum herstellen eines mikrolinsenarrays
EP0599074B1 (de) Verfahren zur globalen Planarisierung von Oberflächen integrierter Halbleiterchaltungen
DE102007043709A1 (de) Power-Via-Struktur zur Integration in Advanced-Logic/Smart-Power-Technologien
DE19503388C2 (de) Photolackfilm-Beschichtungsverfahren
DE10239218A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und deren Aufbau
DE3421127A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE102007040084A1 (de) Bildsensor und Verfahren zu dessen Herstellung
AT413170B (de) Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
DE102005003185B4 (de) Abbildungssystem und Verfahren zur Herstellung von Halbleiterstrukturen auf einem Wafer durch Abbildung einer Maske auf dem Wafer mit einer Dipolblende

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee