DE19753782A1 - Verfahren zur Planarisierung von Silizium-Wafern - Google Patents

Verfahren zur Planarisierung von Silizium-Wafern

Info

Publication number
DE19753782A1
DE19753782A1 DE19753782A DE19753782A DE19753782A1 DE 19753782 A1 DE19753782 A1 DE 19753782A1 DE 19753782 A DE19753782 A DE 19753782A DE 19753782 A DE19753782 A DE 19753782A DE 19753782 A1 DE19753782 A1 DE 19753782A1
Authority
DE
Germany
Prior art keywords
photoresist
wafer
layer
photoresist layer
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19753782A
Other languages
English (en)
Inventor
Wolfgang Dr Mehr
Lothar Dr Bauch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHP GmbH
Original Assignee
Institut fuer Halbleiterphysik GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institut fuer Halbleiterphysik GmbH filed Critical Institut fuer Halbleiterphysik GmbH
Priority to DE19753782A priority Critical patent/DE19753782A1/de
Publication of DE19753782A1 publication Critical patent/DE19753782A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Planarisierung von Silizium-Wafern.
Viele Verfahren der Mikro- und Optoelektronik erfordern quasi planare Oberflächen auf den zu verarbeitenden Silizium-Wafern. Dies ist deshalb notwendig, weil z. B. lithographische Abbildungsverfahren eine begrenzte Schärfentiefe besitzen bzw. eine Stufenbildung aus Zuverlässigkeitsgründen generell vermieden werden sollte. Bei der Bearbeitung der Oberflächen z. B. durch Ätzprozesse oder selektive Schichtabscheidungen entstehen immer wieder Höhenunterschiede, die die Planaritätsanforderungen verletzen. Vor der weiteren Verarbeitung muß deshalb die planare Oberfläche stets weitgehend restauriert werden. Bisher werden Silizium-Wafer durch plasmachemisches Rückätzen oder durch chemisch­ mechanisches Polieren planarisiert. Beim plasmachemischen Rückätzen wird die Oberfläche mit einer planarisierenden Schicht, z. B. bestehend aus einem Glas oder Polymer, mittels spin-on oder einem anderen Verfahren beschichtet. Um eine gute Planarisierung zu erreichen, muß die Dicke der Planarisierungsschicht groß gegenüber den vorhandenen Stufenhöhen sein. Ein Nachteil des Verfahrens ist, daß die gesamte Schicht wieder plasmachemisch abgetragen werden muß, was sowohl zeitaufwendig als auch kostenintensiv ist. Beim chemisch­ mechanischen Polieren wird zwar eine sehr gute Planarisierung erreicht, die komplizierte Prozeßführung und die speziellen Vorrichtungen, die für derartige Verfahren notwendig sind, führen jedoch zu einem hohen Material-, Zeit- und Kostenaufwand. Insbesondere bringt das Verfahren durch das verwendete Poliermittel Partikel in das zu bearbeitende Halbleitermaterial, die durch aufwendige Reinigungsverfahren wieder entfernt werden müssen.
Aufgabe der Erfindung ist es, ein Verfahren zur Planarisierung von Silizium-Wafern vorzuschlagen, bei dem die Nachteile des Standes der Technik beseitigt werden und welches die Planarisierung wesentlich vereinfacht, somit Zeit und Kosten spart und wodurch im Ergebnis der Planarisierung eine deutliche Verbesserung der Oberflächenebenheit erreicht wird.
Diese Aufgabenstellung wird gelöst, indem die zu planarisierende Oberfläche des Silizium-Wafers mit einem Fotoresist beschichtet wird. Die Viskosität des Fotoresists ist so eingestellt, daß durch konventionelle spin-on-Beschichtung eine Schichtdicke erreicht wird, die mindestens dem Doppelten bis zum Vierfachen der auf dem Wafer vorhandenen maximalen Höhenunterschiede entspricht. Durch die große Schichtdicke des Fotoresists wird eine sehr gute Planarisierung der Oberfläche der Fotoresistschicht erreicht. Wahlweise läßt sich diese Planarisierung durch einen zusätzlichen Temperschritt nach der Beschichtung und die Verwendung eines Resists mit niedriger Glastemperatur weiter verbessern. Nach der Beschichtung wird die Schicht homogen belichtet. Vorzugsweise findet eine Flutbelichtung Anwendung. Die Dosis wird dabei so eingestellt, daß bei der anschließenden Entwicklung nahezu die gesamte Fotoresistschicht oberhalb der auf dem Wafer vorhandenen höchsten Erhebung abgetragen wird. Um die Fotoresistschicht möglichst genau auf die Höhe der höchsten Erhebung abzutragen, sind die Empfindlichkeit des Fotoresists, die Belichtung und die Entwicklungszeit durch Vorversuche aufeinander abzustimmen. Der Einfluß störender Substratreflexionen kann durch Einfarbung des Fotoresists minimiert werden. Dadurch wird ein quasi planarer Schichtabtrag bei der Entwicklung erreicht. Durch plasmachemisches Rückätzen erfolgt anschließend eine Planarisierung der Waferoberfläche. Da sich oberhalb der höchsten Erhebung eine nur noch unbedeutende Fotoresistschichtdicke befindet, wird die Zeit zum Abtragen dieser nach herkömmlichen Verfahren dicken Schicht erfindungsgemäß eingespart.
Die Merkmale der Erfindung gehen außer aus den Ansprüchen auch aus der Beschreibung und den Zeichnungen hervor, wobei die einzelnen Merkmale jeweils für sich allein oder zu mehreren in Form von Unterkombinationen schutzfähige Ausführungen darstellen, für die hier Schutz beansprucht wird. Ein Ausführungsbeispiel der Erfindung wird im folgenden näher erläutert.
Die Figuren zeigen:
Fig. 1 Schematische Darstellung eines Silizium-Wafers vor der Planarisierung.
Fig. 2 Schematische Darstellung nach Fotoresist-Beschichtung, Belichtung und Entwicklung.
Fig. 3 Schematische Darstellung eines Silizium-Wafers nach der Planarisierung.
Beispiel
Fig. 1 zeigt die schematische Darstellung eines Silizium-Wafers, bestehend aus einer Siliziumkristallschicht 1, durch Ätzprozesse entstandenen Erhebungen 2 sowie einer Siliziumoxidschicht 3. Die zu planarisierende Oberfläche des Silizium-Wafers wird mit einem Fotoresist 4 beschichtet. Die Art des Fotoresist wird entsprechend der verwendeten Belichtungsart bzw. Wellenlänge bestimmt. Die Viskosität des Fotoresists 4 ist so eingestellt, daß durch das gewählte Belichtungsverfahren, z. B. konventionelle spin-on-Beschichtung, eine Schichtdicke d erreicht wird, die mindestens dem Doppelten bis zum Vierfachen der auf dem Wafer vorhandenen maximalen Höhenunterschiede h entspricht. Durch die große Schichtdicke d des Fotoresists 4 wird eine sehr gute Planarisierung der Oberfläche der Fotoresistschicht erreicht. Nach der Beschichtung wird die Schicht homogen belichtet. Dies geschieht mit Hilfe einer Flutbelichtung. Anschließend wird die Fotoresistschicht bei der Entwicklung um die Dicke d1 abgetragen. Die Dosis der Belichtung wurde dabei so eingestellt, daß nahezu die gesamte Fotoresistschicht der Dicke d2 oberhalb der auf der dem Wafer vorhandenen höchsten Erhebung 5 abgetragen wird. Um die Fotoresistschicht möglichst genau auf die Höhe der höchsten Erhebung 5 abzutragen, sind die Empfindlichkeit des Fotoresists 4, die Belichtung und die Entwicklungszeit durch Vorversuche aufeinander abzustimmen. Der Einfluß störender Substratreflexionen kann durch Einfarbung des Fotoresists 4 minimiert werden. Dadurch wird ein quasi planarer Schichtabtrag bei der Entwicklung erreicht.
Eine schematische Darstellung nach Fotoresist-Beschichtung, Belichtung und Entwicklung ist in Fig. 2 dargestellt. Durch plasmachemisches Rückätzen erfolgt anschließend eine Planarisierung der Waferoberfläche. Da sich oberhalb der höchsten Erhebung 5 eine nur noch unbedeutende Fotoresistschicht befindet, wird die Zeit zum Abtragen dieser nach herkömmlichen Verfahren dicken Schicht erfindungsgemäß eingespart.
Die planarisierte Oberfläche des Silizium-Wafers zeigt in einer schematischen Darstellung Fig. 3.
In der vorliegenden Erfindung wurde anhand eines konkreten Ausführungsbeispiels ein Verfahren zur Planarisierung von Silizium-Wafern erläutert. Es sei aber vermerkt, daß die vorliegende Erfindung nicht auf die Einzelheiten der Beschreibung im Ausführungsbeispiel eingeschränkt ist, da im Rahmen der Patentansprüche Änderungen und Abwandlungen beansprucht werden.

Claims (7)

1. Verfahren zur Planarisierung von Silizium-Wafern, dadurch gekennzeichnet, daß die zu planarisierende Oberfläche des Silizium-Wafers mit einem Fotoresist (4) beschichtet, die Schicht homogen belichtet, bei der anschließenden Entwicklung nahezu die gesamte Fotoresistschicht oberhalb der auf dem Wafer vorhandenen höchsten Erhebung (5) abgetragen und durch plasmachemisches Rückätzen anschließend eine Planarisierung der Waferoberfläche durchgeführt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Viskosität des Fotoresists (4) so eingestellt wird, daß durch spin-on oder andere Beschichtungsverfahren eine Schichtdicke (d) erreicht wird, die mindestens dem Doppelten bis zum Vierfachen der auf dem Wafer vorhandenen maximalen Höhenunterschiede (h) entspricht.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß wahlweise ein zusätzlicher Temperschritt nach der Beschichtung unter Verwendung eines Fotoresists (4) mit niedriger Glastemperatur durchgeführt wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schicht homogen mittels Flutbelichtung belichtet wird.
5. Verfahren nach Anspruch 1 oder 4, dadurch gekennzeichnet, daß die Dosis bei der Belichtung so eingestellt wird, daß bei der anschließenden Entwicklung nahezu die gesamte Fotoresistschicht oberhalb der auf der dem Wafer vorhandenen höchsten Erhebung (5) abgetragen wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Empfindlichkeit des Fotoresists (4), die Belichtung und die Entwicklungszeit aufeinander so abgestimmt sind, daß die Fotoresistschicht möglichst genau auf die Höhe der höchsten Erhebung (5) abgetragen wird.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Einfluß störender Substratreflexionen durch Einfärbung des Fotoresists minimiert wird.
DE19753782A 1997-12-04 1997-12-04 Verfahren zur Planarisierung von Silizium-Wafern Ceased DE19753782A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19753782A DE19753782A1 (de) 1997-12-04 1997-12-04 Verfahren zur Planarisierung von Silizium-Wafern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19753782A DE19753782A1 (de) 1997-12-04 1997-12-04 Verfahren zur Planarisierung von Silizium-Wafern

Publications (1)

Publication Number Publication Date
DE19753782A1 true DE19753782A1 (de) 1999-06-10

Family

ID=7850713

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19753782A Ceased DE19753782A1 (de) 1997-12-04 1997-12-04 Verfahren zur Planarisierung von Silizium-Wafern

Country Status (1)

Country Link
DE (1) DE19753782A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10134462A1 (de) * 2001-07-16 2003-02-13 Infineon Technologies Ag Verfahren zur Planarisierung der Oberfläche eines Halbleiterwafers und Grautonmaske zur Durchführung dieses Verfahrens

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0012863A2 (de) * 1978-12-26 1980-07-09 International Business Machines Corporation Verfahren zur Herstellung von Halbleiteranordnungen mit herabgesetzter parasitärer Kapazität
EP0243273A2 (de) * 1986-04-23 1987-10-28 Fairchild Semiconductor Corporation Verfahren zum Ebnen eines Halbleitersubstrates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0012863A2 (de) * 1978-12-26 1980-07-09 International Business Machines Corporation Verfahren zur Herstellung von Halbleiteranordnungen mit herabgesetzter parasitärer Kapazität
EP0243273A2 (de) * 1986-04-23 1987-10-28 Fairchild Semiconductor Corporation Verfahren zum Ebnen eines Halbleitersubstrates

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
60-59738 A.,E-334,Aug. 9,1985,Vol.9,No.193 *
BOLSON,M., et.al.: One Micron Lithography Using a Dyed Resist on Highly Reflective Topography. In: Solid State Technology, Feb. 1986, S.83-88 *
JP Patents Abstracts of Japan: 60-59737 A.,E-334,Aug. 9,1985,Vol.9,No.193 *
Maskless Method For Shallow Trench Planarization. In: IBM Technical Disclosure Bulletin, Vol.33, No.4, Sep. 1990, S.433,434 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10134462A1 (de) * 2001-07-16 2003-02-13 Infineon Technologies Ag Verfahren zur Planarisierung der Oberfläche eines Halbleiterwafers und Grautonmaske zur Durchführung dieses Verfahrens
DE10134462B4 (de) * 2001-07-16 2004-07-01 Infineon Technologies Ag Verfahren zur Planarisierung der Oberfläche eines Halbleiterwafers und Vorrichtung zur Durchführung dieses Verfahrens

Similar Documents

Publication Publication Date Title
DE10056541B4 (de) Verfahren zum Reinigen von Quarzsubstraten unter Verwendung von leitenden Lösungen
DE4434321C2 (de) Optischer Wellenleiter mit einem Polymerkern und dessen Herstellungsverfahren
DE2429026A1 (de) Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens
DE2754396A1 (de) Verfahren zum herstellen von duennfilmmustern
DE102009046242B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Kontaktdurchführungen mit unterschiedlicher Größe durch Aufteilen des Kontaktlochstrukturierungsprozesses
DE2624832A1 (de) Verfahren zum herstellen von lackmustern
EP0369053B1 (de) Verfahren zur Herstellung von Masken mit Strukturen im Submikrometerbereich
DE3000746A1 (de) Verfahren zur herstellung von mikroskopischen bildern
DE4103565A1 (de) Verfahren zur bildung eines feinen musters auf einem halbleiter mit einer stufe
DE10219398A1 (de) Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
EP0286855A1 (de) Verfahren zum Aetzen von Vertiefungen in ein Siliziumsubstrat
DE102013100709A1 (de) Vorrichtungen und Verfahren zum Polieren, Ätzen und Reinigen mit einer mit Gas gemischten Flüssigkeit
DE2024608B2 (de) Verfahren zum Atzen der Oberfläche eines Gegenstandes
DE10065380A1 (de) Verfahren zur Charakterisierung und Simulation eines chemisch-mechanischen Polier-Prozesses
DE102004007105B4 (de) Verfahren zum Unterdrücken eines Lithographievorgangs am Rand einer Halbleiterscheibe
DE10154820A1 (de) Verfahren zum Herstellen einer Maske für Halbleiterstrukturen
DE4232821C2 (de) Verfahren zur Herstellung eines feinstrukturierten Halbleiterbauelements
DE19753782A1 (de) Verfahren zur Planarisierung von Silizium-Wafern
DE102004009336A1 (de) Verfahren zum Unterdrücken eines Lithographievorgangs am Rand einer Halbleiterscheibe
EP0599074B1 (de) Verfahren zur globalen Planarisierung von Oberflächen integrierter Halbleiterchaltungen
DE10128269A1 (de) Eine Chipflächen-Justierstruktur
DE10130824A1 (de) Reparaturverfahren für einen gebrochenen dielektrischen Film
DE2807478A1 (de) Belichtungsverfahren
DE1916036A1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102021116587B3 (de) Verfahren zum Herstellen einer Ätzmaske, Verfahren zum Ätzen einer Struktur in ein Substrat, Verwendung einer Tetrelschicht

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 213105

8127 New person/name/address of the applicant

Owner name: IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MICROE

8131 Rejection