DE10154820A1

DE10154820A1 - Verfahren zum Herstellen einer Maske für Halbleiterstrukturen

Info

Publication number: DE10154820A1
Application number: DE10154820A
Authority: DE
Inventors: Martin Popp
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-11-08
Filing date: 2001-11-08
Publication date: 2003-05-28
Anticipated expiration: 2021-11-09
Also published as: US20030087167A1; US6835666B2; DE10154820B4

Abstract

Um eine Maske herzustellen, wird eine Opferschicht auf einer Halbleiterscheibe aufgebracht, dann die Opferschicht mit Hilfe einer ersten und einer zweiten lithographischen Prozessfolge bearbeitet, um die Opferschicht in eine erste und eine zweite Richtung zu strukturieren, anschließend eine Hartmaskenschicht aufgebracht, um die strukturierte Opferschicht vollständig einzuschließen, und dann die Opferschicht aus der Hartmaskenschicht entfernt.

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Maske zum Ausbilden von Strukturen in einer Halbleiterscheibe.

Integrierte Halbleiterschaltungen werden in der Regel mit Hilfe der Planartechnik hergestellt. Im Rahmen der Planartechnik erfolgt die Strukturierung der Halbleiterscheiben heute fast durchweg mit Hilfe der lithographischen Technik. Ein wesentliches Merkmal dieser Technik ist die Ausbildung einer Maske mit der gewünschten Struktur auf der Halbleiterscheibe, um dann in einem darauf folgenden Prozessschritt, z. B. mit Hilfe einer Ätzung oder einer Implantation diese Struktur in die darunter liegende Schicht der Halbleiterscheibe zu übertragen. Die Maske besteht dabei in der Regel aus einer dünnen strahlungsempfindlichen Schicht, meist einer organischen Fotolackschicht, die auf der Halbleiterscheibe abgeschieden wird. Diese dünne strahlungsempfindliche Schicht wird dann in den gewünschten Bereichen bestrahlt, wobei die Bestrahlung in der Regel optisch mit Hilfe einer Fotomaske erfolgt. Die durch die Strahlung chemisch veränderte Fotolackschicht wird dann entwickelt, wobei sich in der Positiv- Lacktechnik der Fotolack an den belichteten Stellen auflöst, die nicht bestrahlten Bereiche maskiert bleiben. In der Negativ-Lacktechnik sind genau entgegengesetzt die belichteten Stellen markiert, während der unbelichtete Lack beim Entwickeln entfernt wird. Das so entstandene Muster in der Fotolackschicht dient als Maske für den darauf folgenden Prozessschritt, mit dem dieses Muster dann in die darunter liegende Schicht in der Halbleiterscheibe übertragen wird.

Aufgrund der zunehmenden Miniaturisierung der integrierten Schaltungen ist es erforderlich, immer kleinere Strukturen mit Größenverhältnissen unter 100 nm auf der Fotolackschicht abzubilden und dieses Muster dann in die darunter liegende Schicht der Halbleiterscheibe zu übertragen. Die lithographische Erzeugung solcher kleinen Strukturen ist insbesondere in Bereichen mit einer dichten Anordnung von Strukturen mit Dimensionen im Bereich der Auflösungsgrenze der optischen Belichtungsverfahren schwierig. Dies gilt insbesondere für die Herstellung von Masken für Graben- oder Stapelkondensatoren in einem Speicherzellenfeld. So tritt beim Abbilden von kleinen länglichen Strukturen das so genannte Line-shorting-Problem auf, bei dem Muster mit deutlich verkürzten Längen bzw. Breiten in der Maskenschicht entstehen. Weiterhin ergibt sich bei sehr kleinen Strukturen das Problem des so genannten Corner-rounding, bei dem statt der gewünschten Kanten durch die Belichtung an der Auflösungsgrenze runde Ecken im Lackmuster ausgebildet werden.

Um diesen Problemen bei der Ausbildung von Masken für kleine Strukturen zu begegnen, werden die Strukturen oft so auf der Maskenschicht abgebildet, dass die Abbildungsfehler bereits berücksichtigt sind. So werden die abzubildenden Strukturen gemäß dem so genannten Mask-biasing absichtlich gegenüber der gewünschten Struktur verlängert oder die Maske wird mit zusätzlichen Hilfsstrukturen gezeichnet, die die Abbildungsfehler von vorne herein ausgleichen. Dies macht jedoch ein kompliziertes Maskendesign erforderlich, wobei weiterhin die Gefahr von Abbildungsfehlern besteht.

Aufgabe der Erfindung ist es, ein Verfahren zum Herstellen einer Maske bereitzustellen, mit dem sich ein Maskenmuster auch für kleinste Strukturen zuverlässig herstellen lässt.

Diese Aufgabe wird mit einem Verfahren gemäß Anspruch 1 gelöst. Bevorzugte Ausgestaltungen sind in den abhängigen Ansprüchen angegeben.

Gemäß der Erfindung wird zum Erstellen einer Maske auf einer Halbleiterscheibe zuerst eine Opferschicht aufgebracht, diese Opferschicht dann mit Hilfe zweier aufeinander folgender lithographischer Prozessfolgen strukturiert, wobei mit Hilfe der ersten lithographischen Prozessfolge die Opferschicht zum Ausbilden eines ersten Maskenmusters bearbeitet wird und mit Hilfe der zweiten lithographischen Prozessfolge die Opferschicht zum Ausbilden eines zweiten Maskenmusters bearbeitet wird, dann eine Hartmaskenschicht aufgebracht wird, um die strukturierte Opferschicht vollständig einzuschließen und anschließend die Operschicht lateral aus der Hartmaskenschicht wieder entfernt wird.

Mit dem erfindungsgemäßen Verfahren lässt sich eine Hartmaske erzeugen, bei der auch sehr feine Strukturen, die extrem dicht gepackt sind, maßhaltig abgebildet werden. Das erfindungsgemäße Verfahren eignet sich deshalb insbesondere zum Herstellen von integrierten Schaltungen mit DRAM-Bausteinen. Durch die Ausbildung einer invertierten Maske mit Hilfe einer Opferschicht, die darüber hinaus einem zweifachen Lithographieprozess unterworfen wird, bei der ein erstes Linienmuster in eine erste Richtung und dann ein zweites Linienmuster in eine zweite Richtung erzeugt wird, lassen sich die Probleme des Line-shortening und Corner-rounding vermeiden. Mit der erfindungsgemäßen Maskenherstellungstechnik wird darüber hinaus gewährleistet, dass eine Hartmaske mit extrem gleichmäßiger Dicke erzeugt wird, so dass eine Beschädigung der Maske bei der Übertragung des Maskenmusters in die darunter liegende Schicht zuverlässig vermieden wird.

Gemäß einer bevorzugten Ausführungsform wird die Opferschicht in den aufeinander folgenden Lithographieprozessen in zwei zueinander senkrechte Richtungen mit jeweils einem Streifenmuster bearbeitet, wodurch sich rechteckige Strukturen, insbesondere Kondensatorenstrukturen in DRAMs, maßhaltig mit exakten Kanten erzeugen lassen.

Gemäß einer weiteren bevorzugten Ausführungsform ist zwischen der Opferschicht und der Halbleiterscheibe eine Ätzstoppschicht vorgesehen, mit der sich Ätzprozesse der Opferschicht zuverlässig stoppen lassen. Durch diese zusätzliche Ätzschicht wird vermieden, dass die unter der Opferschicht liegende Schicht im Rahmen der Bearbeitung der Opferschicht beschädigt wird.

Gemäß einer weiteren bevorzugten Ausführungsform ist eine zusätzliche Zwischenmaskenschicht unter der Opferschicht vorgesehen, die entsprechend dem durch Entfernen der Opferschicht freigelegten Muster der Hartmaskenschicht strukturiert wird. Durch den Einsatz dieser zusätzlichen Zwischenmaskenschicht lässt sich eine hochexakte gleichmäßige Maske für nachfolgende Strukturierungsprozesse der unter der Zwischenmaskenschicht liegenden Halbleiterschicht ausführen.

Vorteilhaft ist es erfindungsgemäß auch, beim Aufbringen der Hartmaskenschicht diese Hartmaskenschicht ganzflächig abzuscheiden, um die strukturierte Opferschicht vollständig zu vergraben und dann die Hartmaskenschicht vorzugsweise mit Hilfe des chemisch-mechanischen Polierens zu planarisieren, um die Oberfläche der strukturierten Opferschicht freizulegen. Hierdurch wird gewährleistet, dass eine Hartmaskenschicht mit hoher Gleichmäßigkeit in Bezug auf die Dicke erzeugt wird und gleichzeitig die zu entfernende Opferschicht mit der invertierten Maskenstruktur vollständig freigelegt wird.

Die Erfindung wird anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
Fig. 1A bis 1H perspektivische Darstellungen einer Halbleiterscheibe nach verschiedenen Prozessschritten zum Ausbilden einer Hartmaske gemäß der Erfindung; und Fig. 2 eine Aufsicht auf eine mögliche Anordnung der beiden Masken zum Strukturieren der Opferschicht.
Fig. 1 zeigt eine mögliche Prozessfolge zum Herstellen einer Maske auf einer Halbleiterscheibe. Die einzelnen Figuren stellen dabei jeweils eine perspektivische Ansicht der Siliciumscheibe nach dem jeweils zuletzt beschriebenen Prozessschritt dar.
Das erfindungsgemäße Verfahren zur Maskenherstellung kann prinzipiell auch zur Strukturierung anderer Halbleitermaterialien eingesetzt werden. Zur Vereinfachung ist die Siliciumscheibe 1 als einheitlicher Block dargestellt. Die erfindungsgemäße Maskenherstellung kann jedoch prinzipiell in jedem Prozessstadium zur Herstellung einer integrierten Schaltung auf der Siliciumscheibe verwendet werden, um eine Halbleiterschicht zu strukturieren.
Integrierte Schaltungen werden in der üblicherweise eingesetzten Planartechnik grundsätzlich durch ein Abfolge von jeweils ganzflächig an der Scheibenoberfläche wirkenden Einzelprozessen ausgeführt, die üblicherweise über geeignete Maskenschichten gezielt zur lokalen Veränderung des Halbleitermaterials führen. Bei der in Fig. 1 gezeigten Prozessfolge ist es Ziel, eine Maske mit einem dichten Muster rechteckiger Strukturen, wie sie z. B. zur Erzeugung von Grabenkondensatoren in DRAMs erforderlich sind, herzustellen. Mit der erfindungsgemäßen Prozessfolge lassen sich jedoch Masken mit beliebigen Musterstrukturen herstellen.
Bei dem in Fig. 1 gezeigten Prozessablauf wird in einer ersten Prozessfolge ganzflächig auf der Siliciumscheibe 1 eine Pufferschicht 2 abgeschieden, die für eine verbesserte Haftung der anschließend aufgebrachten Hartmaskenschicht 3 sorgt. Die Pufferschicht 2 ist dabei vorzugsweise eine Nitridschicht, die Hartmaskenschicht 3 eine Oxidschicht oder eine BPSG-Schicht. Auf dieser Hartmaskenschicht 2 wird ganzflächig eine Ätzstoppschicht 4 abgeschieden, auf der wiederum eine Opferschicht 5 aufgetragen wird. Das Material der Ätzstoppschicht 4 wird so gewählt, dass an der Opferschicht 5durchgeführte Ätzungen zuverlässig gestoppt werden. Als Opferschicht 5 wird vorzugsweise ein TEOS-Oxid eingesetzt, als Ätzstoppschicht 4 eignet sich dagegen vorzugsweise ein Oxynitrid. Die Aufbringung der einzelnen Schichten in dem in Fig. 1A gezeigten Schichtstapel erfolgt dabei mit Hilfe der bekannten Schichttechniken. Die Dicke der einzelnen Schichten wird dabei entsprechend ihrer Funktion eingestellt, wobei insbesondere die Hartmaskenschicht 3 eine ausreichende Schichtdicke aufweisen muss, um der Prozessfolge standzuhalten, die zur lokalen Bearbeitung der unter der Hartmaskenschicht 3 liegenden Siliciumscheibe nach der Maskenherstellung durchgeführt werden. Dies gilt insbesondere für die dabei eingesetzten Ätzschritte. Die Dicke der Ätzstoppschicht 4 wird so festgelegt, dass sie auch einem zweimaligen Ätzprozess der Opferschicht 5 standhält, ohne aufzubrechen.
Zur Strukturierung der Opferschicht 5 wird in dem ersten Prozessschritt eine Fotomaske erzeugt. Hierzu wird auf der Opferschicht 5 ein Haftvermittler aufgetragen, anschließend dann großflächig eine dünne strahlungsempfindliche Schicht 6, vorzugsweise eine organische Fotolackschicht, abgeschieden. Diese Fotolackschicht 6 wird dann über eine Maske belichtet. Die Belichtung des Fotolacks 6 erfolgt dabei üblicherweise mit UV-Licht, wobei die Belichtungsmaske im Allgemeinen eine Chromschicht auf einem transparenten Träger ist, die das abzubildende Muster enthält. Die Belichtung kann jedoch auch maskenlos über einen Elektronenstrahl oder über spezielle Masken mit Röntgenstrahlung erfolgen. Die auf dem Fotolack 6 gezeichnete Struktur entspricht dabei der Linienstruktur des gewünschten Designmusters in eine erste Richtung, in der dargestellten Prozessfolge in die X-Richtung, wobei die zum Muster invertierten Flächen belichtet werden. Nach dem Belichten wird die Lackschicht 6 dann entwickelt, wobei sich der Fotolack an den belichteten Stellen auflöst, die nicht bestrahlten Bereiche dagegen maskiert bleiben. Fig. 1B zeigt perspektivisch die Siliciumscheibe 1 mit dem erzeugten und strukturierten Schichtenstapel nach diesem Prozessschritt, wobei eine Lackmaske 6 mit einem senkrechten Streifenmuster in X- Richtung erzeugt ist.
In einem nachfolgenden Prozessschritt wird dann die Opferschicht 5 entsprechend dem Streifenmuster der Lackschicht 6 anisotrop geätzt, wobei die Ätzung von der Ätzstoppschicht 5 gestoppt wird. Anschließend wird dann die verbleibende Fotolackschicht 6 entfernt. Fig. 1C zeigt die Siliciumscheibe 1 mit dem Schichtenstapel nach diesem Prozessschritt, wobei ein senkrechtes Streifenmuster in der Opferschicht 5 ausgebildet ist.
Mit einer zweiten Lithographieprozessfolge wird die Opferschicht 5 dann in Y-Richtung strukturiert. Hierzu wird wiederum nach einer Haftschicht eine Lackschicht 7 großflächig aufgetragen, auf der durch Belichtung das Linienmuster in Y- Richtung gezeichnet wird. Hierzu werden die zum gewünschten Muster inversen Bereiche belichtet. Anschließend wird dann die Lackschicht 7 entwickelt, wobei der Fotolack 7 sich an den belichteten Stellen auflöst, die nicht bestrahlten Bereiche jedoch maskiert bleiben. Fig. 1D zeigt die Siliciumscheibe 1 mit dem Schichtenstapel nach diesem Prozessschritt mit der strukturierten Fotolackschicht 7.
Nach dem Entwickeln des Fotolacks werden dann die freigelegten Bereiche der Opferschicht 6 weggeätzt, wobei die Ätzung wiederum so ausgelegt ist, dass sie auf der Ätzstoppschicht 5 halt macht und die darunter liegenden Schichten nicht angreift, insbesondere auch nicht an Stellen, die schon der ersten Ätzung ausgesetzt wurden, d. h. an den Kreuzungspunkten der geöffneten Streifen. Anschließend wird dann die verbleibende Lackmaske 7 wieder entfernt. Fig. 1E zeigt die Siliciumscheibe 1 nach diesem Prozessschritt. Auf der Oberfläche der Ätzstoppschicht 4 weist die verbleibende Opferschicht 5 ein regelmäßiges Muster aus Blöcken auf, und zwar genau an den Stellen, die bei keiner der vorhergehenden Lackschichten belichtet wurde. Diese Blöcke der Opferschicht 5 geben das Designmuster wieder, das in der Halbleiterschicht ausgebildet werden soll.
Fig. 2 zeigt nochmals eine Aufsicht auf die beiden Lackmasken zum Strukturieren der Opferschicht 5. Die Blöcke der Opferschicht 5, die nach den beiden Lithographieprozessfolgen stehen bleiben, sind dabei schraffiert gekennzeichnet.
Die dargestellten Lackprozesse sind am Beispiel eines Positivlackes dargestellt. Es besteht jedoch auch die Möglichkeit, stattdessen die Negativ-Lacktechnik einzusetzen, bei der der Fotolack an den belichteten Stellen maskiert bleibt, während die unbelichteten Stellen des Lackes beim Entwickeln aufgelöst werden. Bei dieser Negativ-Lacktechnik muss die Maske zum Beschreiben der Lackschicht dann genau gegenläufig zu der der Positiv-Lacktechnik gestaltet sein.
Nach der vollständigen Strukturierung der Opferschicht 5, die so ausgebildet wird, dass sie dem gewünschten Strukturmuster in der Halbleiterscheibe, im vorliegenden Fall rechteckigen Flächen, entspricht, wird großflächig eine Hartmaskenschicht 8, vorzugsweise Polysilicium, abgeschieden, mit dem die Blöcke der Opferschicht 5 vollständig vergraben werden. Diese Hartmaskenschicht 8 wird dann großflächig vorzugsweise mit Hilfe des chemisch-mechanischen Polierens planarisiert, um eine völlig plane Oberfläche zu erreichen, wobei der Planarisierungsprozess nach Freilegen der Oberfläche der Opferschicht 5 stoppt. Die Siliciumscheibe 1 mit der Schichtfolge nach diesem Prozessschritt ist in Fig. 1F gezeigt. Alternativ zum chemisch-mechanischen Polieren zum Planarisieren der Oberfläche besteht auch die Möglichkeit, andere Abtragungsprozesse zum Herstellen einer völlig planen Oberfläche einzusetzen.
Zum Ausbilden der Ätzmaske wird nun in einem nächsten Schritt die Opferschicht 5 selektiv aus der Maskenschicht 8 entfernt. Bei einer aus TEOS-Oxid bestehenden Opferschicht 5 kann dies z. B. mit einer nasschemischen Oxidätzung erfolgen. Die strukturierte Maske 8 nach diesem Prozessschritt ist in Fig. 1G gezeigt. Das in der Maske 8 ausgebildete Blockmuster kann nun mit Hilfe einer weiteren Ätzfolge in den darunter liegenden Schichtenstapel aus Ätzstoppschicht 4, Maskenschicht 3 und Pufferschicht 2 übertragen werden, um so die Maske zum Strukturieren der Siliciumscheibe 1 auszubilden. Nach diesem anisotropen Ätzprozessablauf, wobei je nach Material der Schichten der Schichtenstapel zusammen oder nacheinander geätzt wird, wird die verbleibende Maskenschicht 8 entfernt. Die Siliciumscheibe 1 nach Ausbilden des zur Strukturierung der Siliciumscheibe vorgesehenen Ätzmaskenstapels ist in Fig. 1H gezeigt.
Alternativ zu dem in Fig. 1 gezeigten Prozessablauf besteht auch die Möglichkeit, auf die Pufferschicht 2 und die Hartmaskenschicht 3 zu verzichten und stattdessen die Maske 8 nach Strukturierung der Ätzstoppschicht 4 direkt als Maske zum Übertragen der Designmuster in die Siliciumscheibe 1 zu verwenden.
Mit dem erfindungsgemäßen Maskenherstellungsverfahren ist es durch den Einsatz einer Doppelbelichtung zum Zeichnen des Designmusters sowie dem Ausbilden eines invertierten Maskenbildes mit Hilfe der Opferschicht möglich, maßhaltig sehr kleine Strukturen, die extrem dicht gepackt sind, auszubilden.

Claims

1. Verfahren zum Herstellen einer Maske mit den Verfahrensschritten:

a) Aufbringen einer Opferschicht auf der Halbleiterscheibe;

b) Bearbeiten der Opferschicht mit Hilfe einer ersten lithographischen Prozessfolge, um die Opferschicht mit einem ersten Muster zu strukturieren;

c) Bearbeiten der Opferschicht mit Hilfe einer zweiten lithographischen Prozessfolge, um die Opferschicht mit einem zweiten Muster zu strukturieren;

d) Aufbringen einer Hartmaskenschicht, um die strukturierte Opferschicht vollständig einzuschließen; und

e) Entfernen der Opferschicht aus der Hartmaskenschicht.

2. Verfahren nach Anspruch 1, wobei das erste und das zweite Muster jeweils aus senkrecht zueinander liegenden Streifen bestehen.

3. Verfahren nach Anspruch 1 oder 2, wobei zwischen der Opferschicht und der Halbleiterscheibe eine Ätzstoppschicht zum Stoppen einer Ätzung der Opferschicht vorgesehen ist.

4. Verfahren nach einem der Ansprüche 1 bis 3, wobei eine Zwischenmaskenschicht unter der Opferschicht vorgesehen ist, die entsprechend dem durch Entfernen der Opferschicht freigelegten Muster der Hartmaskenschicht strukturiert wird.

5. Verfahren nach einem der Ansprüche 1 bis 4, wobei der Verfahrensschritt d) Aufbringen einer Hartmaskenschicht, um die strukturierte Opferschicht vollständig einzuschließen, die folgenden Verfahrensschritte umfasst:

1. ganzflächiges Abscheiden der Hartmaskenschicht, um die strukturierte Opferschicht vollständig zu vergraben; und

2. Planarisieren der Hartmaskenschicht, um die Oberfläche der strukturierten Opferschicht freizulegen.