DE10131388A1

DE10131388A1 - Integrierter dynamischer Speicher und Verfahren zum Betrieb desselben

Info

Publication number: DE10131388A1
Application number: DE10131388A
Authority: DE
Inventors: Thoai-Thai Le; Juergen Lindolf
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2001-06-28
Filing date: 2001-06-28
Publication date: 2003-01-16
Anticipated expiration: 2021-06-29
Also published as: US6721215B2; DE10131388B4; US20030002363A1

Abstract

Ein integrierter dynamischer Speicher umfaßt ein Speicherzellenfeld (12) mit Speicherzellen (44), von denen jede einer von einer Mehrzahl von Gruppen (14, 16) zugeordnet ist, wobei die Mehrzahl von Gruppen aufgeteilt ist in fehlerfreie Gruppen (14) mit ausschließlich fehlerfreien Speicherzellen (44) und in fehlerbehaftete Gruppen (16) mit zumindest einer fehlerhaften Speicherzelle. Der Speicher umfaßt weiter eine Speicheranordnungstabelle (22), die eine Liste der fehlerfreien Gruppen (14) enthält, und eine Zuordnungseinheit (20), die auf Grundlage der Einträge in der Speicheranordnungstabelle (22) Speicherzugriffe nur auf solche Speicherzellen (44) ausführt, die einer fehlerfreien Gruppe (14) zugeordnet sind. Die Gesamtkapazität des Speicherbausteins liegt dann nicht mit der Herstellung ein für allemal fest, sondern ergibt sich erst nach einem Speichertest oder kann sich sogar im Lauf der Lebensdauer des Bausteins verändern.

Description

Die vorliegende Erfindung betrifft einen integrierten dynamischen Speicher mit einem Speicherzellenfeld mit Speicherzellen. Die Erfindung betrifft weiter ein Verfahren zum Betrieb eines derartigen integrierten dynamischen Speichers.
Der Speicherbereich und die Kapazität von DRAM- (Dynamic Random Access Memory-Chips) Bausteinen ist fest vorgegeben. Dies macht es zur Erhöhung der Ausbeute bei der Chipproduktion erforderlich, Maßnahmen zu ergreifen, die das Erreichen der vorgegebenen Speicherkapazität sicherstellen.
Üblicherweise werden dazu auf den Speicherbausteinen eine Anzahl redundante Speicherzellen vorgesehen, die einen gewissen Anteil fehlerhafter regulären Speicherzellen ersetzen können.
Die Speicherbausteine werden im allgemeinen von den Herstellern vor ihrer Auslieferung auf Funktionsfähigkeit getestet und soweit möglich repariert. Dies erfolgt beispielsweise dadurch, daß nach der Chipfertigung Speicherfehler durch gezieltes Testen ermittelt und in einem Fehlerprotokoll aufgezeichnet werden. Dann werden durch programmierbare Elemente, beispielsweise eine Reihe von sogenannten Laserfuses einzelne fehlerhafte Speicherzellen enthaltende Wortleitungen oder Bitleitungen adressmäßig gegen fehlerfreie redundante Wortleitungen oder Bitleitungen ausgetauscht.
Durch ein derartiges Redundanzkonzept läßt sich die Chipausbeute bei der Herstellung steigern. Nachteilig ist daran allerdings, daß eine gewisser Anteil redundanter Speicherzellen vorgesehen werden muß. Dabei kann es auf der einen Seite vorkommen, daß etwa in einem gut eingeschwungenen Fertigungsprozeß nur eine kleine Anzahl fehlerhafter Speicherzellen auftreten, so daß die für den redundanten Speicherbereich verwendete Chipfläche unnötig beansprucht wird. Ist anderseits kann der Anteil redundanter Speicherzellen zu gering, ist der Speicherbaustein als Ganzes nicht mehr verwertbar und muß verworfen werden.
Hier setzt die Erfindung an. Der Erfindung, wie sie in den Ansprüchen gekennzeichnet ist, liegt die Aufgabe zugrunde, einen integrierten dynamischen Speicher mit einer verbesserter Ausnutzung des regulären Speicherbereichs bereitzustellen. Diese Aufgabe wird durch den integrierten dynamischen Speicher nach Anspruch 1 gelöst. Die Erfindung stellt weiter ein Verfahren zum Betrieb eines derartigen integrierten Speichers nach Anspruch 10 oder 11 bereit. Bevorzugte Ausgestaltungen sind Gegenstand der Unteransprüche.
Erfindungsgemäß umfaßt ein integrierter dynamischer Speicher ein Speicherzellenfeld mit Speicherzellen, von denen jede einer von einer Mehrzahl von Gruppen zugeordnet ist. Die Mehrzahl von Gruppen ist dabei aufgeteilt in fehlerfreie Gruppen mit ausschließlich fehlerfreien Speicherzellen und in fehlerbehaftete Gruppen mit zumindest einer fehlerhaften Speicherzelle. Eine Speicheranordnungstabelle enthält eine Liste der fehlerfreien Gruppen, und eine Zuordnungseinheit führt auf Grundlage der Einträge in der Speicheranordnungstabelle Speicherzugriffe nur auf solche Speicherzellen aus, die einer fehlerfreien Gruppe zugeordnet sind.
Die Erfindung beruht also auf dem Gedanken, den zur Verfügung stehenden Speicherbereich des integrierten Speichers mittels indirekter Adressierung über eine Zuordnungseinheit anzusprechen. Dazu wird der Speicherbereich zunächst in Gruppen geeigneter Größe unterteilt.
Die gewählte Größe der Gruppen ergibt sich aus einer Abwägung des Verwaltungsaufwands für die Organisation und Speicherung der Gruppen (bevorzugt große Gruppen mit wenig Aufwand) und dem Verlust an fehlerfreiem Speicherbereich bei Verwerfen der gesamten Gruppe wegen einer fehlerhaften Speicherzelle (bevorzugt kleine Gruppen mit wenig Verlust).
Nach einem Test der Speicherzellen, der noch beim Hersteller oder auch erst beim Kunden durchgeführt werden kann, werden diejenigen Gruppen, die ausschließlich fehlerfreie Speicherzellen enthalten, in eine Speicheranordnungstabelle eingetragen. Eine Zuordnungseinheit führt dann die Speicherzugriffe nach Maßgabe der Einträge in der Speicheranordnungstabelle durch, greift also nur auf Speicherzellen fehlerfreier Gruppen zu.
Der gesamte Speicherbereich ergibt sich durch Aneinanderreihung der Speicherzellen der fehlerfreien Gruppen. Somit muß auch die Gesamtkapazität des Speicherbausteins nicht mit der Herstellung ein für allemal festgelegt sein. Vielmehr kann sich die Kapazität erst nach einem Speichertest ergeben, oder sich sogar im Lauf der Lebensdauer des Bausteins verändern, ohne daß der Baustein jemals als Ganzes verworfen werden müßte.
In einer Ausgestaltung weist das Speicherzellenfeld des integrierten dynamischen Speichers eine Mehrzahl von Wortleitungen und eine Mehrzahl von Bitleitungen auf, wobei Speicherzellen jeweils am Kreuzungspunkt einer Wortleitung und einer Bitleitung angeordnet sind.
In einer bevorzugten Ausgestaltung enthält dabei jede der Mehrzahl von Gruppen dieselbe Anzahl von Speicherzellen. Dies gestaltet die Verwaltung der Gruppen und die Kapazitätsberechnung besonders einfach.
Insbesondere sind die Gruppen von Speicherzellen so organisiert, daß jede der Mehrzahl von Gruppen zumindest eine Wortleitung enthält.
Dabei hat es sich als besonders vorteilhaft herausgestellt, wenn jede der Mehrzahl von Gruppen genau eine Wortleitung enthält. Dann ist einerseits die Feststellung eines Fehlers innerhalb einer Gruppe und die Verwaltung der fehlerfreien Gruppen einfach und unkompliziert, andererseits wird nicht übermäßig viel Speicherplatz dadurch verschenkt, daß bei einer einzigen fehlerhaften Speicherzelle die ganze Gruppe aus der Liste der fehlerfreien Gruppen herausgenommen wird.
In einer bevorzugten Ausgestaltung wird bei dem integrierten dynamischen Speicher die Zuordnung der Speicherzellen zu den Gruppen einmalig festgestellt, und die Liste der fehlerfreien Gruppen in der Speicheranordnungstabelle fest eingespeichert. Das einmalige Feststellen der Zuordnung findet dann typischerweise nach der Fertigung noch beim Hersteller statt. Allerdings liegt es auch im Rahmen der Erfindung, die Zuordnung erst später, eventuell erst beim Kunden festzulegen und einzuspeichern.
In einer anderen bevorzugten Ausgestaltung wird bei dem integrierten dynamischen Speicher die Zuordnung der Speicherzellen zu den Gruppen wiederholt festgestellt, und die Liste der fehlerfreien Gruppen in der Speicheranordnungstabelle überschreibbar eingespeichert.
Dazu kann der integrierte dynamische Speicher mit Vorteil eine Selbsttesteinheit zum Funktionstest der Speicherzellen aufweisen, die im Betrieb auf ein Anforderungssignal hin die Speicherzellen des Speicherzellenfelds auf Fehlerhaftigkeit testet und die mit der Zuordnungseinheit derart zusammenwirkt, daß diese eine Liste der fehlerfreien Gruppen in die Speicheranordnungstabelle überschreibbar eingespeichert. Ein solches Anforderungssignal kann etwa bei jedem Bootvorgang des Rechners, in den der Speicherbaustein eingebaut ist, erzeugt werden.
Die Speicherkapazität des Bausteins liegt bei dieser Ausgestaltung nicht notwendig für die gesamte Lebensdauer fest, sie kann sich vielmehr im Laufe der Zeit durch vermehrt auftretende Zellenfehler langsam verringern, ohne daß jemals der Speicherbaustein als Ganzes funktionsuntüchtig würde.
Bevorzugt wird die Gesamtkapazität der den fehlerfreien Gruppen zugeordneten Speicherzellen in einem auslesbaren Register eingetragen. Diese Information steht dann beim Hochfahren des Systems durch einen einfachen Auslesevorgang zur Verfügung.
Bei einem Betriebsverfahren eines derartigen integrierten dynamischen Speichers, der ein Speicherzellenfeld mit Speicherzellen und eine Speicheranordnungstabelle aufweist, wird erfindungsgemäß

- jede Speicherzelle einer von einer Mehrzahl von Gruppen zugeordnet,
- werden die Speicherzellen einmalig auf Funktionalität getestet,
- werden die Gruppen von Speicherzellen, die ausschließlich fehlerfreie Speicherzellen aufweisen, in die Speicheranordnungstabelle eingetragen, und
- werden im weiteren Betrieb Speicherzugriffe nur auf solche Speicherzellen ausgeführt, die einer in die Speicheranordnungstabelle eingetragenen fehlerfreien Gruppe zugeordnet sind.

Bei einem weiteren Betriebsverfahren eines beschriebenen integrierten dynamischen Speichers, der ein Speicherzellenfeld mit Speicherzellen und eine Speicheranordnungstabelle aufweist, wird erfindungsgemäß

- jede Speicherzelle einer von einer Mehrzahl von Gruppen zugeordnet,
- werden die Speicherzellen auf ein Anforderungssignal hin auf Funktionalität getestet,
- werden diejenigen Gruppen von Speicherzellen, die ausschließlich fehlerfreie Speicherzellen aufweisen, in die Speicheranordnungstabelle überschreibbar eingetragen, und
- werden im weiteren Betrieb Speicherzugriffe nur auf solche Speicherzellen ausgeführt, die einer in die Speicheranordnungstabelle eingetragenen fehlerfreien Gruppe zugeordnet sind.

Es ist bei beiden Betriebsverfahren bevorzugt, wenn nach dem Funktionstest der Speicherzellen die Gesamtkapazität aller Speicherzellen, die fehlerfreien Gruppen zugeordneten sind, in ein auslesbares Register eingetragen wird.
Weitere vorteilhafte Ausgestaltungen, Merkmale und Details der Erfindung ergeben sich aus den abhängigen Ansprüchen, der Beschreibung der Ausführungsbeispiele und den Zeichnungen.
Nachfolgend soll die Erfindung anhand von Ausführungsbeispielen im Zusammenhang mit den Zeichnungen näher erläutert werden. Dabei sind nur die für das Verständnis der Erfindung wesentlichen Elemente dargestellt. Es zeigt
Fig. 1 eine schematische Darstellung eines Ausführungsbeispiels eines erfindungsgemäßen integrierten Speichers;
Fig. 2 eine schematische Darstellung eines matrixförmigen Speicherzellenfeldes;
Fig. 3 die Zuordnung der Einträge der Speicheranordnungstabelle zu fehlerfreien Gruppen für das Ausführungsbeispiel der Fig. 1;
Fig. 4 eine schematische Darstellung eines weiteren Ausführungsbeispiels eines erfindungsgemäßen integrierten Speichers.
Fig. 1 zeigt ein Blockdiagramm eines Ausführungsbeispiels eines erfindungsgemäßen integrierten DRAM-Speichers 10 mit einem matrixförmig organisiertes Speicherzellenfeld 12. Wie am besten in Fig. 2 zu erkennen, enthält das Speicherzellenfeld 12 ein Array von Speicherzellen 44, die jeweils am Kreuzungspunkt einer Wortleitung 40 und einer Bitleitungen 42 angeordnet sind.
Jede Speicherzelle 44 enthält einen Auswahltransistor T und einen Speicherkondensator C. Nach Aktivierung einer Wortleitung 40 fließt jeweils eine auf dem Kondensator C gespeicherte Ladung über den durchgeschalteten Auswahltransistor T zur zugehörigen Bitleitung 42 und verursacht dort eine Spannungspegeländerung, die durch einen der Bitleitung zugeordneten Leseverstärker verstärkt und ausgelesen wird.
Das Speicherzellenfeld 12 ist in eine Mehrzahl von Gruppen 14, 16 unterteilt, wobei jede Speicherzelle 44 genau einer Gruppe zugeordnet ist. Die Zuordnung erfolgt dabei entsprechend der festgelegten Größe der Gruppen. Beispielsweise umfaßt in Fig. 2 jede Gruppe gerade zwei benachbarte Wortleitungen 40.
Die Speicherzellen 44 werden nach der Fertigung des DRAM- Speichers 10 durch ein externes Testgerät getestet. Gruppen, die ausschließlich fehlerfreie Speicherzellen enthalten, werden mit ihrer Adresse in die Speicheranordnungstabelle 22 eingetragen (Bezugszeichen 14 in Fig. 1). Gruppen mit mindestens einer fehlerhaften Speicherzelle werden insgesamt als fehlerhaft angesehen (Bezugszeichen 16 in Fig. 1) und nicht eingetragen.
Die sich aus der Gesamtheit der fehlerfreien Gruppen 14 ergebende Gesamtkapazität des Speichers 10 wird in ein auslesbares 24 eingetragen, so daß die Kapazität jedes Speicherbausteins beispielsweise beim Booten eines Rechners ausgelesen und zur Bestimmung des insgesamt zur Verfügung stehenden Speichers verwendet werden kann.
Der Zugriff auf den integrierten Speicher durch eine externe Steuerschaltung 30 erfolgt dann über die Zuordnungseinheit 20. Diese führt unter Rückgriff auf die in der Tabelle 22 gespeicherten Adressen fehlerfreier Gruppen 14 die Umsetzung einer externen Adresse auf eine chipinterne Adresse innerhalb einer der fehlerfreien Gruppen 14 durch.
Die Tabelleneinträge in der Speicheranordnungstabelle 22 und die Zuordnung zu fehlerfreien Gruppen sind schematisch in Fig. 3 dargestellt. Das Speicherzellenfeld 12 ist der einfachen Illustration halber in lediglich fünf Gruppen unterteilt. In der Praxis ist ein Speicherzellenfeld in der Regel in wesentlich mehr Gruppen unterteilt. Beispielsweise kann jede Gruppe ein oder zwei Wortleitungen 40 umfassen, so daß ein Speicherzellenfeld mit beispielsweise 4096 Wortleitungen 4096 oder 2048 Gruppen enthält.
Bei den fünf Gruppen von Fig. 3 wurden beim Speichertest in einer Gruppe (Bezugszeichen 16) defekte Speicherzellen festgestellt. Die restlichen Gruppen 14a-14d enthalten ausschließlich fehlerfreie Speicherzellen. Ihre Adressen werden demnach in vier Register 22a-22d der Tabelle 22 eingetragen. Das fünfte Register 22e der Tabelle verweist nicht auf eine Gruppe, sondern enthält einen Eintrag der das Ende der fehlerfreien Gruppen anzeigt, beispielsweise einen Zeiger auf NIL.
In der Darstellung der Fig. 2 sind zur Illustration jeweils zwei Wortleitungen 40 zu einer Gruppe 14 zusammengefaßt. Bevorzugt sind alle Gruppen gleich groß um die Berechnung der Speicherkapazität und die Verwaltung der Gruppen einfach zu halten. Weiter ist es vorteilhaft, wenn jede Gruppe nur einige, insbesondere nur eine einzige Wortleitung 40 enthält.
Entsprechen die Gruppen 14, 16 den Wortleitungen 40, ist die Organisation und Verwaltung der Gruppen einfach. Zugleich ist der Verlust an Speicherzellen nicht übermäßig groß, wenn eine Gruppe wegen einer fehlerhaften Speicherzelle aus der Liste der fehlerfreien Gruppen gestrichen werden muß.
Fig. 4 zeigt ein weiteres Ausführungsbeispiel der Erfindung. Der integrierte Speicher 10 von Fig. 4 enthält neben den bereits oben beschriebenen Elementen eine Selbsttesteinheit 32, die auf Empfang eines Anforderungssignals TST hin einen Speichertest am Speicherzellenfeld 12 durchführt. Ein solches Anforderungssignal kann beispielsweise beim Booten des Rechners generiert und der Selbsttesteinheit zugeführt werden.
Beim Speichertest stellt die Selbsttesteinheit fest, welche Gruppen fehlerhafte Speicherzellen enthalten. Die Gruppen mit ausschließlich fehlerfreien Speicherzellen 44 werden dann dynamisch in die wiederbeschreibbare Speicheranordnungstabelle 22 eingetragen. Die gesamte freie Speicherkapazität wird berechnet und in das wiederbeschreibbare Register 24 eingespeichert.
Bei dieser Ausführungsform kann sich die Speicherkapazität über die Lebensdauer des Bausteins verändern, sie kann sich beispielsweise im Laufe der Zeit durch vermehrt auftretende Zellenfehler langsam verringern, ohne daß jemals der Speicherbaustein als Ganzes funktionsuntüchtig würde.

Claims

1. Integrierter dynamischer Speicher,
mit einem Speicherzellenfeld (12) mit Speicherzellen (44), von denen jede einer von einer Mehrzahl von Gruppen (14, 16) zugeordnet ist,
bei dem die Mehrzahl von Gruppen aufgeteilt ist in fehlerfreie Gruppen (14) mit ausschließlich fehlerfreien Speicherzellen (44) und in fehlerbehaftete Gruppen (16) mit zumindest einer fehlerhaften Speicherzelle,
mit einer Speicheranordnungstabelle (22), die eine Liste der fehlerfreien Gruppen (14) enthält,
und mit einer Zuordnungseinheit (20), die auf Grundlage der Einträge in der Speicheranordnungstabelle (22) Speicherzugriffe nur auf solche Speicherzellen (44) ausführt, die einer fehlerfreien Gruppe (14) zugeordnet sind.

2. Integrierter dynamischer Speicher nach Anspruch 1, bei dem das Speicherzellenfeld (12) eine Mehrzahl von Wortleitungen (40) und eine Mehrzahl von Bitleitungen (42) aufweist, und die Speicherzellen (44) jeweils am Kreuzungspunkt einer Wortleitung (40) und einer Bitleitung (42) angeordnet sind.

3. Integrierter dynamischer Speicher nach Anspruch 2, bei dem jede der Mehrzahl von Gruppen (14, 16) dieselbe Anzahl von Speicherzellen (44) enthält.

4. Integrierter dynamischer Speicher nach Anspruch 2 oder 3, bei dem jede der Mehrzahl von Gruppen (14, 16) zumindest eine Wortleitung (40) enthält.

5. Integrierter dynamischer Speicher nach Anspruch 2, bei dem jede der Mehrzahl von Gruppen (14, 16) genau eine Wortleitung (40) enthält.

6. Integrierter dynamischer Speicher nach einem der vorigen Ansprüche, bei dem die Zuordnung der Speicherzellen (44) zu den Gruppen (14, 16) einmalig festgestellt wird, und die Liste der fehlerfreien Gruppen (14) in der Speicheranordnungstabelle (22) fest eingespeichert ist.

7. Integrierter dynamischer Speicher nach einem der Ansprüche 1 bis 5, bei dem die Zuordnung der Speicherzellen (44) zu den Gruppen (14, 16) wiederholt festgestellt wird, und die Liste der fehlerfreien Gruppen (14) in der Speicheranordnungstabelle (22) überschreibbar eingespeichert ist.

8. Integrierter dynamischer Speicher nach Anspruch 7, der weiter eine Selbsttesteinheit (32) zum Funktionstest der Speicherzellen (44) aufweist, die im Betrieb auf ein Anforderungssignal () hin die Speicherzellen (44) des Speicherzellenfelds (12) auf Fehlerhaftigkeit testet und die mit der Zuordnungseinheit (20) derart zusammenwirkt, daß diese eine Liste der fehlerfreien Gruppen in die Speicheranordnungstabelle (22) überschreibbar eingespeichert.

9. Integrierter dynamischer Speicher nach einem der vorigen Ansprüche, bei dem die Gesamtkapazität der den fehlerfreien Gruppen (14) zugeordneten Speicherzellen (44) in einem auslesbaren Register (24) eingetragen ist.

10. Verfahren zum Betrieb eines integrierten dynamischen Speichers, der ein Speicherzellenfeld mit Speicherzellen und eine Speicheranordnungstabelle aufweist, bei dem
jede Speicherzelle einer von einer Mehrzahl von Gruppen zugeordnet wird,
die Speicherzellen einmalig auf Funktionalität getestet werden,
die Gruppen von Speicherzellen, die ausschließlich fehlerfreie Speicherzellen aufweisen, in die Speicheranordnungstabelle eingetragen werden, und
im weiteren Betrieb Speicherzugriffe nur auf solche Speicherzellen ausgeführt werden, die einer in die Speicheranordnungstabelle eingetragenen fehlerfreien Gruppe zugeordnet sind.

11. Verfahren zum Betrieb eines integrierten dynamischen Speichers, der ein Speicherzellenfeld mit Speicherzellen und eine Speicheranordnungstabelle aufweist, bei dem
jede Speicherzelle einer von einer Mehrzahl von Gruppen zugeordnet wird,
die Speicherzellen auf ein Anforderungssignal hin auf Funktionalität getestet werden,
diejenigen Gruppen von Speicherzellen, die ausschließlich fehlerfreie Speicherzellen aufweisen, in die Speicheranordnungstabelle überschreibbar eingetragen werden, und
im weiteren Betrieb Speicherzugriffe nur auf solche Speicherzellen ausgeführt werden, die einer in die Speicheranordnungstabelle eingetragenen fehlerfreien Gruppe zugeordnet sind.

12. Verfahren nach Anspruch 10 oder 11, bei dem nach dem Funktionstest der Speicherzellen die Gesamtkapazität aller fehlerfreien Gruppen zugeordneten Speicherzellen in ein auslesbares Register eingetragen wird.