DE10100282A1 - Integrierter elektrischer Transformator - Google Patents
Integrierter elektrischer TransformatorInfo
- Publication number
- DE10100282A1 DE10100282A1 DE2001100282 DE10100282A DE10100282A1 DE 10100282 A1 DE10100282 A1 DE 10100282A1 DE 2001100282 DE2001100282 DE 2001100282 DE 10100282 A DE10100282 A DE 10100282A DE 10100282 A1 DE10100282 A1 DE 10100282A1
- Authority
- DE
- Germany
- Prior art keywords
- coil
- semiconductor body
- insulation layer
- semiconductor
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 111
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 238000009413 insulation Methods 0.000 claims description 54
- 239000004020 conductor Substances 0.000 claims description 12
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000005562 fading Methods 0.000 claims 1
- 230000037361 pathway Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 16
- 238000004804 winding Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F19/00—Fixed transformers or mutual inductances of the signal type
- H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
Abstract
Die vorliegende Erfindung betrifft einen Transformator mit einer ersten und einer zweiten Spule (20, 40), die in versetzten Ebenen einer Halbleiteranordnung (10, 70, 30; 10, 30) ausgebildet sind, wobei die zweite Spule (40) vorzugsweise in einem Halbleiterkörper (30) integriert ist, der auf einem Halbleiterkörper (10) mit der ersten Spule aufgebracht ist. Die Erfindung betrifft des weiteren ein Verfahren zur Herstellung eines integrierten Transformators.
Description
Die vorliegende Erfindung betrifft einen in Halbleitertechno
logie integrierten Transformator und ein Verfahren zu dessen
Herstellung.
Aus der GB 217 39 56 ist ein integrierter Transformator be
kannt, bei welchem eine Primärwicklung und eine Sekundärwick
lung des Transformators elektrisch gegeneinander isoliert auf
einem Halbleitersubstrat aufgebracht sind.
Derartige Transformatoren, die mit weiteren elektronischen
Bauelementen, wie z. B. Transistoren, in einem Halbleiterkör
per untergebracht sind, finden unter anderem Anwendung in
Hochfrequenz-Schaltungen. Problematisch bei den bekannten in
tegrierten Transformatoren, bei denen die erste und die zwei
te Wicklung als Leiterbahnen auf der Oberfläche eines Halb
leitersubstrats ausgebildet sind, ist es, die beiden Wicklun
gen galvanisch sicher zu isolieren, so dass es auch bei hohen
Spannungen nicht zu Spannungsüberschlägen zwischen den beiden
Wicklungen kommt. Idealerweise beträgt die Spannungsfestig
keit zwischen den beiden Wicklungen 6000 V oder mehr.
Ziel der vorliegenden Erfindung ist es, einen integrierten
Transformator zur Verfügung zu stellen, der auf einfache Wei
se mittels bekannter Technologien realisierbar ist und bei
dem eine hohe Spannungsfestigkeit zwischen der Primärwicklung
und der Sekundärwicklung gewährleistet ist.
Diese Aufgabe wird durch einen Transformator gemäß den Merk
malen des Patentanspruchs 1 gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand
der Unteransprüche.
Bei dem erfindungsgemäßen Transformator sind eine erste Spule
und eine zweite Spule, d. h. die Primärspule und die Sekundär
spule des Transformators, in zueinander versetzten Ebenen ei
ner Halbleiteranordnung ausgebildet. Die erste Spule ist da
bei vorzugsweise auf oder in einem ersten Halbleiterkörper
ausgebildet und die zweite Spule ist vorzugsweise auf oder in
einem zweiten Halbleiterkörper ausgebildet, der oberhalb des
ersten Halbleiterkörpers angeordnet ist. Der Versatz der ers
ten Spule und der zweiten Spule in der durch die Halbleiter
körper gebildeten Halbleiteranordnung ermöglicht es, zwischen
den beiden Spulen eine oder mehrere Isolationsschichten ein
zubringen, welche auf die maximal zwischen den beiden Wick
lungen auftretende Spannung abgestimmt sind.
Die erste Spule ist vorzugsweise als spiralförmig verlaufende
Leiterbahn auf einer ersten Isolationsschicht an der Oberflä
che des ersten Halbleiterkörpers ausgebildet und die zweite
Spule ist vorzugsweise als spiralförmig verlaufende Leiter
bahn auf einer zweiten Isolationsschicht an der Oberfläche
der zweiten Halbleiterkörpers ausgebildet. Gemäß einer Aus
führungsform der Erfindung ist dabei eine dritte Isolations
schicht vorgesehen, die die erste Spule vorzugsweise nach o
ben hin abdeckt und die zudem den ersten und den zweiten
Halbleiterkörper gegeneinander isoliert. Diese dritte Isola
tionsschicht ist vorzugsweise ein auf eine hohe Spannungsfes
tigkeit ausgelegtes Polyimid.
Ein Ziel der vorliegenden Erfindung ist es weiterhin, ein
Verfahren zur Herstellung eines integrierten Transformators
zur Verfügung zu stellen.
Das erfindungsgemäße Verfahren sieht dazu folgende Verfah
rensschritte vor:
- - Bereitstellen eines ersten Halbleiterkörpers und Herstellen einer ersten Spule auf einer Oberfläche des ersten Halblei terkörpers oder in dem ersten Halbleiterkörper,
- - Bereitstellen eines zweiten Halbleiterkörpers und Herstel len einer zweiten Spule auf einer Oberfläche des zweiten Halbleiterkörpers oder in dem zweiten Halbleiterkörper,
- - Aufbringen des zweiten Halbleiterkörpers auf den ersten Halbleiterkörper.
Vor dem Aufbringen des zweiten Halbleiterkörpers auf den ers
ten Halbleiterkörper wird vorzugsweise eine Isolationsschicht
auf den ersten Halbleiterkörper aufgebracht, welche die erste
Spule gegenüber dem zweiten Halbleiterkörper isoliert und
welche eine ausreichende Spannungsfestigkeit zwischen den
beiden Spulen des Transformators sicherstellt. Das Herstellen
von Spulen als spiralförmige Leiterbahnen auf Oberflächen von
Halbleiterkörpern oder in Halbleiterkörpern ist mittels be
kannter Technologien realisierbar und beispielsweise in der
GB 217 39 56 beschrieben. Das Aufbringen des zweiten Halblei
terkörpers auf den ersten Halbleiterkörper ist von Halblei
terbauelementen, die in der sogenannten "Chip on Chip"-
Technologie realisiert sind hinlänglich bekannt. Bei dieser
Technologie sind beispielsweise ein Chip mit einem Leistungs
transistor und ein Chip mit einer geeigneten Ansteuerschal
tung für den Transistor, einem Temperatursensor oder derglei
chen übereinander angeordnet sind.
Die vorliegende Erfindung wird nachfolgend anhand eines Aus
führungsbeispiels in Figuren näher erläutert. In den Figuren
zeigt:
Fig. 1 eine Seitenansicht eines erfindungsgemäßen
Transformators im Querschnitt,
Fig. 2 Draufsicht und teilweise Schnittdarstellung des
Transformators gemäß Fig. 1,
Fig. 3 einen erfindungsgemäßen Transformator während
verschiedener Verfahrensschritte zu dessen
Herstellung,
Fig. 4 Transformator gemäß einer weiteren Ausführungsform
der Erfindung in Seitenansicht im Querschnitt,
Fig. 5 Transformator gemäß einer weiteren Ausführungsform
der Erfindung in Seitenansicht im Querschnitt.
In den Figuren bezeichnen, sofern nicht anders angegeben,
gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.
Fig. 1 zeigt ein erstes Ausführungsbeispiel eines erfin
dungsgemäßen integrierten Transformators. Der Transformator
weist einen ersten Halbleiterkörper 10 mit einem Halbleiter
substrat 12 und einer auf dem Substrat 12 ausgebildeten ers
ten Isolationsschicht 14, die vorzugsweise aus einem Halblei
teroxid besteht, auf. Das Substrat 12 besteht vorzugsweise
aus Silizium und die Isolationsschicht aus Siliziumdioxid.
Auf der ersten Isolationsschicht 14 ist eine erste Wicklung,
beispielsweise die Primärwicklung, des Transformators ausge
bildet, die in dem Ausführungsbeispiel von einer Isolations
schicht 70 bedeckt ist.
Fig. 2 zeigt eine Draufsicht auf den Transformator gemäß
Fig. 1, wobei die Isolationsschicht 70 in Fig. 2 geschnitten
dargestellt ist, so dass der geometrische Verlauf der ersten
Spule 20 auf der Isolationsschicht 14 deutlich wird. Die ers
te Spule 20 ist in dem Ausführungsbeispiel als spiralförmig
verlaufende Leiterbahn ausgebildet, die vorzugsweise aus ei
nem Metall, wie beispielsweise Aluminium oder Kupfer, be
steht. Die erste Spule ist durch die Isolationsschicht 14 ge
genüber dem elektrisch leitenden Halbleitersubstrat 12 iso
liert.
Oberhalb des ersten Halbleiterkörpers 10 ist auf der Isolati
onsschicht 70 ein zweiter Halbleiterkörper 30 angeordnet, der
ein Halbleitersubstrat 32 und eine darüber angeordnete Isola
tionsschicht 36 aufweist. Das Halbleitersubstrat 32 ist vor
zugsweise Silizium, die Isolationsschicht 36 vorzugsweise Si
liziumdioxid. Auf der Isolationsschicht 36 ist eine zweite
Spule, die Sekundärspule, des Transformators angeordnet, wel
che in dem Ausführungsbeispiel ebenfalls als spiralförmig
verlaufende Leiterbahn ausgebildet ist.
Der erste Halbleiterkörper 10, die dritte Isolationsschicht
70 und der zweite Halbleiterkörper 30 bilden eine Halblei
teranordnung, bei der die erste und die zweite Spule 20, 40
in zueinander versetzten Ebenen angeordnet sind.
Bei dem erfindungsgemäßen Transformator sind die erste Spule
20 und die zweite Spule 40 durch die Isolationsschicht 36 un
terhalb der zweiten Spule 40 und die Isolationsschicht 70,
welche die erste Spule 20 umgibt, gegeneinander isoliert. Die
Anordnung der ersten und der zweiten Spule 20, 40 in zueinan
der versetzten, durch die Oberflächen der Halbleiterkörper
10, 20 gebildeten Ebenen ermöglicht bei dem erfindungsgemäßen
Transformator das Anordnen der Isolationsschichten 70, 36
zwischen den beiden Spulen 20, 40, die auf eine hohe Span
nungsfestigkeit ausgelegt sind. Die Isolationsschicht 70 be
steht vorzugsweise aus einem Polyimid, dessen Dicke oberhalb
der die Spule 20 bildenden Leiterbahn vorzugsweise etwa 30 µm
beträgt.
Zur Steigerung der Spannungsfestigkeit weist der zweite Halb
leiterkörper vorzugsweise eine in Fig. 1 gestrichelt einge
zeichnete weitere Isolationsschicht 34 auf, welche auf einer
der ersten Isolationsschicht 36 gegenüberliegenden Oberfläche
des Substrats 32 ausgebildet ist.
Die vorliegende Erfindung ermöglicht die Integration eines
Transformators mit einer ersten und zweiten Spule 20, 40 und
zugehörigen an den Transformator angeschlossenen Halbleiter
bauelementen in einer Halbleiteranordnung. Fig. 1 zeigt ge
strichelt eingezeichnet einen aktiven Bereich 80 in dem Halb
leiterkörper 10 und einen aktiven Bereich 90 in dem zweiten
Halbleiterkörper 30, in welchen jeweils Halbleiterbauelemen
te, beispielsweise Transistoren, Dioden oder auch Widerstän
de, realisiert sind, die an die jeweilige Spule 20, 40 ange
schlossen sind. Die aktiven Bereiche 80, 90 sind dabei durch
die Isolationsschichten 14, 36 gegenüber den Spulen isoliert.
Zum Ansteuern der ersten Spule 20 sind auf der Isolations
schicht 14 neben der Spule Anschlusspins 50, 52 vorgesehen,
welche innerhalb des ersten Halbleiterkörpers 10 in nicht nä
her dargestellter Weise an die Enden der ersten Spule 20 an
geschlossen sind. Die Anschlusspins können dabei direkt an
die Enden der Spule oder auch über die Bauelemente des akti
ven Bereichs 80 an die erste Spule 20 angeschlossen sein.
Entsprechend sind auf der Isolationsschicht 36 des zweiten
Halbleiterkörpers 30 Anschlusspins 60, 62 zum Ansteuern der
zweiten Spule 40 vorgesehen, wobei diese Anschlusspins 60, 62
in nicht näher dargestellter Weise innerhalb des zweiten
Halbleiterkörpers 30 an die Enden der zweiten Spule 40 ange
schlossen sind. Die Anschlusspins können dabei direkt an die
Enden der zweiten Spule oder auch über die Bauelemente des
aktiven Bereiches 90 an die zweite Spule 40 angeschlossen
sein.
Weitere Anschlusspins zum Anschließen der Bauelemente in den
aktiven Halbleiterbereichen 80, 90 sind in den Fig. 1 und
2 aus Gründen der Übersichtlichkeit nicht dargestellt.
Ein Verfahren zur Herstellung eines erfindungsgemäßen integ
rierten Transformators wird nachfolgend anhand von Fig. 3
erläutert. In ersten Verfahrensschritten wird ein erster
Halbleiterkörper 10 hergestellt, der ein Halbleitersubstrat
12 und eine an einer Oberfläche des Substrats 12 ausgebildete
erste Isolationsschicht 14 aufweist. Anschließend wird auf
der Isolationsschicht 14 eine spiralförmig verlaufende Lei
terbahn als erste Spule 20 hergestellt. Hierzu können her
kömmliche Verfahrensschritte zur Herstellung von Leiterbahnen
verwendet werden. In dem Halbleiterkörper 10 können des wei
teren Halbleiterbauelemente zum Anschließen an die erste Spu
le 20 realisiert sein, wie in Fig. 3a durch den gestrichelt
dargestellten aktiven Bereich 80 skizziert ist. Diese Bauele
mente werden mittels bekannter Verfahren zur Herstellung von
integrierten Schaltungen vor dem Aufbringen der Isolations
schicht 14 auf das Substrat 12 hergestellt.
Nach dem Herstellen der ersten Spule 20 auf der Isolations
schicht 14 wird in einem nächsten Verfahrensschritt eine Iso
lationsschicht 70 auf der Isolationsschicht 14 abgeschieden,
welche die erste Spule 20 überdeckt. Das Ergebnis dieses Ver
fahrensschrittes zeigt Fig. 3b.
In weiteren Verfahrensschritten wird, wie in Fig. 3c darge
stellt ist, ein zweiter Halbleiterkörper 30 bereitgestellt,
welcher ein Substrat 32 mit einer an einer Oberfläche ange
ordneten zweiten Isolationsschicht 36 aufweist. Auf dieser
Oberfläche 36 wird, beispielsweise mittels bekannter Verfah
ren zur Herstellung von Leiterbahnen, eine zweite Spule 40
hergestellt, welche insbesondere als spiralförmig verlaufende
Leiterbahn ausgebildet ist. Wie auch in den ersten Halblei
terkörper 10 können in dem zweiten Halbleiterkörper in einem
aktiven Bereich 90 Halbleiterbauelemente zum Anschließen an
die zweite Spule 40 ausgebildet sein, die mittels bekannter
Verfahren zur Herstellung von integrierten Schaltungen vor
dem Aufbringen der Isolationsschicht 36 auf das Substrat 32
hergestellt werden.
Gemäß eines weiteren optionalen Verfahrensschrittes ist vor
gesehen, auf den zweiten Halbleiterkörper 30 an einer der
Spule 40 abgewandten Oberfläche eine weitere Isolations
schicht 34 aufzubringen.
In einem nächsten Verfahrensschritt wird der in Fig. 3c dar
gestellte zweite Halbleiterkörper 30 mit der zweiten Spule 40
auf den in Fig. 3b dargestellten ersten Halbleiterkörper 10
mit der ersten Spule 20 aufgebracht und dort beispielsweise
durch Verkleben des Halbleiterkörpers 30 mit der Isolations
schicht 70 befestigt.
Fig. 4 zeigt ein weiteres Ausführungsbeispiel eines erfin
dungsgemäßen Transformators im Querschnitt, welches sich von
dem in Fig. 1 dargestellten dadurch unterscheidet, dass kei
ne Isolationsschicht über der ersten Spule 20 ausgebildet
ist. Der zweite Halbleiterkörper 30 ist bei diesem Ausfüh
rungsbeispiel auf der ersten Isolationsschicht 14 auf einer
durch die erste Spule 20 freigelassenen Fläche angeordnet.
Die erste Spule 20 und die zweite Spule 40 sind bei diesem
Ausführungsbeispiel durch die Isolationsschicht 14 des ersten
Halbleiterkörpers 10 und die Isolationsschicht 36 des zweiten
Halbleiterkörpers 30 und durch eine vorzugsweise vorhandene
Isolationsschicht 34 an der Rückseite des zweiten Halbleiter
körpers 30 gegeneinander isoliert.
Der erste Halbleiterkörper 10 und der zweite Halbleiterkörper
30 bilden eine Halbleiteranordnung mit zwei Spulen 20, 40 die
in zueinander versetzten Ebenen angeordnet sind.
Fig. 5 zeigt ein weiteres Ausführungsbeispiel eines erfin
dungsgemäßen Transformators, bei dem der zweite Halbleiter
körpers 30 um 180° gedreht gegenüber dem zweiten Halbleiter
körpers 30 in den Fig. 1 und 4 angeordnet ist. Zudem ist
die zweite Spule 40 des Halbleiterkörpers 40 in eine Isolati
onsschicht 36' an der Oberfläche des zweiten Halbleiterkör
pers 30 eingebettet. Bei dieser Ausführungsform sind die ers
te Spule 20 und zweite Spule 40 nur durch die Isolations
schicht 70 gegeneinander isoliert. Die Isolationsschicht 36'
kann dabei in nicht näher dargestellter Weise auch derart
ausgebildet sein, dass sie die zweite Spule vollständig umgibt,
so dass die erste Spule 20 und die zweite Spule 40 dann
durch die Isolationsschichten 36' und 70 gegeneinander iso
liert sind. Die beiden 20, 40 Spulen sind bei der Ausfüh
rungsform nach Fig. 5 gegenüber den zuvor beschriebenen Aus
führungsformen räumlich näher zueinander angeordnet woraus
eine verbesserte induktive Kopplung der Spulen 20, 40 resul
tiert.
Die Ausführungsbeispiele gemäß der Fig. 1, 2, 4 und 5 zei
gen jeweils Transformatoren, bei denen die Spulen jeweils auf
oder in einem ersten und zweiten Halbleiterkörper angeordnet
sind. Gemäß weiterer nicht näher dargestellter Ausführungs
formen der Erfindung ist vorgesehen, dass die Spulen jeweils
eingebettet in Isolationsschichten übereinander in einem ein
zigen Halbleiterkörper angeordnet sind.
10
erster Halbleiterkörper
12
Halbleitersubstrat
14
Isolationsschicht
20
erste Spule
30
zweite Halbleiterschicht
32
Halbleitersubstrat
34
Isolationsschicht
36
Isolationssicht
36
' Isolationsschicht
40
zweite Spule
50
,
52
Anschlüsse der ersten Spule
60
,
62
Anschlüsse der zweiten Spule
70
Isolationsschicht
80
aktiver Bereich des ersten Halbleiterkörpers
90
aktiver Bereich des zweiten Halbleiterkörpers
Claims (12)
1. Transformator mit einer ersten und einer zweiten Spule
(20, 40) die in versetzten Ebenen einer Halbleiteranordnung
(10, 70, 30; 10, 30) ausgebildet sind.
2. Transformator nach Anspruch 1, bei dem die erste Spule auf
oder in einem ersten Halbleiterkörper (10) ausgebildet ist
und bei dem die zweite Spule (40) auf oder in einem zweiten
Halbleiterkörper (30), die oberhalb des ersten Halbleiterkör
pers (10) angeordnet ist, ausgebildet ist.
3. Transformator nach Anspruch 1, bei dem die erste Spule
(10) und/oder die zweite Spule (20) als spiralförmig verlau
fende Leiterbahnen ausgebildet sind.
4. Transformator nach Anspruch 3, bei dem die erste Spule
(20) auf einer ersten Isolationsschicht (14) im Bereich einer
Oberfläche des ersten Halbleiterkörpers (10) ausgebildet ist
und bei dem die zweite Spule (40) auf einer zweiten Isolati
onsschicht (36) im Bereich einer Oberfläche des zweiten Halb
leiterkörpers (30) ausgebildet ist.
5. Transformator nach einem der vorangehenden Ansprüche, bei
dem die erste Spule (29) von einer dritten Isolationsschicht
(70) bedeckt ist.
6. Transformator nach Anspruch 5, bei dem die dritte Isolati
onsschicht (70) ein Polyimid ist.
7. Verfahren zur Herstellung eines Transformators, das fol
gende Merkmale aufweist:
- - Bereitstellen eines ersten Halbleiterkörpers (10) und Her stellen einer ersten Spule (20) auf einer Oberfläche des ers ten Halbleiterkörpers (10) oder in dem Halbleiterkörper,
- - Bereitstellen eines zweiten Halbleiterkörpers (30) und Her stellen einer zweiten Spule (40) auf einer Oberfläche des zweiten Halbleiterkörpers oder in dem Halbleiterkörper(30),
- - Aufbringen des zweiten Halbleiterkörpers (10) auf den ers ten Halbleiterkörper.
8. Verfahren nach Anspruch 7, bei dem vor dem Herstellen der
ersten Spule (20) eine erste Isolationsschicht (14) auf die
Oberfläche des ersten Halbleiterkörpers (10) aufgebracht
wird.
9. Verfahren nach Anspruch 7 oder 8, bei dem vor dem Herstel
len der zweiten Spule (40) eine zweite Isolationsschicht (36)
auf die Oberfläche des zweiten Halbleiterkörpers (20) aufge
bracht wird.
10. Verfahren nach einem der vorangehenden Ansprüche, bei dem
vor dem Aufbringen des zweiten Halbleiterkörpers (20) auf den
ersten Halbleiterkörper (10) eine dritte Isolationsschicht
(70) auf die erste Spule aufgebracht wird.
11. Verfahren nach einem der vorangehenden Ansprüche, bei dem
vor dem Aufbringen des zweiten Halbleiterkörpers (20) auf den
ersten Halbleiter (10) eine Isolationsschicht auf der Ober
fläche des zweiten Halbleiterkörpers (30) hergestellt wird,
die der Oberfläche mit der zweiten Spule (40) gegenüberliegt.
12. Verfahren nach einem der vorangehenden Ansprüche, bei dem
der zweite Halbleiterkörper (30) auf den ersten Halbleiter
körper (10) aufgeklebt wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001100282 DE10100282B4 (de) | 2001-01-04 | 2001-01-04 | Elektrischer Transformator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001100282 DE10100282B4 (de) | 2001-01-04 | 2001-01-04 | Elektrischer Transformator |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10100282A1 true DE10100282A1 (de) | 2002-07-18 |
DE10100282B4 DE10100282B4 (de) | 2005-10-13 |
Family
ID=7669806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2001100282 Expired - Fee Related DE10100282B4 (de) | 2001-01-04 | 2001-01-04 | Elektrischer Transformator |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10100282B4 (de) |
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10240425A1 (de) * | 2002-09-02 | 2004-03-11 | Infineon Technologies Ag | Schaltwandler mit einem separaten Transformator zur Sicherung des Standby-Betriebs |
US6927662B2 (en) | 2002-07-18 | 2005-08-09 | Infineon Technologies Ag | Integrated transformer configuration |
US7376212B2 (en) | 2004-06-03 | 2008-05-20 | Silicon Laboratories Inc. | RF isolator with differential input/output |
US7587193B2 (en) | 2005-05-03 | 2009-09-08 | Infineon Technologies Austria Ag | Signal transmission arrangement having a transformer and a receiver circuit |
US7605580B2 (en) * | 2007-06-29 | 2009-10-20 | Infineon Technologies Austria Ag | Integrated hybrid current sensor |
US7650130B2 (en) | 2004-06-03 | 2010-01-19 | Silicon Laboratories Inc. | Spread spectrum isolator |
EP2190016A1 (de) | 2008-11-19 | 2010-05-26 | SEMIKRON Elektronik GmbH & Co. KG | Leistungshalbleitermodul mit Steuerfunktionalität und integriertem Übertrager |
US7738568B2 (en) | 2004-06-03 | 2010-06-15 | Silicon Laboratories Inc. | Multiplexed RF isolator |
US7737871B2 (en) | 2004-06-03 | 2010-06-15 | Silicon Laboratories Inc. | MCU with integrated voltage isolator to provide a galvanic isolation between input and output |
US7821428B2 (en) | 2004-06-03 | 2010-10-26 | Silicon Laboratories Inc. | MCU with integrated voltage isolator and integrated galvanically isolated asynchronous serial data link |
US7825764B2 (en) | 2006-05-08 | 2010-11-02 | Infineon Technologies Austria Ag | Signal transmitter and signal transmission apparatus |
US7902627B2 (en) | 2004-06-03 | 2011-03-08 | Silicon Laboratories Inc. | Capacitive isolation circuitry with improved common mode detector |
DE10262239B4 (de) * | 2002-09-18 | 2011-04-28 | Infineon Technologies Ag | Digitales Signalübertragungsverfahren |
US8049573B2 (en) | 2004-06-03 | 2011-11-01 | Silicon Laboratories Inc. | Bidirectional multiplexed RF isolator |
US8064872B2 (en) | 2004-06-03 | 2011-11-22 | Silicon Laboratories Inc. | On chip transformer isolator |
US8169108B2 (en) | 2004-06-03 | 2012-05-01 | Silicon Laboratories Inc. | Capacitive isolator |
US8198951B2 (en) | 2004-06-03 | 2012-06-12 | Silicon Laboratories Inc. | Capacitive isolation circuitry |
US8441325B2 (en) | 2004-06-03 | 2013-05-14 | Silicon Laboratories Inc. | Isolator with complementary configurable memory |
US8442128B2 (en) | 2006-05-24 | 2013-05-14 | Infineon Technologies Ag | Signal transmitting device and phase modulated method for transmitting via a signal transmitting device |
US8451032B2 (en) | 2010-12-22 | 2013-05-28 | Silicon Laboratories Inc. | Capacitive isolator with schmitt trigger |
US8970000B2 (en) | 2010-01-18 | 2015-03-03 | Infineon Technologies Austria Ag | Signal transmission arrangement |
US9293997B2 (en) | 2013-03-14 | 2016-03-22 | Analog Devices Global | Isolated error amplifier for isolated power supplies |
US9660848B2 (en) | 2014-09-15 | 2017-05-23 | Analog Devices Global | Methods and structures to generate on/off keyed carrier signals for signal isolators |
US9998301B2 (en) | 2014-11-03 | 2018-06-12 | Analog Devices, Inc. | Signal isolator system with protection for common mode transients |
US10270630B2 (en) | 2014-09-15 | 2019-04-23 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
DE112009000425B4 (de) * | 2008-02-25 | 2019-05-02 | Fairchild Semiconductor Corporation | Mikromodule mit integrierten Dünnfilminduktoren und Verfahren zum Herstellen dieser |
US10290608B2 (en) | 2016-09-13 | 2019-05-14 | Allegro Microsystems, Llc | Signal isolator having bidirectional diagnostic signal exchange |
US10536309B2 (en) | 2014-09-15 | 2020-01-14 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
US11115244B2 (en) | 2019-09-17 | 2021-09-07 | Allegro Microsystems, Llc | Signal isolator with three state data transmission |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2173956A (en) * | 1985-03-29 | 1986-10-22 | Plessey Co Plc | Integrated electrical transformer |
DE4117878A1 (de) * | 1990-05-31 | 1991-12-12 | Toshiba Kawasaki Kk | Planares magnetisches element |
JPH11176639A (ja) * | 1997-12-12 | 1999-07-02 | Fuji Electric Co Ltd | 平面型インダクタおよび平面型トランス |
US6097273A (en) * | 1999-08-04 | 2000-08-01 | Lucent Technologies Inc. | Thin-film monolithic coupled spiral balun transformer |
-
2001
- 2001-01-04 DE DE2001100282 patent/DE10100282B4/de not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2173956A (en) * | 1985-03-29 | 1986-10-22 | Plessey Co Plc | Integrated electrical transformer |
DE4117878A1 (de) * | 1990-05-31 | 1991-12-12 | Toshiba Kawasaki Kk | Planares magnetisches element |
JPH11176639A (ja) * | 1997-12-12 | 1999-07-02 | Fuji Electric Co Ltd | 平面型インダクタおよび平面型トランス |
US6097273A (en) * | 1999-08-04 | 2000-08-01 | Lucent Technologies Inc. | Thin-film monolithic coupled spiral balun transformer |
Non-Patent Citations (1)
Title |
---|
MOHAN, S.S., u.a.: Modeling and characterization of on-chip transformers. In: IEDM 98, 1998, S. 531-534 * |
Cited By (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6927662B2 (en) | 2002-07-18 | 2005-08-09 | Infineon Technologies Ag | Integrated transformer configuration |
DE10240425B4 (de) * | 2002-09-02 | 2009-04-30 | Infineon Technologies Ag | Schaltwandler mit einem separaten Transformator zur Sicherung des Standby-Betriebs |
DE10240425A1 (de) * | 2002-09-02 | 2004-03-11 | Infineon Technologies Ag | Schaltwandler mit einem separaten Transformator zur Sicherung des Standby-Betriebs |
DE10262239B4 (de) * | 2002-09-18 | 2011-04-28 | Infineon Technologies Ag | Digitales Signalübertragungsverfahren |
US10419251B2 (en) | 2002-09-18 | 2019-09-17 | Infineon Technologies | Digital signal transfer using integrated transformers with electrical isolation |
DE10243197B4 (de) * | 2002-09-18 | 2011-05-05 | Infineon Technologies Ag | Digitales Signalübertragungsverfahren |
US8049573B2 (en) | 2004-06-03 | 2011-11-01 | Silicon Laboratories Inc. | Bidirectional multiplexed RF isolator |
US8169108B2 (en) | 2004-06-03 | 2012-05-01 | Silicon Laboratories Inc. | Capacitive isolator |
US7738568B2 (en) | 2004-06-03 | 2010-06-15 | Silicon Laboratories Inc. | Multiplexed RF isolator |
US7737871B2 (en) | 2004-06-03 | 2010-06-15 | Silicon Laboratories Inc. | MCU with integrated voltage isolator to provide a galvanic isolation between input and output |
US7376212B2 (en) | 2004-06-03 | 2008-05-20 | Silicon Laboratories Inc. | RF isolator with differential input/output |
US7821428B2 (en) | 2004-06-03 | 2010-10-26 | Silicon Laboratories Inc. | MCU with integrated voltage isolator and integrated galvanically isolated asynchronous serial data link |
US8441325B2 (en) | 2004-06-03 | 2013-05-14 | Silicon Laboratories Inc. | Isolator with complementary configurable memory |
US7856219B2 (en) | 2004-06-03 | 2010-12-21 | Silicon Laboratories Inc. | Transformer coils for providing voltage isolation |
US7902627B2 (en) | 2004-06-03 | 2011-03-08 | Silicon Laboratories Inc. | Capacitive isolation circuitry with improved common mode detector |
US7650130B2 (en) | 2004-06-03 | 2010-01-19 | Silicon Laboratories Inc. | Spread spectrum isolator |
US8198951B2 (en) | 2004-06-03 | 2012-06-12 | Silicon Laboratories Inc. | Capacitive isolation circuitry |
US8064872B2 (en) | 2004-06-03 | 2011-11-22 | Silicon Laboratories Inc. | On chip transformer isolator |
US7587193B2 (en) | 2005-05-03 | 2009-09-08 | Infineon Technologies Austria Ag | Signal transmission arrangement having a transformer and a receiver circuit |
US7825764B2 (en) | 2006-05-08 | 2010-11-02 | Infineon Technologies Austria Ag | Signal transmitter and signal transmission apparatus |
US8442128B2 (en) | 2006-05-24 | 2013-05-14 | Infineon Technologies Ag | Signal transmitting device and phase modulated method for transmitting via a signal transmitting device |
US7605580B2 (en) * | 2007-06-29 | 2009-10-20 | Infineon Technologies Austria Ag | Integrated hybrid current sensor |
DE112009000425B4 (de) * | 2008-02-25 | 2019-05-02 | Fairchild Semiconductor Corporation | Mikromodule mit integrierten Dünnfilminduktoren und Verfahren zum Herstellen dieser |
US7982302B2 (en) | 2008-11-19 | 2011-07-19 | Semikron Elektronik Gmbh & Co. Kg | Power semiconductor module with control functionality and integrated transformer |
DE102008057833B4 (de) * | 2008-11-19 | 2011-12-22 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit Steuerfunktionalität und integriertem Übertrager |
EP2190016A1 (de) | 2008-11-19 | 2010-05-26 | SEMIKRON Elektronik GmbH & Co. KG | Leistungshalbleitermodul mit Steuerfunktionalität und integriertem Übertrager |
DE102008057833A1 (de) | 2008-11-19 | 2010-07-08 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit Steuerfunktionalität und integriertem Überträger |
US9431379B2 (en) | 2010-01-18 | 2016-08-30 | Infineon Technologies Austria Ag | Signal transmission arrangement |
US8970000B2 (en) | 2010-01-18 | 2015-03-03 | Infineon Technologies Austria Ag | Signal transmission arrangement |
US8451032B2 (en) | 2010-12-22 | 2013-05-28 | Silicon Laboratories Inc. | Capacitive isolator with schmitt trigger |
US9293997B2 (en) | 2013-03-14 | 2016-03-22 | Analog Devices Global | Isolated error amplifier for isolated power supplies |
US9660848B2 (en) | 2014-09-15 | 2017-05-23 | Analog Devices Global | Methods and structures to generate on/off keyed carrier signals for signal isolators |
US10270630B2 (en) | 2014-09-15 | 2019-04-23 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
US10536309B2 (en) | 2014-09-15 | 2020-01-14 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
US9998301B2 (en) | 2014-11-03 | 2018-06-12 | Analog Devices, Inc. | Signal isolator system with protection for common mode transients |
US10290608B2 (en) | 2016-09-13 | 2019-05-14 | Allegro Microsystems, Llc | Signal isolator having bidirectional diagnostic signal exchange |
US10651147B2 (en) | 2016-09-13 | 2020-05-12 | Allegro Microsystems, Llc | Signal isolator having bidirectional communication between die |
US11115244B2 (en) | 2019-09-17 | 2021-09-07 | Allegro Microsystems, Llc | Signal isolator with three state data transmission |
Also Published As
Publication number | Publication date |
---|---|
DE10100282B4 (de) | 2005-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10100282A1 (de) | Integrierter elektrischer Transformator | |
DE102006058068B4 (de) | Halbleiterbauelement mit Halbleiterchip und passivem Spulen-Bauelement sowie Verfahren zu dessen Herstellung | |
DE19737294B4 (de) | Halbleiterbaustein mit wenigstens einem Kondensatorelement mit parallelen Kondensatorplatten sowie Verfahren zu seiner Herstellung | |
EP2973671B1 (de) | Verfahren zum herstellen eines elektronischen bauteils | |
DE112006000954B4 (de) | Halbleiterpaket und Verfahren zur Herstellung | |
DE2554965A1 (de) | Elektrische kompaktschaltungsanordnung | |
DE102008050063B4 (de) | Chipinduktionsspule und verfahren zum herstellen einer halbleiterchipinduktionsspule | |
DE102006003137A1 (de) | Elektronikpackung und Packungsverfahren | |
EP1008231A2 (de) | Leistungsmodul mit einer aktive halbleiterbauelemente und passive bauelemente aufweisenden schaltungsanordnung sowie herstellungsverfahren hierzu | |
WO2012175207A2 (de) | Elektronische baugruppe und verfahren zu deren herstellung | |
DE102006046182A1 (de) | Halbleiterelement mit einer Stützstruktur sowie Herstellungsverfahren | |
DE10002377A1 (de) | Spule und Spulensystem zur Integration in eine mikroelektronische Schaltung sowie mikroelektronische Schaltung | |
EP0464232A1 (de) | Lötverbinder und Verfahren zur Herstellung einer elektrischen Schaltung mit diesem Lötverbinder | |
WO2003085738A2 (de) | Leistungsmodul mit zwei substraten und verfahren zu seiner herstellung | |
DE19516547A1 (de) | Leiterplatte mit elektrisch leitender Schicht und Verfahren zur Herstellung einer Leiterplatte | |
DE102007001191B4 (de) | Halbleitervorrichtung mit einem Widerstand zum Abgleichen der Stromverteilung | |
DE19945794C2 (de) | Verfahren zum Herstellen einer Metall-Keramik-Leiterplatte mit DurchKontaktierungen | |
EP1425765B1 (de) | Magnetisches bauelement | |
DE69922271T2 (de) | Leiterplattenherstellungsmethode | |
DE19955105A1 (de) | Halbleitervorrichtung und deren Herstellungsverfahren | |
DE3045585A1 (de) | Trimmbare elektrische induktivitaetsspulen und verfahren zu ihrer herstellung | |
DE10113474A1 (de) | Elektrische Schaltung | |
DE102020100364B4 (de) | Leistungselektronische Baugruppe mit einem Substrat, einer Hülse und einem Kontaktstift und Verfahren zur Herstellung einer solchen Baugruppe | |
DE102022119125B3 (de) | Vorrichtung mit Kondensator und Spule sowie System mit einer derartigen Vorrichtung | |
DE10212630A1 (de) | Spule auf einem Halbleitersubstrat und Verfahren zu deren Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |