DE10085336B4 - Dual-Pseudo-Referenzspannungserzeugung für Empfänger - Google Patents

Dual-Pseudo-Referenzspannungserzeugung für Empfänger Download PDF

Info

Publication number
DE10085336B4
DE10085336B4 DE10085336T DE10085336T DE10085336B4 DE 10085336 B4 DE10085336 B4 DE 10085336B4 DE 10085336 T DE10085336 T DE 10085336T DE 10085336 T DE10085336 T DE 10085336T DE 10085336 B4 DE10085336 B4 DE 10085336B4
Authority
DE
Germany
Prior art keywords
reference voltage
voltage
low
signal
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10085336T
Other languages
English (en)
Other versions
DE10085336T1 (de
Inventor
Maynard C. Portland Falconer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE10085336T1 publication Critical patent/DE10085336T1/de
Application granted granted Critical
Publication of DE10085336B4 publication Critical patent/DE10085336B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/086Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
    • H03K5/088Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Circuits Of Receivers In General (AREA)
  • Electric Clocks (AREA)

Abstract

Eine Schaltung (400; 551) zum Erzeugen wenigstens eines an eine Empfänger zu übermittelnden Logiksignals (501a...501d) mit einem niedrigen und einem hohen Logikpegel entsprechenden niedrigen und hohen Spannungspegeln, wobei das Logiksignal zum empfängerseitigen Bestimmen seines Logikpegels jeweils mit einer Referenzspannung verglichen wird,
wobei die Schaltung (400; 551) aufweist:
eine Spannungsversorgungsebene (410);
eine Masseebene (420) und
eine Signalquelle mit:
einer zwischen der Masseebene und der Spannungsversorgungsebene eingekoppelten Treiberschaltung (510–540) zum Erzeugen des Logiksignals,
einem Niedrige-Referenzspannung-Generator (412), mit einem Niedrige-Referenzspannung-Ausgang (413), an welchem eine an den Empfänger zu übermittelnde niedrige Referenzspannung (Vlow) ausgegeben wird, und
einem Hohe-Referenzspannung-Generator (414) mit einem Hohe-Referenzspannung-Ausgang (415), an welchem eine an den Empfänger zu übermittelnde hohe Referenzspannung (Vhigh) ausgegeben wird,
wobei die niedrige und die hohe Referenzspannung (Vlow, Vhigh) in dem Intervall zwischen dem niedrigen und dem hohen Spannungspegel des Logiksignals liegen,
wobei der Niedrige-Referenzspannung-Ausgang (413) derart mit der...

Description

  • Die vorliegende Erfindung betrifft eine Schaltung zum Erzeugen wenigstens eines an einen Empfänger zu übermittelnden Logiksignals sowie ein Verfahren zum Übertragen eines Logiksignals von einer Signalquelle zu einem Empfänger, wobei das übertragene Logiksignal empfängerseitig mit einer Referenzspannung verglichen wird, um den Logikpegel des Logiksignals zu bestimmen.
  • Mit Datenleitungen eines Busses gekoppelte Komponenten kommunizieren üblicherweise unter Verwendung eines digitalen Signals, das zwischen einem hohen Logikpegel und einem niedrigen Logikpegel variiert. Der hohe und der niedrige Logikpegel werden üblicherweise durch eine hohe Spannung bzw. eine niedrige Spannung auf einer Datenleitung dargestellt. Zur Kommunikation zwischen zwei Chips steuert der Treiber in einem ersten Chip ein Signal an, das zwischen der hohen und der niedrigen Spannung auf einer Datenleitung eines Busses variiert. Ein Empfänger in einem zweiten Chip (Empfängerchip) empfängt das Signal und erkennt den Logikpegel, indem er den Spannungspegel des Signals mit einer Referenzspannung vergleicht. Nachdem der Empfänger den Logikpegel erkannt hat, wird der Logikpegel in einem Latch gespeichert und weiteren Elementen in dem Empfängerchip verfügbar gemacht. Für einen richtigen Betrieb sollte das Signal einen stabilen Pegel, der relativ nah an der hohen oder niedrigen Spannung liegt, erreicht haben, bevor der Empfänger den Logikpegel (Logikzustand) einfängt und ihn speichert.
  • Bustreiber- und -empfängerschaltungen sind z. B. in der EP 0 823 786 A2 beschrieben.
  • Unglücklicherweise ändert sich das Signal an dem Empfänger aufgrund von Rauschen und Nachschwingen nicht sauber von einer niedrigen Spannung zu einer hohen Spannung (oder einer hohen Spannung zu einer niedrigen Spannung), was es erforderlich macht, eine Zeitdauer zu warten, bevor das Signal einen relativ stabilen Pegel erreicht hat. Infolge des Rauschens und Nachschwingens gibt es eine Zeitdauer, während welcher es relativ unbestimmt ist (Periode der Unbestimmtheit), ob das Signal über oder unter der Referenzspannung ist. Diese Periode der Unbestimmtheit beeinflußt die Frequenz, mit welcher der Treiber zwischen niedriger und hoher Spannung umschalten kann. Eine Erhöhung der Periode der Unbestimmtheit erfordert typischerweise niedrigere Frequenzen für einen richtigen Betrieb. Niedrige Frequenzen führen zu einem relativ schlechten Datendurchsatz, welcher beim Erfüllen der sich erhöhenden Anforderungen nach einem hohen Datendurchsatz bei heutigen Hochleistungssystemen unerwünscht ist.
  • Es gibt zwei Techniken zum Absenken der Periode der Unbestimmtheit, wodurch eine Verwendung von Signalen in höherer Frequenz auf dem Bus ermöglicht und die Leistung verbessert wird. Die erste Technik schließt ein, daß der Empfängerchip zwei Referenzspannungen anstelle von nur einer Referenzspannung erzeugt. Der Empfänger wählt die richtige Referenzspannung auf der Grundlage des vorhergehenden Zustands des Signals am Empfänger aus. Wenn beispielsweise der vorhergehende Zustand des Signals ein niedriger Logikpegel ist, der durch eine niedrige Spannung dargestellt wird, wählt der Empfänger die niedrige Spannungsreferenz, was die Nachschwingtoleranz für das eintreffende Signal auf ein Maximum bringt. Die Nachschwingtoleranz wird auf ein Maximum gebracht, da das eintreffende Signal wahrscheinlich selbst dann über der niedrigen Spannungsreferenz bleibt, wenn ein signifikantes Nachschwingen auftritt. Sofern der vorhergehende Zustand des Signals ein hoher Logikpegel ist, der durch eine hohe Spannung dargestellt wird, wählt der Empfänger die hohe Spannungsreferenz aus, was wiederum die Nachschwingtoleranz für das eintreffende Signal auf ein Maximum bringt.
  • Unglücklicherweise stellt das Erzeugen der zwei Referenzspannungen an dem Empfängerchip keine Informationen über Rauscheinflüsse zur Verfügung, die auf den Treiber-Span nungsversorgungsebenen oder auf der Datenleitung auftreten. Demzufolge können diese Rauscheinflüsse am Empfänger nicht berücksichtigt werden, was es schwierig macht, den Treiber bei einer relativ hohen Frequenz zu betreiben.
  • Die zweite Technik zum Absenken der Periode der Unbestimmtheit schließt das Koppeln des Rauschens aus den Spannungsversorgungsebenen des Treibers mit einer an dem Treiber erzeugten Einzelreferenzspannung ein. Das Erzeugen der Referenzspannung an dem Treiber und das Koppeln des Rauschens der Spannungsversorgungsebene mit dem Treiber ist vorteilhaft, da es ermöglicht, daß die Rauscheffekte am Treiber berücksichtigt und an den Empfänger weitergegeben werden, was die Periode der Unbestimmtheit bei einigen Fällen des Rauschens in den Spannungsversorgungsebenen absenkt. Es gibt vier Fälle, bei welchen Rauschen in der Spannungsversorgungsebene (VCC-Ebene) und der Masseebene (VSS-Ebene) auftreten kann: bei sowohl der Spannungsversorgungsebene als auch der Masseebene, bei keiner Ebene oder bei nur einer Ebene oder der anderen, aber nicht bei beiden Ebenen. Unglücklicherweise wird durch Koppeln des Rauschens von beiden Ebenen mit einer Einzelreferenzspannung die Periode der Unbestimmtheit bei einigen Fällen abgesenkt, während sie sich bei anderen Fällen tatsächlich erhöhen könnte. Da die Frequenz des Treibers von der Periode der Unbestimmtheit des schlechtesten Falls abhängt, ist die Treiberfrequenz relativ niedrig, was zu einer relativ schlechten Leistungsfähigkeit führt.
  • Da das Erzeugen der Referenzspannungen am Empfänger typischerweise erfordert, daß der Treiber bei einer relativ niedrigen Frequenz betrieben wird, da die Rauscheffekte an dem Treiber nicht berücksichtigt werden, wäre es vorteilhaft, die Referenzspannungen auf eine Weise zu erzeugen, die ein Berücksichtigen der Rauscheffekte am Treiber ermöglicht. Da außerdem das Erzeugen einer einzigen Referenzspannung, die den Einfluß des Rauschens in sowohl der VCC- als auch der VSS-Ebene einschließt, erfordert, daß der Treiber bei einer relativ geringen Frequenz betrieben wird, wäre es vorteilhaft, den Einfluß des Rauschens in sowohl der VCC- als auch der VSS-Ebene auf eine Weise zu berücksichtigen, die es dem Treiber ermöglichen würde, bei einer relativ höheren Frequenz betrieben zu werden. Diese Aufgaben werden erfindungsgemäß durch eine Schaltung mit den Merkmalen des Anspruchs 1, ein Verfahren mit den Merkmalen des Anspruchs 2 bzw. eine Busanordnung mit den Merkmalen des Anspruchs 5 gelöst. Vorteilhafte und/oder bevorzugte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
  • Die vorliegende Erfindung wird beispielhaft anhand der Figuren der beigefügten Zeichnungen veranschaulicht, in welchen:
  • 1 ein Zeitdiagramm für ein Signal mit einer ansteigenden Flanke und einer Einzelreferenzspannung veranschaulicht;
  • 2a ein Zeitdiagramm für ein Signal mit einer ansteigenden Flanke veranschaulicht, das mit einer von zwei Referenzspannungen verglichen wird;
  • 2b ein Zeitdiagramm für ein Signal mit einer abfallenden Flanke veranschaulicht, das mit einer von zwei Referenzspannungen verglichen wird;
  • 3a ein Zeitdiagramm für ein Signal mit einer abfallenden Flanke veranschaulicht, das mit einer Pseudospannungsreferenz verglichen wird, die durch Rauschen in der Spannungsversorgungs- und Masseebene beeinflußt wird;
  • 3b ein Zeitdiagramm für ein Signal mit einer ansteigenden Flanke veranschaulicht, das mit einer Pseudospannungsreferenz verglichen wird, die von Rauschen in der Spannungsversorgungs- und Masseebene beeinflußt ist;
  • 3c ein Zeitdiagramm für ein Signal mit einer abfallenden Flanke veranschaulicht, das mit einer Pseudospannungsreferenz verglichen wird, die durch Rauschen in der Masseebene beeinflußt wird;
  • 3d ein Zeitdiagramm für ein Signal mit einer ansteigenden Flanke veranschaulicht, das mit einer Pseudospannungsreferenz verglichen wird, die durch Rauschen in der Masseebene beeinflußt wird;
  • 3e ein Zeitdiagramm für ein Signal mit einer abfallenden Flanke veranschaulicht, das mit einer Pseudospannungsreferenz verglichen wird, die durch Rauschen in der Spannungsversorgungsebene beeinflußt wird;
  • 3f ein Zeitdiagramm für ein Signal mit einer ansteigenden Flanke veranschaulicht, das mit einer Pseudospannungsreferenz verglichen wird, die durch Rauschen in der Spannungsversorgungsebene beeinflußt wird;
  • 3g ein Zeitdiagramm für ein Signal mit einer abfallenden Flanke veranschaulicht, das mit einer Pseudospannungsreferenz verglichen wird, die durch ein Zusammenfallen der Spannungsversorgung beeinflußt wird;
  • 4a eine Blockdarstellung eines Dual-Referenzspannungsgenerators für ein Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht;
  • 4b ein elektrisches Schaltbild eines Niedrige-Referenzspannung-Generators für ein Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht;
  • 4c ein elektrisches Schaltbild für einen Hohe-Referenzspannung-Generator für ein weiteres Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht;
  • 5a und 5b einen Bus mit einem Dual-Referenzspannungsgenerator gemäß einem Ausführungsbeispiel der vorliegenden Erfindung veranschaulichen; und
  • 6 einen Empfänger gemäß einem Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht;
  • 7a ein Zeitdiagramm für ein Signal mit einer abfallenden Flanke veranschaulicht, das mit einer von zwei Pseudospannungsreferenzen verglichen wird, von denen eine durch Rauschen in der Masseebene beeinflußt wird;
  • 7b ein Zeitdiagramm für ein Signal mit einer ansteigenden Flanke veranschaulicht, das mit einer von zwei Pseudospannungsreferenzen verglichen wird, von denen eine durch Rauschen in der Spannungsversorgungsebene beeinflußt wird;
  • 7c ein Zeitdiagramm für ein Signal mit einer abfallenden Flanke veranschaulicht, das mit einer von zwei Pseudospannungsreferenzen verglichen wird, von denen eine durch Rauschen in der Masseebene beeinflußt wird;
  • 7d ein Zeitdiagramm für ein Signal mit einer ansteigenden Flanke veranschaulicht, das mit einer von zwei Pseudospannungsreferenzen verglichen wird, von denen eine durch Rauschen in der Masseebene beeinflußt wird;
  • 7e ein Zeitdiagramm für ein Signal mit einer abfallenden Flanke veranschaulicht, das mit einer von zwei Pseudospannungsreferenzen verglichen wird, von denen eine durch Rauschen in der Spannungsversorgungsebene beeinflußt wird;
  • 7f ein Zeitdiagramm für ein Signal mit einer ansteigenden Flanke veranschaulicht, das mit einer von zwei Pseudospannungsreferenzen verglichen wird, von denen eine durch Rauschen in der Spannungsversorgungsebene beeinflußt wird; und
  • 7g ein Zeitdiagramm für ein Signal mit einer abfallenden Flanke veranschaulicht, das mit einer von zwei Pseudospannungsreferenzen verglichen wird, wenn es einen Spannungsversorgungskollaps gibt.
  • Ein Verfahren und eine Einrichtung zum Erfassen von Signalpegeln werden beschrieben. In der folgenden Beschreibung werden aus Gründen der Erläuterung zahlreiche spezielle Details angegeben, um ein besseres Verständnis der vorliegenden Erfindung zu erreichen. Für einen Fachmann ist es jedoch klar, daß die vorliegende Erfindung bei einer beliebigen integrierten Schaltung oder einer Schaltung mit diskreten Bauelementen, die beispielsweise Elemente wie diskrete Transistoren, Widerstände und Kondensatoren aufweist, ohne diese speziellen Details ausgeführt werden kann. An anderen Stellen werden gut bekannte Operationen, Funktionen und Einrichtungen nicht gezeigt, um ein Verdecken der Erfindung zu vermeiden.
  • Es wird auf 1 bezug genommen, in der ein Zeitdiagramm für ein Signal mit einer ansteigenden Flanke veranschaulicht ist, das mit einer einzigen Referenzspannung ver glichen wird. Das Zeitdiagramm 100 ist für das Zeitdiagramm eines Empfängers repräsentativ, der eine einzige Spannungsreferenz empfängt, und ein Eingangssignal, das entweder einen niedrigen Logikpegel oder einen hohen Logikpegel anzeigt. Ein (nicht gezeigter) Empfänger, wie beispielsweise ein Operationsverstärker, kann den Logikpegel des Signals erfassen, indem er es mit der Referenzspannung vergleicht. Wie es in 1 veranschaulicht ist, gibt es infolge des Nachschwingens einen relativ geringen Spielraum zwischen der Spannungsreferenz (Vref) und dem Signal. Wenn es Rauschen in der Spannungsreferenz oder dem Signal gibt, kann sich der Spielraum verringern und Null werden, was es erforderlich macht, bis hinter den Zeitpunkt t3 zu warten, bevor es ein ausreichendes Vertrauen gibt, daß das Signal ein Signal eines hohen Logikpegels ist. Demzufolge muß die Zeit, die benötigt wird, um zuverlässig den Logikpegel des Signals am Empfänger zu erkennen (Zeitfenster) wegen der Unbestimmtheit des Logikpegels des Signals in der Zeitperiode zwischen den Zeitpunkten t1 und t3 verlängert werden. Wenn die Periode der Unbestimmtheit abgesenkt werden kann, kann das Zeitfenster ebenfalls abgesenkt werden, was schnellere Umschaltzeiten für das Signal und eine entsprechende Erhöhung im Durchsatz auf dem Bus ermöglicht. 1 veranschaulicht ein der Verwendung einer einzigen Referenzspannung, die an. dem Empfänger erzeugt wird, zugeordnetes Problem.
  • Die Periode der Unbestimmtheit kann typischerweise abgesenkt werden, indem am Empfänger zwei verschiedene Referenzspannungen anstelle von einer erzeugt werden. Die Verwendung von zwei Referenzspannungen ermöglicht größere Spielräume zwischen einem Signal und einer Referenzspannung. Zeitdiagramme für Signale, die mit einer von zwei Referenzspannungen verglichen werden, sind unten beschrieben.
  • Es wird auf 2a Bezug genommen, in der ein Zeitdiagramm für ein Signal mit einer ansteigenden Flanke veranschaulicht ist, das mit einer von zwei Referenzspannungen, Vlow und Vhigh, verglichen wird. Ein (nicht gezeigter) Empfänger, wie beispielsweise ein Operationsverstärker, kann den Logikpegel des Signals erfassen, indem er es entweder mit der Vlow- oder der Vhigh-Referenzspannung in Abhängigkeit vom Logikpegel (oder Zustand) des Signals während des vorhergehenden Taktzyklus vergleicht. Vlow und Vhigh werden am Empfänger und nicht am Treiber erzeugt. Wie es in 2a veranschaulicht ist, ist der Nachschwingspielraum bei t2 größer als der Nachschwingspielraum bei t2 in 1, was zu erwarten ist, da Vlow geringer als Vref ist. 2b veranschaulicht ein Zeitdiagramm für ein Signal mit einer abfallenden Flanke, das mit einer von zwei Referenzspannungen, Vlow und Vhigh, verglichen wird. In ähnlicher Weise wird der Nachschwingspielraum zum Zeitpunkt t2 auf ein Maximum gebracht, da Vhigh höher ist als Vref. Durch Maximieren des Nachschwingspielraums wird die Periode der Unbestimmtheit abgesenkt, was die Leistung verbessert.
  • Bei der Beschreibung der 1, 2a und 2b wird der Einfluß des Rauschens nicht berücksichtigt. Rauschen kann in der Spannungsversorgungsebene und der Masseebene, die die Spannungsversorgung dem Treiber, der das Signal erzeugt, zur Verfügung stellen, vorhanden sein. Demzufolge könnte das Signal schwanken, wenn es von einem Logikpegel zu dem anderen übergeht. Das Rauschen in dem Signal kann den Abstand zwischen dem Signal und der Spannungsreferenz erhöhen oder absenken, was die Periode der Unbestimmtheit erhöhe und die Leistung senkt. Um der Änderung des Abstands infolge des Rauschens auf den Treiberspannungsversorgungs- und masseebenen entgegenzuwirken, wird eine Referenzspannung am Treiber statt am Empfänger erzeugt. Zusätzlich wird der Referenzspannungsgenerator mit der Spannungsversorgungsebene und der Masseebene derart gekoppelt, daß das Rauschen in der Spannungsversorgungsebene und der Masseebene den Pegel der Referenzspannung ändert. Die Kopplung zwischen dem Referenzspannungsgenerator und den Ebenen kann eine kapazitive Kopplung sein. Zeitdiagramme für Signale, welche sich aufgrund von Rauschen verändern und welche mit einer einzigen Referenzspannung verglichen werden, die durch Rauschen in den Spannungsversorgungsebenen beeinflußt wird, werden unten beschrieben. Es ist klar, daß der Begriff "Ebene" nicht notwendigerweise eine physikalische Geometrie impliziert.
  • 3a veranschaulicht ein Zeitdiagramm für ein Signal mit einer abfallenden Flanke, das mit einer Pseudospannungsreferenz (Pseudo-Vref) verglichen wird, die durch Rauschen beeinflußt wird. Das Signal mit der abfallenden Flanke wird aufgrund des Rauschens in der Spannungsversorgungsebene (VCC) und der Masseebene (VSS) des Treibers, der das Signal erzeugt, hinausgeschoben (pushed out) (hinausgeschobenes Signal). Die Pseudo-Vref weist in die Pseudo-Vref eingekoppeltes Rauschen auf, was bewirkt, daß sich die Pseudo-Vref als Funktion des Rauschens ändert. Folglich schneidet das hinausgeschobene Signal die Pseudo-Vref bei t1, welcher derselbe Zeitpunkt ist, zu welchem das Signal mit der abfallenden Flanke Vref schneidet. Somit gibt es keine Erhöhung der Zeitgabe, die erforderlich wäre, damit der Empfänger das Signal erkennt.
  • 3b veranschaulicht ein Zeitdiagramm für ein Signal mit einer ansteigenden Flanke, das für Rauschen anfällig ist, und das mit einer Pseudo-Spannungsreferenz verglichen wird, die ebenfalls durch das Rauschen beeinflußt wird. Das Signal mit der ansteigenden Flanke wird aufgrund des Rauschens in der Spannungsversorgungsebene (VCC) und der Masseebene (VSS) des das Signal erzeugenden Treibers hineingeschoben (pushed in) (hineingeschobenes Signal). Die Pseudo-Vref weist in die Pseudo-Vref eingekoppeltes Rauschen auf, was die Pseudo-Vref veranlaßt, sich als Funktion des Rauschens zu ändern. Demzufolge schneidet das hineingeschobene Signal die Pseudo-Vref bei t1, was früher als t2 ist, demjenigen Zeitpunkt zu welchem das Signal mit der ansteigenden Flanke Vref schneidet. Somit gibt es ein Absinken in der Zeitgabe, die benötigt wird, daß der Empfänger daß Signal erkennt.
  • 3c veranschaulicht ein Zeitdiagramm für ein Signal mit einer abfallenden Flanke, das für Rauschen anfällig ist und das mit einer Pseudo-Spannungsreferenz verglichen wird, die ebenfalls durch das Rauschen beeinflußt wird. Das Signal mit der abfallenden Flanke wird aufgrund des Rauschens in der Masseebene des Treibers, der das Signal erzeugt hinausgeschoben (hinausgeschobenes Signal). Die Pseudo-Vref weist in die Pseudo-Vref eingekoppeltes Rauschen auf, was die Pseudo-Vref veranlaßt, sich als Funktion des Rauschens zu ändern. Demzufolge schneidet das hinausgeschobene Signal die Pseudo-Vref zum Zeitpunkt t2, welcher später als der Zeitpunkt t1 ist, demjenigen Zeitpunkt, zu welchem das Signal mit der abfallenden Flanke Vref schneidet. Somit gibt es eine Erhöhung in der Zeitgabe, die benötigt wird, damit der Empfänger das Signal erkennt.
  • 3d veranschaulicht ein Zeitdiagramm für ein Signal mit einer ansteigenden Flanke, das für Rauschen anfällig ist und das mit einer Pseudo-Spannungsreferenz verglichen wird, die ebenfalls von dem Rauschen beeinflußt wird. Das Signal mit der ansteigenden Flanke bleibt von dem Rauschen in der Masseebene des Treibers, der das Signal erzeugt, unbeeinflußt. Jedoch weist die Pseudo-Vref ein in die Pseudo-Vref eingekoppeltes Masseebenenrauschen auf, was die Pseudo-Vref veranlaßt, sich als Funktion des Rauschens zu ändern. Demzufolge schneidet das Signal die Pseudo-Vref zum Zeitpunkt t2, welcher später als der Zeitpunkt t1 ist, demjenigen Zeitpunkt, zu welchem das Signal mit der ansteigenden Flanke Vref schneidet. Somit gibt es eine Erhöhung in der Zeitgabe, die benötigt wird, damit der Empfänger das Signal erkennt.
  • 3e veranschaulicht ein Zeitdiagramm für ein Signal mit einer abfallenden Flanke, das für Rauschen anfällig ist und das mit einer Pseudo-Spannungsreferenz verglichen wird, die ebenfalls von dem Rauschen beeinflußt wird. Das Signal mit der abfallenden Flanke bleibt von dem Rauschen in der Spannungsversorgungsebene des Treibers, der das Signal erzeugt, unbeeinflußt. Jedoch weist die Pseudo-Vref ein in die Pseudo-Vref eingekoppeltes Spannungsversorgungsebenenrauschen auf, was die Pseudo-Vref veranlaßt, sich als Funktion des Rauschens zu ändern. Demzufolge schneidet das Signal die Pseudo-Vref zum Zeitpunkt t1, welcher früher als der Zeitpunkt t2 ist, demjenigen Zeitpunkt, zu welchem das Signal mit der abfallenden Flanke Vref schneiden würde. Somit gibt es eine Absenkung in der Zeitgabe, die benötigt wird, damit der Empfänger das Signal erkennt.
  • 3f veranschaulicht ein Zeitdiagramm für ein Signal mit einer ansteigenden Flanke, das für Rauschen anfällig ist und das mit einer Pseudo-Spannungsreferenz verglichen wird, die ebenfalls von dem Rauschen beeinflußt wird. Das Signal mit der ansteigenden Flanke bleibt von dem Rauschen in der Spannungsversorgungsebene des Treibers, der das Signal erzeugt, unbeeinflußt. Jedoch weist die Pseudo-Vref ein in die Pseudo-Vref eingekoppeltes Spannungsversorgungsebenenrauschen auf, was die Pseudo-Vref veranlaßt, sich als Funktion des Rauschens zu ändern. Demzufolge schneidet das Signal die Pseudo-Vref zum Zeitpunkt t1, welcher früher als der Zeitpunkt t2 ist, demjenigen Zeitpunkt, zu welchem das Signal mit der ansteigenden Flanke Vref schneidet. Somit gibt es eine Absenkung in der Zeitgabe, die benötigt wird, damit der Empfänger das Signal erkennt.
  • 3g veranschaulicht ein Zeitdiagramm für ein Signal mit einer abfallenden Flanke, das einem Kollaps (oder Zusammenfallen) der Spannungsversorgung ausgesetzt ist und das mit einer Pseudo-Spannungsreferenz verglichen wird, die nicht von dem Spannungsversorgungskollaps beeinflußt wird. „Spannungsversorgungskollaps" beschreibt den Zustand, bei dem große Stromanforderungen auf VCC und VSS gleichzeitig auftreten. Ein Spannungsversorgungskollaps ist das häufigste Rauschereignis in digitalen Einrichtungen, wie beispielsweise Mikroprozessoren. Ein Spannungsversorgungskollaps tritt auch bei analogen Schaltungen auf. Das Signal mit der abfallenden Flanke wird aufgrund des Spannungsversorgungszusammenfalls oder -kollaps hinausgeschoben (pushed out). Jedoch wird die Pseudo-Vref nicht beeinflußt. Demzufolge schneidet das hinausgeschobene Signal die Pseudo-Vref zum Zeitpunkt t2, welcher später als der Zeitpunkt t1 ist, demjenigen Zeitpunkt, an welchem das Signal mit der abfallenden Flanke Vref schneiden würde. Somit gibt es eine Erhöhung in der Zeitgabe, die benötigt wird, damit der Empfänger das Signal erkennt.
  • Wie oben beschrieben, verbessert eine einzige Pseudo-Vref, welche mit beiden Ebenen gekoppelt ist, die Zeitgabe nicht in sämtlichen oben veranschaulichten Fällen. Die vorliegende Erfindung stellt zwei Referenzspannungen zur Verfügung, von denen jede separat mit einer Ebene gekoppelt ist, was zu einer verbesserten Zeitgabe für sämtliche oben beschriebenen Fälle führt.
  • 4a veranschaulicht Referenzspannungsgeneratoren gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der Referenzspannungsgenerator 400 enthält einen Niedrige-Referenzspannung-Generator 412, einen Hohe-Referenzspannung-Generator 414, einen Spannungsversorgungsebene (VCC) 410, eine Masseversorgungsebene (VSS) 420 und Kopplungskondensatoren 416 und 418. Der Spannungsgenerator 412 ist mit der Spannungsversorgungsebene 410 und der Massenversorgungsebene 420 gekoppelt und erzeugt ein niedriges Spannungssignal (Vlow) am Niedrige-Referenz-Ausgang 413. Die Spannungsversorgungsebene ist typischerweise rauschbehaftet. Das Rauschen in der Spannungsversorgungsebene ist mit dem Ausgang 413 unter Verwendung des Kopplungskondensators 416 gekoppelt, was es Vlow ermöglicht, sich in Abhängigkeit vom Rauschen zu ändern (zu erhöhen oder abzufallen). Da ein von dem Treiber erzeugtes Signal sich ebenfalls aufgrund des Rauschens in VCC 410 ändert, ermöglicht ein Einkoppeln des Rauschens von VCC 410 zu Vlow es Vlow und dem von dem Treiber erzeugten Signal, einen vorgegebenen Abstand zu halten.
  • Der Spannungsgenerator 414 ist mit der Spannungsversorgungsebene 410 und der Masseversorgungsebene 420 gekoppelt und erzeugt ein hohes Spannungssignal (Vhigh) am Hohe-Referenz-Ausgang 415. Die Masseversorgungsebene ist typischerweise rauschbehaftet. Das Rauschen in der Masseversorgungsebene wird mit dem Hohe-Referenz-Ausgang 415 unter Verwendung des Kopplungskondensators 418 eingekoppelt, was es Vhigh ermöglicht, sich in Abhängigkeit vom Rauschen zu ändern (sich zu erhöhen oder abzusinken). Da ein von dem Treiber erzeugtes Signal sich ebenfalls aufgrund des Rauschens in VSS 420 ändert, ermöglicht ein Einkoppeln des Rauschens von VSS 420 zu Vhigh es Vhigh und dem von dem Treiber erzeugten Signal, einen vorgegebenen Abstand zu halten.
  • 4b veranschaulicht einen Spannungsgenerator für ein Ausführungsbeispiel der vorliegenden Erfindung. Der Spannungsgenerator 412 enthält die Transistoren 412a, 412b und 412c. Jeder der Transistoren 412a, 412b und 412c hat einen Spannungsabfall über dem Transistor. Die Spannungsabfälle sind eine Funktion physikalischer Parameter, wie beispielsweise der Breite und Länge des Gates und der Spannung am Gate des Transistors. Das Gate des Transistors 412a ist mit VCC 410 gekoppelt, während das Gate des Transistors 412b mit dem Drain des Transistors 412a und das Gate des Transistors 412c mit dem Drain des Transistors 412b gekoppelt ist. Die von dem Generator 412 erzeugte Vlow ist der Spannungsabfall über dem Transistor 412c.
  • 4c veranschaulicht einen Spannungsgenerator für ein anderes Ausführungsbeispiel der vorliegenden Erfindung. Der Spannungsgenerator 414 enthält die Transistoren 414a, 414b und 414c. Jeder der Transistoren 414a, 414b und 414c hat einen Spannungsabfall über dem Transistor. Die Spannungsabfälle sind eine Funktion physikalischer Parameter, wie beispielsweise der Breite und Länge des Gates und der Spannung am Gate des Transistors. Das Gate des Transistors 414a ist mit VCC 410 gekoppelt, während das Gate des Transistors 414b mit dem Drain des Transistors 414a und das Gate des Transistors 414c mit dem Drain des Transistors 414b gekoppelt ist. Die von dem Generator 414 erzeugte Vhigh ist der Spannungsabfall über dem Transistor 414a.
  • Während die Spannungsgeneratoren 412 und 414 mit jeweils drei Transistoren beschrieben worden sind, kann bei einem alternativen Ausführungsbeispiel jeder der Generatoren mehr oder weniger Transistoren aufweisen. Während das Gate jedes der Transistoren entweder mit dem Drain eines unmittelbar vorhergehenden Transistors oder mit der Spannungsversorgungsebene gekoppelt worden ist, kann bei einem alternativen Ausführungsbeispiel das Gate jedes Transistors mit der Spannungsversorgungsebene oder einer anderen Spannungsquelle gekoppelt sein. Während ferner die Transistoren n-Metall-Oxid-Transistoren sein können, können bei einem alternativen Ausführungsbeispiel die Transistoren p-Metall-Oxid-Transistoren sein. Darüber hinaus können die Spannungsgeneratoren 412 und 414 Referenzspannungen unter Verwendung von Spannungen erzeugen, die von den durch VCC und VSS angelegten abweichen.
  • 5a und 5b veranschaulichen einen Bus gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der Bus 500 enthält die Schaltung 551 und die Schaltung 552. Die Schaltung 551 übermittelt Daten an die Schaltung 552 unter Verwendung von Datenleitungen 501a, 501b, 501c und 501d. Bei einem alternativen Ausführungsbeispiel sind die Datenleitungen 501a, 501b, 501c und 501d bidirektional, was es der Schaltung 552 ermöglicht, Daten zur Schaltung 551 zu übermitteln. Die Schaltungen 551 und 552 können ein Prozessor, eine Eingabe/Ausgabe(I/O)-Steuereinrichtung, ein Grafikchip, eine Speicherschaltung, eine Speichersteuereinrichtung, ein Cache oder irgendeine andere Schaltung oder Einrichtung sein, die mit einer anderen Schaltung oder Einrichtung unter Verwendung einer Datenleitung kommunizieren muß. Die Schaltung 551 enthält die Treiber 510, 520, 530 und 540, die Taktleitung 507, den Niedrige-Referenzspannung-Generator 412, den Hohe-Referenzspannung-Generator 414, die Spannungsversorgungsebene 410, die Masseversorgungsebene 420 und Kopplungskondensatoren 416 und 418. Die Treiber 510, 520, 530 und 540 übermitteln Daten, die sie an ihren jeweiligen Eingängen empfangen haben, an die Schaltung 552 unter Verwendung der Leitungen 501a, 501b, 501c und 501d. Die Taktleitung 507 gibt die Treiber 510, 520, 530 und 540 frei, damit sie das an ihren jeweiligen Eingängen empfangene Signal ausgeben können. Die Treiber 510, 520, 530 und 540 empfangen eine Spannungsversorgung auf der Spannungsversorgungsebene 410 und der Masseversorgungsebene 420. Die Ebenen 410 und 420 enthalten typischerweise Rauschen, was ein Schwanken der von den Treibern auf den Leitungen 501a–d angesteuerten Signale verursachen kann. Die Generatoren 412 und 414 und die Kopplungskondensatoren 416 und 418 arbeiten auf dieselbe Weise, wie sie oben in Verbindung mit 4a beschrieben wurde. Die obige Beschreibung der Generatoren 412 und 414 und der Kopplungskondensatoren 416 und 418 ist hier ebenfalls eingeschlossen.
  • Die Schaltung 552 enthält Empfänger 550, 560, 570 und 580. Die Empfänger 550, 560, 570 und 580 empfangen die Signale aus den Treibern 510, 520, 530 und 540 auf den Leitungen 501a–d. Die Empfänger 550, 560, 570 und 580 erhalten eine Spannungsversorgung aus der Spannungsversorgungsebene 504 und der Masseversorgungsebene 505. Jeder der Empfänger 550, 560, 570 und 580 empfängt außerdem Vlow und Vhigh, die von den Generatoren 412 und 414 erzeugt worden sind. Wenn die auf den Leitungen 501a–d empfangenen Signale infolge des Rauschens in VCC 410 und VSS 420 schwanken, schwanken auch Vlow und Vhigh infolge der kapazitiven Kopplung mit VCC 410 und VSS 420. Durch Steuern des Grads der Kopplung kann eine Kontrolle über den Abstand zwischen den Referenzspannungen Vlow (oder Vhigh) und einem Signal erreicht werden. Die Taktleitung 508 gibt die Empfänger 550, 560, 570 und 580 derart frei, daß sie die Logikpegel der aus den Treibern 510, 520, 530 und 540 auf den Leitungen 501a–d empfangenen Signale erfassen und Signale ausgeben, die die Logikpegel der aus den Treibern empfangenen Signale kenn zeichnen. Die die Logikpegel der aus den Treibern empfangenen Signale kennzeichnenden Signale werden von weiteren (nicht gezeigten) Elementen in Schaltung 552 verwendet. Jeder der Empfänger wählt zwischen Vlow und Vhigh in Abhängigkeit vom Logikpegel des während des vorhergehenden Taktzyklus empfangenen Signals aus. Wenn der Logikpegel während des vorhergehenden Taktzyklus ein logisches Hoch ist, wählt der Empfänger Vlow aus, um das Signal während des aktuellen Taktzyklus zu vergleichen. Wenn der Logikpegel während des vorhergehenden Taktzyklus ein logisch Niedrig war, wählt der Empfänger Vhigh aus, um das Signal während des aktuellen Taktzyklus zu vergleichen.
  • 6 veranschaulicht einen Empfänger gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der Empfänger 550 gemäß 5b ist detaillierter in 6 gezeigt. Gemäß 6 ist der Empfänger 550 repräsentativ für die Empfänger 560, 570 und 580. Der Empfänger 550 enthält einen Schalter 610, ein Latch 620 und einen Operationsverstärker (op-amp) 630. Der Operationsverstärker 630 erzeugt ein Signal, das den Logikzustand des auf einer Leitung aus dem Treiber während eines aktuellen Taktzyklus empfangenen Signals kennzeichnet. Das Latch 620 speichert den Logikzustand des von dem Operationsverstärker 630 während eines vorhergehenden (oder vorangehenden) Taktzyklus empfangenen Signals und erzeugt ein Ausgangssignal, das an den Schalter 610 angelegt wird. Der Schalter 610 empfängt Vlow und Vhigh aus den Generatoren 412 und 414 und wählt entweder Vlow oder Vhigh zum Anlegen an den Operationsverstärker 630 auf der Grundlage des Ausgangssignals des Latch 620 aus.
  • Es ist für einen Fachmann klar, daß die vorliegende Erfindung bei einer Vielzahl von Bustechnologien, die Gunning-Transistorlogik (GTL), Komplementär-Metall-OXid-Halbleiter (CMOS), Emitter-gekoppelte Logik (ECL), offenes Drain und viele andere einschließen, ausgeführt werden kann. Außerdem können die Referenzgeneratoren für die vorliegende Erfindung auch bei bekannten Empfängern (das heißt rückwärtskompatibel) ausgeführt werden, selbst wenn die Empfänger nicht notwendigerweise aus den durch diese Erfindung gebotenen Vorteilen einen Nutzen ziehen. Beispielsweise kann der bekannte Empfänger, der eine einzelne Vref und ein Datensignal empfangen würde, wie er in 1 gezeigt ist, mit den Vref-Generatoren gemäß der vorliegenden Erfindung verwendet werden, indem beide Ausgänge beider Generatoren mit dem Vref-Eingang des Empfängers gekoppelt werden. Darüber hinaus kann der bekannte Empfänger, der eine von zwei Spannungsreferenzen (Vhigh oder Vlow) auswählen würde, wie er in 2a oder in 2b gezeigt ist, mit den Vref-Generatoren gemäß der vorliegenden Erfindung verwendet werden, indem der Ausgang eines Generators mit dem Vhigh-Referenzeingang des Empfängers und der Ausgang des anderen Generators mit dem Vlow-Referenzeingang des Empfängers gekoppelt wird. Darüber hinaus kann der bekannte Empfänger, der ein Pseudo-Vref-Signal empfängt, wie er in den 3a oder 3b gezeigt ist, mit den Vref-Generatoren gemäß der vorliegenden Erfindung verwendet werden, indem die Ausgänge beider Vref-Generatoren mit dem einen Pseudo-Vref-Signaleingang des Empfängers gekoppelt werden.
  • 7a7f veranschaulichen Zeitdiagramme für Signale und Pseudo-Spannungsreferenzen, die für einen Bus gemäß der vorliegenden Erfindung, wie beispielsweise den Bus 500, erzeugt werden. 7a7f zeigen Pseudo-Spannungsreferenzen, welche sich unabhängig infolge von Rauschen in den Spannungsversorgungsebenen bewegen (ändern). Die Bewegung (Änderung) der Spannungsreferenzen stimmt mit der Bewegung in den Signalen überein, da beide durch dasselbe Rauschen in den Spannungsversorgungsebenen beeinflußt werden. Demzufolge könnten die Abstände (Spielräume) zwischen den Signalen und der Spannungsreferenz gehalten werden und die Zeitgabe (timing) gesteuert werden, statt sich als Funk tion der Ebene, in welcher das Rauschen auftritt, zu ändern, wie es in den 3a3g gezeigt ist.
  • 7a veranschaulicht ein Zeitdiagramm für ein Signal mit einer abfallenden Flanke, das mit einer der beiden Pseudo-Spannungsreferenzen verglichen wird, die durch Rauschen in der Masseebene beeinflußt wird. Wie es in 7a gezeigt ist, schneidet das hinausgeschobene Signal. (pushed out) die gestörte Vhigh zu demselben Zeitpunkt, zu dem das Einzelbitsignal die ungestörte Vhigh schneiden würde.
  • 7b veranschaulicht ein Zeitdiagramm für ein Signal mit einer ansteigenden Flanke und Dual-Pseudo-Referenzspannungen, die gemäß der vorliegenden Erfindung erzeugt wurden, unter Spannungsversorgungs- und Masseebenenrauschbedingungen. In 7b schneidet das eingezogene (pulled in) Signal die gestörte Vlow zu demselben Zeitpunkt, zu dem das Einzelbitsignal die ungestörte Vlow schneiden würde.
  • 7c veranschaulicht ein Zeitdiagramm für ein Signal mit einer abfallenden Flanke und Dual-Pseudo-Referenzspannungen, die gemäß der vorliegenden Erfindung erzeugt wurden, unter Masseebenenrauschbedingungen. In 7c schneidet das hinausgeschobene (pushed out) Signal die gestörte Vhigh zu demselben Zeitpunkt, zu dem das Einzelbitsignal die ungestörte Vhigh schneiden würde.
  • 7d veranschaulicht ein Zeitdiagramm für ein Signal mit einer ansteigenden Flanke und Dual-Pseudo-Referenzspannungen, die gemäß der vorliegenden Erfindung erzeugt wurden, unter Masseebenerauschbedingungen. In 7d werden weder das Signal noch Vlow substantiell durch Versorgungssprünge (supply bounce) in der Masseebene beeinflußt. Demzufolge schneidet das Signal, das im wesentlichen von Versorgungssprüngen unbeeinflußt ist, Vlow zu im wesentlichen demselben Zeitpunkt, zu dem das Einzelbitsignal Vlow schneidet.
  • 7e veranschaulicht ein Zeitdiagramm für ein Signal mit einer abfallenden Flanke und Dual-Pseudo-Referenzspannungen, die gemäß der vorliegenden Erfindung erzeugt wurden, unter Masseebenenrauschbedingungen. In 7e werden weder das Signal noch Vhigh substantiell von Versorgungssprüngen in der Spannungsversorgungsebene beeinflußt. Demzufolge schneidet das Signal, das im wesentlichen von den Versorgungssprüngen unbeeinflußt ist, Vhigh zu im wesentlichen demselben Zeitpunkt, zu dem das Einzelbitsignal Vhigh schneidet.
  • 7f veranschaulicht ein Zeitdiagramm für ein Signal mit einer ansteigenden Flanke und Dual-Pseudo-Referenzspannungen, die gemäß der vorliegenden Erfindung erzeugt wurden, unter Spannungsversorgungsebenenrauschbedingungen. In 7f schneidet das Signal, das durch Versorgungssprünge (supply bounce) in der Spannungsversorgungsebene hineingeschoben (pulled in) wird, die gestörte Vlow zu im wesentlichen demselben Zeitpunkt, zu dem das Einzelbitsignal die ungestörte Vlow schneiden würde.
  • 7g veranschaulicht ein Zeitdiagramm für ein Signal mit einer abfallenden Flanke und Dual-Pseudo-Referenzspannungen, die gemäß der vorliegenden Erfindung erzeugt wurden, unter Spannungsversorgungskollapsbedingungen. In 7g schneidet das Signal, das durch den Versorgungskollaps hinausgeschoben (pushed out) worden ist, die gestörte Vhigh zu im wesentlichen demselben Zeitpunkt, wie das Einzelbitsignal die ungestörte Vhigh schneiden würde.
  • Somit wurden ein Verfahren und eine Einrichtung zum Erzeugen von Referenzspannungen beschrieben. Obwohl die vorliegende Erfindung unter Bezugnahme auf spezielle Ausführungsbeispiele beschrieben worden ist, ist es für einen Fachmann klar, daß verschiedene Modifikationen und Änderungen an diesen Ausführungsbeispielen vorgenommen werden können, ohne von dem breiteren Geist und Umfang der Erfindung abzuweichen, wie er in den Ansprüchen angegeben ist. Demzufolge sind die Beschreibung und die Zeichnungen in einem veranschaulichenden und keinem einschränkenden Sinne zu verstehen.

Claims (10)

  1. Eine Schaltung (400; 551) zum Erzeugen wenigstens eines an eine Empfänger zu übermittelnden Logiksignals (501a...501d) mit einem niedrigen und einem hohen Logikpegel entsprechenden niedrigen und hohen Spannungspegeln, wobei das Logiksignal zum empfängerseitigen Bestimmen seines Logikpegels jeweils mit einer Referenzspannung verglichen wird, wobei die Schaltung (400; 551) aufweist: eine Spannungsversorgungsebene (410); eine Masseebene (420) und eine Signalquelle mit: einer zwischen der Masseebene und der Spannungsversorgungsebene eingekoppelten Treiberschaltung (510540) zum Erzeugen des Logiksignals, einem Niedrige-Referenzspannung-Generator (412), mit einem Niedrige-Referenzspannung-Ausgang (413), an welchem eine an den Empfänger zu übermittelnde niedrige Referenzspannung (Vlow) ausgegeben wird, und einem Hohe-Referenzspannung-Generator (414) mit einem Hohe-Referenzspannung-Ausgang (415), an welchem eine an den Empfänger zu übermittelnde hohe Referenzspannung (Vhigh) ausgegeben wird, wobei die niedrige und die hohe Referenzspannung (Vlow, Vhigh) in dem Intervall zwischen dem niedrigen und dem hohen Spannungspegel des Logiksignals liegen, wobei der Niedrige-Referenzspannung-Ausgang (413) derart mit der Spannungsversorgungsebene (410) gekoppelt ist, daß sich die niedrige Referenzspannung in Abhängigkeit von einem Rauschen auf der Spannungsversorgungsebene ändert, und wobei der Hohe-Referenzspannung-Ausgang (415) derart mit der Masseebene (420) gekoppelt ist, daß sich die hohe Referenzspannung in Abhängigkeit von einem Rauschen auf der Masseebene ändert.
  2. Verfahren zum Übertragen eines Logiksignals mit einem niedrigen und einem hohen Logikpegel entsprechenden niedrigen und hohen Spannungspegeln von einer Signalquelle zu einem Empfänger, wobei: das Logiksignal von einer zwischen einer Masseebene und einer Spannungsversorgungsebene eingekoppelten Treiberschaltung erzeugt wird, eine hohe Referenzspannung an einem Hohe-Referenzspannung-Ausgang eines Hohe-Referenzspannung-Generators erzeugt wird, wobei die hohe Referenzspannung in dem Intervall zwischen dem niedrigen und dem hohen Spannungspegel des Logiksignals liegt, wobei der Hohe-Referenzspannung-Ausgang derart mit der Masseebene gekoppelt wird, daß sich die hohe Referenzspannung in Abhängigkeit von einem Rauschen auf der Masseebene ändert, eine niedrige Referenzspannung an einem Niedrige-Referenzspannung-Ausgang eines Niedrige-Referenzspannung-Generators erzeugt wird, wobei die niedrige Referenzspannung in dem Intervall zwischen dem niedrigen und dem hohen Spannungspegel des Logiksignal liegt und niedriger als die hohe Referenzspannung ist, wobei der Niedrige-Referenzspannung-Ausgang derart mit der Spannungsversorgungsebene gekoppelt wird, daß sich die niedrige Referenzspannung in Abhängigkeit in einem Rauschen auf der Spannungsversorgungsebene ändert, wobei das Logiksignal und die niedrige und die hohe Referenzspannung dem Empfänger übermittelt werden und dort ein aktueller Logikpegel des Logiksignals bestimmt wird, wobei auf der Grundlage eines vorhergehenden Logikpegels des Logiksignals entweder die hohe Referenzspannung oder die niedrige Referenzspannung ausgewählt wird und die ausgewählte Referenzspannung mit dem aktuellen Spannungspegel des Logiksignals verglichen wird.
  3. Verfahren nach Anspruch 2, wobei die hohe Referenzspannung ausgewählt wird, wenn der vorhergehende Spannungspegel eine hohe Spannung ist.
  4. Verfahren nach Anspruch 2, wobei die niedrige Referenzspannung ausgewählt wird, wenn der vorhergehende Spannungspegel eine niedrige Spannung ist.
  5. Eine Busanordnung mit einer Spannungsversorgungsebene, einer Masseebene, einer Schaltung nach Anspruch 1 und einem Empfänger.
  6. Busanordnung nach Anspruch 5, wobei der Empfänger die hohe Referenzspannung oder die niedrige Referenzspannung auswählt und den aktuellen Spannungspegel mit der ausgewählten Referenzspannung vergleicht.
  7. Busanordnung nach Anspruch 6, wobei der Empfänger die hohe Referenzspannung auswählt, wenn der vorhergehende Spannungspegel eine hohe Spannung ist.
  8. Busanordnung nach Anspruch 6, wobei der Empfänger die niedrigere Referenzspannung auswählt, wenn der vorhergehende Spannungspegel eine niedrige Spannung ist.
  9. Busanordnung nach Anspruch 6, wobei der Empfänger ein niedriges Spannungssignal erzeugt, wenn der aktuelle Spannungspegel geringer als die hohe Referenzspannung ist.
  10. Busanordnung nach Anspruch 6, wobei der Empfänger ein hohes Spannungssignal erzeugt, wenn der aktuelle Spannungspegel höher als die niedrige Referenzspannung ist.
DE10085336T 1999-12-22 2000-10-06 Dual-Pseudo-Referenzspannungserzeugung für Empfänger Expired - Fee Related DE10085336B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/470,925 US6587323B1 (en) 1999-12-22 1999-12-22 Dual pseudo reference voltage generation for receivers
US09/470,925 1999-12-22
PCT/US2000/027590 WO2001047116A1 (en) 1999-12-22 2000-10-06 Dual pseudo reference voltage generation for receivers

Publications (2)

Publication Number Publication Date
DE10085336T1 DE10085336T1 (de) 2002-12-05
DE10085336B4 true DE10085336B4 (de) 2007-07-12

Family

ID=23869617

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10085336T Expired - Fee Related DE10085336B4 (de) 1999-12-22 2000-10-06 Dual-Pseudo-Referenzspannungserzeugung für Empfänger

Country Status (6)

Country Link
US (1) US6587323B1 (de)
AU (1) AU7865200A (de)
DE (1) DE10085336B4 (de)
GB (1) GB2371961B (de)
HK (1) HK1044862B (de)
WO (1) WO2001047116A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697896B1 (en) * 1999-12-31 2004-02-24 Intel Corporation Method and apparatus for implementing high speed signals using differential reference signals
US6933760B2 (en) * 2003-09-19 2005-08-23 Intel Corporation Reference voltage generator for hysteresis circuit
US20060110952A1 (en) * 2004-11-22 2006-05-25 Borkar Shekhar Y Systems for interchip communication
WO2007014228A2 (en) * 2005-07-26 2007-02-01 Nms Communications Corporation Methods and apparatus for enhancing ringback tone quality during telephone communications
US8689018B2 (en) 2010-12-21 2014-04-01 Intel Corporation Apparatus, method, and system for predictive power delivery noise reduction

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0823786A2 (de) * 1996-08-08 1998-02-11 Hewlett-Packard Company Pseudo-differentieller Bustreiber/-empfänger für feldprogrammierbare Schaltungen

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754167A (en) * 1985-04-04 1988-06-28 Cecil Conkle Programmable reference voltage generator for a read only memory
JPH01113993A (ja) 1987-10-28 1989-05-02 Toshiba Corp 半導体集積回路
JPH02101693A (ja) 1988-10-07 1990-04-13 Texas Instr Japan Ltd 入力回路
US4987322A (en) 1989-04-07 1991-01-22 Hewlett-Packard Company Driver-receiver pair for low noise digital signaling
DE68924426T2 (de) * 1989-10-26 1996-05-02 Ibm Selbstreferenzierte Stromschaltungslogik mit Push-Pull-Ausgangspuffer.
US5712581A (en) 1993-08-02 1998-01-27 Motorola, Inc. Full differential data qualification circuit for sensing a logic state
US5675542A (en) 1996-06-28 1997-10-07 Cypress Semiconductor Corp. Memory bit-line pull-up scheme
DE19710576A1 (de) 1997-03-14 1998-09-17 Bosch Gmbh Robert Umsetzung eines Nutzsignals in ein Rechtecksignal
US6016277A (en) * 1997-06-27 2000-01-18 Cypress Semiconductor Corporation Reference voltage generator for reading a ROM cell in an integrated RAM/ROM memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0823786A2 (de) * 1996-08-08 1998-02-11 Hewlett-Packard Company Pseudo-differentieller Bustreiber/-empfänger für feldprogrammierbare Schaltungen

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SCHENK, C.; TIETZE, U.: Halbleiter-Schaltungs- technik, 9. Aufl., Berlin (u.a.): Springer-Verlag 1991, Deckblatt+Impressum + S. 164-169, 180-185, ISBN: 3-540-19475-4
SCHENK, C.; TIETZE, U.: Halbleiter-Schaltungstechnik, 9. Aufl., Berlin (u.a.): Springer-Verlag 1991, Deckblatt+Impressum + S. 164-169, 180-185, ISBN: 3-540-19475-4 *

Also Published As

Publication number Publication date
GB2371961B (en) 2003-12-10
WO2001047116A1 (en) 2001-06-28
US6587323B1 (en) 2003-07-01
HK1044862A1 (en) 2002-11-01
GB2371961A (en) 2002-08-07
GB0210415D0 (en) 2002-06-12
AU7865200A (en) 2001-07-03
HK1044862B (zh) 2004-04-23
DE10085336T1 (de) 2002-12-05

Similar Documents

Publication Publication Date Title
DE10314308B4 (de) Chipintegrierte Abschlussvorrichtung und Halbleiterbaustein sowie zugehöriges Steuerverfahren
DE69822479T2 (de) Impedanzsteuerungsschaltung
DE102008046136B4 (de) Elektronisches System, und Verfahren zum Senden eines Signals
DE10151745B4 (de) Impedanzanpassungsvorrichtung für eine Abschlussschaltung und Impedanzanpassungsverfahren dafür
DE10254618B4 (de) Schaltung zum Ansteuern einer Leistungsvorrichtung
EP3665870A1 (de) Sende-/empfangseinrichtung für ein bussystem und verfahren zur reduzierung einer schwingneigung beim übergang zwischen unterschiedlichen bitzuständen
DE102017107149B4 (de) Elektronische Schaltung mit einer Schwingungsunterdrückungsschaltung, Netzwerk und Verfahren zum Betrieb der elektronischen Schaltung
DE2059797B1 (de) Taktversorgungsanlage
DE10085336B4 (de) Dual-Pseudo-Referenzspannungserzeugung für Empfänger
DE19938907B4 (de) Schaltung und Verfahren zum Verringern von Schaltstörungen
DE69738366T2 (de) Pull-Up-Schaltung und damit ausgerüstete Halbleitervorrichtung
DE19820435A1 (de) Signalsende- und Empfangsvorrichtung für das Leiterbahnsystem in einem Bauteil mit mehreren Logikwerten
DE2822835A1 (de) Schaltungsanordnung zur eliminierung koinzidenter impulse
DE3025056A1 (de) Rauschfestes multiplex-uebertragungssystem
DE602004008621T2 (de) Betreiben langer busse auf einem chip
EP0735493A1 (de) Bus-Treiberschaltung
DE19648968C2 (de) Steuersystem
DE19930358A1 (de) Schaltungsanordnung zur Signalkopplung zwischen Schaltungsteilen mit voneinander getrennten Versorgungsleitungen
DE112021004851T5 (de) Bidirektionale Kommunikationsschaltung und Verfahren zum Betreiben einer bidirektionalen Kommunikationsschaltung
DE3700417C2 (de)
DE112013001731B9 (de) Vorrichtung und Verfahren für nicht-selbsthaltende, bidirektionale Kommunikation über eine elektrisch isolierte Datenverbindung
DE10058793A1 (de) Datenbus
EP0164005B1 (de) Kopplungsstufe für die Ankopplung eines signalverarbeitenden Gerätes an eine Ubertragungsleitung
EP0602109B1 (de) Vertikalablenkschaltung
DE102018110561A1 (de) Störimpuls-verhindernde eingabe/ausgabe-schaltungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H04L 2502

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee