DE10040413A1 - Schaltungsanordnung zur Erzeugung eines Schaltsignals für ein stromgesteuertes Schaltnetzteil - Google Patents

Schaltungsanordnung zur Erzeugung eines Schaltsignals für ein stromgesteuertes Schaltnetzteil

Info

Publication number
DE10040413A1
DE10040413A1 DE2000140413 DE10040413A DE10040413A1 DE 10040413 A1 DE10040413 A1 DE 10040413A1 DE 2000140413 DE2000140413 DE 2000140413 DE 10040413 A DE10040413 A DE 10040413A DE 10040413 A1 DE10040413 A1 DE 10040413A1
Authority
DE
Grant status
Application
Patent type
Prior art keywords
gt
lt
signal
current
characterized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2000140413
Other languages
English (en)
Other versions
DE10040413B4 (de )
Inventor
Hartmut Jasberg
Marc Fahlenkamp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current

Abstract

Es wird eine Schaltungsanordnung zur Erzeugung eines Schaltsignals für ein stromgesteuertes Schaltnetzteil, welches einen Übertrager (Tr) mit zumindest einer Primärwicklung (w¶P¶) sowie mit zumindest einer Sekundärwicklung (w¶S¶) aufweist, vorgestellt, welche einen gesteuerten Leistungsschalter (T¶1¶), der in Serie mit der Primärwicklung (w¶P¶) an einer Eingangsgleichspannung (V¶In¶) liegt, eine Ansteuerschaltung (A) zum getakteten Ein- und Ausschalten des Leistungsschalters (T¶1¶) in einem Takt mit einer Taktfrequenz (f), eine Strommesseinrichtung (M, R¶sense¶) zur Messung der Stromstärke (I¶sense¶) durch den Leistungsschalter (T¶1¶) und zur Erzeugung eines Messsignals (S¶sense¶), welches ein Maß für die gemessene Stromstärke (I¶sense¶) ist, eine Referenzsignalquelle (Q) zur Erzeugung eines Referenzsignals (S¶ref¶), wobei das Referenzsignal (S¶ref¶) ein zeitunabhängiges konstantes Referenzsignal (S¶0¶) ist, eine Vergleicherschaltung (V) zum Vergleichen des Messsignals (S¶sense¶) mit dem Referenzsignal (S¶ref¶) und zur Signalisierung der Ansteuerschaltung (A) zum Abschalten des Leistungsschalters (T¶1¶), wenn das Messsignal (S¶sense¶) größer als das Referenzsignal (S¶ref¶, U¶ref¶) ist, aufweist, wobei der Referenzsignalquelle (Q) eine Kompensationssignalquelle (Q') zur Erzeugung eines zeitlich veränderlichen Kompensationssignals (S¶Komp¶) zugeordnet ist, so dass sich das Referenzsignal (S¶ref¶) aus der Summe des konstanten Referenzsignals (S¶0¶) und dem ...

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Erzeugung eines Schaltsignals für ein stromgesteuertes Schaltnetzteil, welches einen Übertrager mit mindestens einer Primärwicklung sowie mit zumindest einer Sekundärwicklung aufweist gemäß dem Oberbegriff des Anspruchs 1.

Solche bekannten Schaltungsanordnungen, von denen die Erfin­ dung ausgeht, sind aus dem Stand der Technik mit einer Viel­ zahl von Abwandlungen bekannt. Man vergleiche hierzu bei­ spielsweise "U. Tietze und Ch. Schenk, Halbleiterschaltungs­ technik, 10. Auflage, Springer Verlag, Berlin Heidelberg, New York, 1993, Seiten 456 ff". Sie basieren im Wesentlichen auf einem gesteuerten Leistungsschalter, der in Serie mit der Primärwicklung an einer Eingangsgleichspannung liegt. Die Schaltungsanordnung weist fernerhin eine Ansteuerschaltung zum getakteten Ein- und Ausschalten des Leistungschalters in einem Takt mit einer Taktfrequenz auf, eine Strommesseinrich­ tung zur Messung des Stroms durch den Leistungsschalter und Erzeugung eines Messsignals, welches ein Maß für den gemesse­ nen Strom ist, eine Referenzsignalquelle zur Erzeugung eines Referenzsignals, wobei das Referenzsignal ein zeitunabhängi­ ges konstantes Referenzsignal ist und eine Vergleicherschal­ tung zum Vergleichen des Messsignals mit dem Referenzsignal, wobei die Vergleicherschaltung dazu dient, der Ansteuerschal­ tung zu signalisieren, den Leistungschalter abzuschalten, wenn das Messsignal größer als das Referenzsignal ist.

Die Arbeitsweise eines solchen Schaltnetzteils ergibt sich prinzipiell wie folgt:
Die Regelung der Ausgangsspannung des Schaltnetzteiles ba­ siert auf der Auswertung des durch den Leistungsschalter fließenden Strom: Ein Schaltimpuls der Ansteuerschaltung schaltet zunächst den Leistungsschalter ein. Aufgrund der Induktivität der Primärwicklung des Übertragers, welche in Reihe zu dem gesteuerten Leistungsschalter liegt, steigt die Stromstärke des Stroms, welcher durch den Leistungs­ schalter fließt, im Wesentlichen linear an. Erreicht die Stromstärke einen bestimmten Wert, so schaltet die Ansteuer­ schaltung den Leistungsschalter wieder aus.

Wichtig dabei ist, dass die Stromstärke des Stroms durch den Leistungsschalter einen Maximalwert nicht überschreitet. Der zulässige Maximalwert der Stromstärke ist von der jeweiligen Anwendung, d. h. von der anliegenden Eingangsspannung sowie von der sekundärseitig an dem Übertrager anliegenden Last abhängig. Wird der Maximalwert der Stromstärke überschrit­ ten, so führt dies zu einer hohen unerwünschten Regelabwei­ chung der Ausgangsspannung. Im ungünstigsten Fall kann die Überschreitung des Maximalwertes der Stromstärke durch den Leistungsschalter denselben thermisch überlasten und zerstö­ ren. Weiterhin kann die überhöhte Ausgangsspannung auf der Sekundärseite des Übertragers die elektrische Versorgung der Last stören oder gar zu einer Zerstörung derselben führen.

Das Signal für die Ansteuerschaltung zum Abschalten des Lei­ stungsschalters wird in der Regel dadurch erzeugt, dass mit Hilfe einer Strommesseinrichtung die Stromstärke des Stroms durch den Leistungsschalter gemessen wird. Dabei wird ein Messsignal erzeugt, welches ein Maß für die gemessene Stromstärke des Stroms durch den Leistungsschalter ist. Die­ ser Momentanwert wird mit einem zeitunabhängigen konstanten Referenzsignal verglichen, welches von der oben angegebenen Referenzsignalquelle bereitgestellt wird. Ist das Messsignal höher als dieses bereitgestellte Referenzsignal, so signali­ siert diese Vergleicherschaltung der Ansteuerschaltung, dass diese den Leistungsschalter abschalten kann.

Bei solchen stromgesteuerten Schaltnetzteilen ist die An­ stiegsgeschwindigkeit der Stromstärke des Stromes durch die Primärwicklung des Übertragers und der Leistungsschalter - wie oben bereits angedeutet wurde - abhängig vom jeweili­ gen Betriebszustand (Betriebsspannung, Last) der Anwendungs­ schaltung.

Dies bedeutet insbesondere, dass eine höhere Eingangsgleich­ spannung eine höhere Anstiegsgeschwindigkeit der Stromstärke bewirkt. Des weiteren bedeutet eine größere Last (höhere Aus­ gangsleistung, geringerer ohmscher Widerstand der Last) eben­ falls eine höhere Anstiegsgeschwindigkeit der Stromstärke des primärseitigen Stromes durch Primärwicklung und Leistungs­ schalter.

Sowohl die Vergleicherschaltung als auch die Ansteuerschal­ tung mit ihren integrierten Schaltungsblöcken arbeiten mit schaltungstechnisch bedingten Laufzeiten. Erreicht das Mess­ signal, welches ein Maß für die gemessene Stromstärke des ge­ messenen primärseitigen Stroms den Wert des Referenzsignals der Referenzsignalquelle, so schaltet die Ansteuerschaltung den Leistungsschalter erst nach Ablauf dieser Signal-Lauf­ zeiten (Gatterlaufzeiten) durch diese Schaltungsblöcke ab. Während dieser Laufzeiten steigt die primärseitige Stromstär­ ke weiter linear an.

Die Zunahme der Stromstärke während dieser Laufzeiten ist da­ bei abhängig von der Anstiegsgeschwindigkeit der Stromstärke, d. h. vom jeweiligen Betriebszustand der Anwendungsschaltung, also von Eingangsspannung und Ausgangsleistung. Bei geringer Eingangsspannung und geringer Ausgangsleistung ist die An­ stiegsgeschwindigkeit der primärseitigen Stromdichte gering und somit auch die Stromstärkenzunahme während dieser Lauf­ zeiten. Die Regelabweichung bleibt also gering und eine Über­ schreitung des Maximalwertes, welche zu einer thermischen Über­ last und einer Zerstörung des Leistungschalters und/oder der Last führen könnte, ist ausgeschlossen. Bei einer schnel­ len Anstiegsgeschwindigkeit ist die Stromstärkenänderung wäh­ rend der schaltungstechnisch bedingten Laufzeiten groß. In einem solchen Fall ist somit auch die Regelabweichung groß. In diesem Fall kann die Überschreitung des Maximalwertes der Stromstärke den Leistungsschalter bzw. die Last thermisch sehr leicht überlasten und zerstören.

Gemäß dem Stand der Technik wird die Zerstörung des Schalt­ teiles und/oder der Last dadurch verhindert, dass die Bauele­ mente auf die maximal zu erwartende Leistung bei Überlast di­ mensioniert werden.

Der Erfindung liegt somit die Aufgabe zugrunde, die Schal­ tungsanordnung zur Erzeugung eines Schaltsignals für ein stromgesteuertes Schaltnetzteil derart weiterzubilden, dass die von der primärseitigen Stromanstiegsgeschwindigkeit ab­ hängige Regelabweichung minimiert wird.

Diese Aufgabe wird durch eine Schaltungsanordnung zur Erzeu­ gung eines Schaltsignals für ein stromgesteuertes Schaltnetz­ teil, welches einen Übertrager mit zumindest einer Primär­ wicklung sowie mit zumindest einer Sekundärwicklung aufweist, mit den Merkmalen des kennzeichnenden Teil des Anspruchs 1 erfindungsgemäß gelöst.

Vorteilhafte Ausführungen und Weiterbildungen in der Erfin­ dung sind in den Unteransprüchen angegeben.

Der wesentliche Gedanke der Erfindung besteht darin, die Laufzeiten durch Vergleicherschaltung und Ansteuerschaltung auf geeignete Weise zu kompensieren. Zu diesem Zweck sieht die Erfindung vor, dass der Referenzsignalquelle eine Kompen­ sationssignalquelle zur Erzeugung eines zeitlich veränderli­ chen Kompensationssignals zugeordnet ist, in der Weise, dass sich das Referenzsignal aus der Summe des zeitlich konstanten Referenzsignals und dem Kompensationssignal ergibt. Das zeit­ lich konstante Referenzsignal und das zeitlich veränderliche Kompensationssignal sind dabei so zu wählen, dass das Refe­ renzsignal nach dem Einschalten des Leistungsschalters bis zur Signalisierung zum Abschalten des Leistungsschalters zu­ nimmt. Ist die Anstiegsgeschwindigkeit der Stromstärke des primärseitigen Stroms durch Primärwicklung und Leistungs­ schalter klein, so wird das zugehörige Messsignal erst nach längerer Zeit größer als das Referenzsignal. Das Signal zur Abschaltung des Leistungsschalters wird also erst sehr spät an die Ansteuerschaltung übermittelt. Ist demgegenüber die Anstiegsgeschwindigkeit der primärseitigen Stromstärke sehr groß, so wird das Messsignal, welches ein Maß für die gemes­ sene primärseitige Stromdichte ist, schon zu einem frühen Zeitpunkt größer sein, als der Wert des Referenzsignals. Die Signalisierung zum Abschalten des Leistungsschalters an die Ansteuerschaltung erfolgt also bereits zu einem sehr frühen Zeitpunkt. Da der während dieser Laufzeiten erfolgende Strom­ anstieg weiterhin mit großer Geschwindigkeit erfolgt, ist aufgrund der frühzeitigen Signalisierung ein rechtzeitiges Abschalten des Leistungsschalters möglich, ohne dass der zu­ lässige Maximalwert der Stromstärke in unerwünschter Weise überschritten wird. Bei geeigneter Auslegung des konstanten Referenzsignals und des zeitlich veränderlichen Kompensati­ onssignals ist eine im Wesentlichen von der Anstiegsgeschwin­ digkeit der primärseitigen Stromstärke unabhängige Regelab­ weichung der Ausgangsspannung möglich.

In einer besonders vorteilhaften Ausführungsform der Erfin­ dung ist vorgesehen, dass der gesteuerte Leistungsschalter ein MOS-Feldeffekttransistor ist. Da das Hauptziel der Ver­ meidung einer unerwünschte Regelabweichung der Ausgangsspan­ nung die Reduzierung einer thermischen Überlast darstellt, ist ein spannungsgesteuerter und somit leistungsarm ansteuer­ barer (Feldeffekt-)Transistor gegenüber einem stromgesteuer­ ten (Bipolar-)Transistor zu bevorzugen. Ein solcher Feldef­ fekttransistor hat weiterhin den Vorteil, dass eine Dimensio­ nierung auf beliebige Leistungen technologisch sehr einfach möglich ist.

In einer weiteren vorteilhaften Ausführungsform der Erfindung ist vorgesehen, dass das Messsignal ein Strommessspannungs­ signal ist. Ein solches Spannungssignal zur Messung der pri­ märseitigen Stromstärke lässt sich sehr einfach mit Hilfe ei­ nes Strommesswiderstandes erzeugen, welcher im Primärkreis bestehend aus Primärwicklung und Leistungsschalter liegt.

Die Vergleicherschaltung ist dann sehr einfach mit Hilfe eines gemäß dem Stand der Technik bekannten herkömmlichen Komparators (current-sense-comparator) realisierbar.

Erfindungsgemäß ist vorgesehen, dass das Referenzsignal nach dem Einschalten des Leistungsschalters den Wert des konstan­ ten Referenzsignals annimmt und bis zur Signalisierung zum Abschalten des Leistungsschalters zunimmt, bis es spätestens nach dem Abschalten des Leistungsschalters wieder auf den An­ fangswert des konstanten Referenzsignals absinkt. Das Refe­ renzsignal stellt somit ein im Wesentlichen periodisches Sig­ nal dar, welches im Takt des Ein- und Ausschalten des Leis­ tungsschalters mit dessen Taktfrequenz schwingt. Da zur An­ steuerung des Leistungsschalters ohnehin ein solches periodi­ sches Taktsignal vorhanden ist, ist ein solches alternieren­ des Referenzsignal auf einfache Weise erzeugbar. Das Absinken des Referenzsignals am Ende eines Takts auf den Anfangswert, welcher dem Wert des konstanten Referenzsignals entspricht, stellt sicher, dass definierte Schaltvorgänge stattfinden.

Erfindungsgemäß ist vorgesehen, dass das Kompensationssignal nach dem Einschalten des Leistungsschalters ein exponentiell ansteigendes, ein linear ansteigendes, ein quadratisch an­ steigendes oder ein nach einer Potenzfunktion ansteigendes Signal ist. Zum einen sind solche Signalverläufe sehr einfach mit Hilfe der herkömmlichen Schaltungstechnik realisierbar, zum anderen ermöglichen sie eine einfache Anpassung an jeden speziellen Anwendungsfall.

Zu diesem Zweck sieht die Erfindung weiterhin vor, dass das konstante Referenzsignal und/oder der Verlauf des Kompensa­ tionssignals (von außen) einstellbar sind, ohne dass die ge­ samte Schaltungsanordnung verändert werden muss.

Eine Einstellbarkeit "von außen" bedeutet nicht nur, dass bei einer als integrierter Schaltung realisierten erfindungsgemä­ ßen Schaltungsanordnung ein Pin zur Verfügung steht, an dem das Referenzsignal einstellbar ist. Einstellbarkeit "von au­ ßen" bedeutet auch, dass das Referenzsignal bei der sogenann­ ten Scheibenmessung eingestellt wird, indem interne Wider­ stände durch sogenannte "Zener-Zap" parallelgeschaltet wer­ den. Von außen bedeutet also eine "automatische" Einstellung aufgrund der Eingangsspannung und/oder der Last.

Dies ermöglicht eine großtechnische Fertigung, aber dennoch eine individuelle Anpassung an den Anwendungsfall.

Eine besonders vorteilhafte Ausführungsform der Erfindung sieht vor, dass die Kompensationssignalquelle ein Differenz­ verstärker ist. Der nichtinvertierende Eingang dieses Refe­ renzverstärkers ist über einen ohmschen Widerstand auf Be­ zugspotential geführt. Über einen weiteren ohmschen Wider­ stand wird eine konstante Refenzspannung, welche bereits bei einer Schaltungsanordnung gemäß dem Stand der Technik vorhan­ den ist, auf den nichtinvertierenden Eingang geführt. Weiter­ hin wird dem nichtinvertierenden Eingang über einen ohmschen Widerstand eine im Takt mit der Taktfrequenz alternierendes Frequenzsignal zugeführt. Der invertierende Eingang des Dif­ ferenzverstärkers liegt über einem ohmschen Widerstand auf Bezugspotential. Der Ausgang des Differenzverstärker ist auf den invertierenden Eingang über einen ohmschen Koppelwider­ stand rückgekoppelt. An den Ausgang des Differenzverstärkers schließt sich ein ohmscher Ausgangswiderstand an, welcher wiederum über einen Ausgangskondensator auf Bezugspotential liegt. Am Knotenpunkt zwischen Ausgangswiderstand und Aus­ gangskondensator ist die Referenzspannung abgreifbar. Die Re­ ferenzspannung ist ein sägezahnartiges Signal, welches sich im Takt mit der Taktfrequenz periodisch wiederholt. Als vor­ teilhaft ist hierbei einerseits anzusehen, dass es auf sehr einfache Weise erzeugt werden kann und zum anderen, wie in dem nachfolgenden Beispiel weiter erläutert wird, auf jeden Anwendungsfall anpassbar ist.

In einer dazu alternativen Ausführungsform ist vorgesehen, dass die Kompensationssignalquelle ein Differenzverstärker ist. Der nichtinvertierende Eingang dieses Differenzverstär­ kers liegt in einer bevorzugten Ausführungsform über einen ohmschen Widerstand auf Bezugspotential. Weiterhin wird die­ sem nichtinvertierendem Eingang eine konstante Referenzspan­ nung über einen ohmschen Widerstand zugeführt. Ferner liegt der nichtinvertierende Eingang über einen ohmschen Wider­ stand mit Hilfe eines zu dem ohmschen Widerstand in Serie liegenden Bipolartransistors, dessen Basis mit Hilfe eines Taktspannungsignals angesteuert wird im Takt mit der Taktfre­ quenz des Taktspannungsignals auf Bezugspotential. Der inver­ tierende Eingang des Differenzverstärkers liegt über einen ohmschen Widerstand auf Bezugspotential. Der Ausgang des Differenzverstärkers ist auf den invertierenden Eingang über einen ohmschen Koppelwiderstand rückgekoppelt. An einem an dem Ausgang anschließenden ohmschen Ausgangswiderstand ist eine Referenzspannung abgreifbar, wobei der Ohmsche Ausgangs­ widerstand über einen Ausgangskondensator auf Bezugspotential liegt. Diese Ausgestaltung der Erfindung stellt wie die vo­ rangehende Ausgestaltung der Erfindung eine sehr einfach zu realisierende Schaltungsanordnung dar, welche alle Anforde­ rungen an das zu erzeugende Referenzspannungssignal erfüllt.

In einer besonders vorteilhaften Ausführungsform der Erfin­ dung ist vorgesehen, dass die gesamte Schaltungsanordnung in einem Schaltnetzteilcontroller integriert ist. Eine solche Realisierung als integrierter Schaltkreis (integrated circu­ it) bietet sich insbesondere zur großtechnischen Serienpro­ duktion an.

Darüber hinaus ist vorgesehen, dass die Strommesseinrichtung und insbesondere der Strommesswiderstand extern angeordnet ist. Die externe Anordnung erlaubt es, den Mess- und Regelbe­ reich auf den jeweiligen Anwendungsfall abzustimmen. Insbe­ sondere dann ist die externe Abstimmbarkeit auf die jeweilige Primärstromstärke durch einen einfachen Austausch der Strom­ messeinrichtung (Strommesswiderstand mit anderem ohmschen Wi­ derstandswert) von Vorteil, wenn der Schaltnetzteilcontroller bei stark unterschiedlichen Eingangsspannungen und stark un­ terschiedlichen Ausgangsleistungen eingesetzt wird.

In einer besonders vorteilhaften Ausführungsform der Erfin­ dung ist vorgesehen, dass die Schaltungsanordnung oder der Schaltnetzteilcontroller zur Erzeugung eines Schaltsignals für einen Flybackconverter herangezogen wird. Es ist sowohl der Einsatz bei einem festfrequenten als auch bei einem qua­ siresonanten Flybackconverter vorgesehen. Auch der Einsatz zur Schaltsignalerzeugung für einen Forwardconverter und ei­ nem Boostconverter ist möglich. Alle diese Ausführungsbei­ spiele der Erfindung zielen auf eine modulare universell ein­ setzbare Bauweise ab. Es ist vorgesehen, nur diejenigen Bau­ teile extern anzuordnen, welche zur Einstellung des Referenz­ signals bzw. zur Wahl des Messbereichs der Strommesseinrich­ tung zwingend erforderlich sind.

Die Erfindung samt anderen Vorteilen ist im Folgenden anhand beispielhafter Ausführungsformen näher erläutert, die in der Zeichnung veranschaulicht sind. Es zeigen:

Fig. 1 eine Schaltungsanordnung eines erfindungsgemäßen Schaltnetzteilcontrollers mit Leistungsschalter
- Ansteuerung eines Eintakt-Sperrwandlers -,

Fig. 2 eine Schaltungsanordnung eines Schaltnetzteilcont­ rollers mit Leistungsschalter und internem Oszilla­ tor
- Ansteuerung eines Schaltnetzteils nach dem Prin­ zip eines festfrequenten Flybackcontrollers im Current-Mode-Betrieb -,

Fig. 3 eine Schaltungsanordnung eines Schaltnetzteilcont­ rollers mit Leistungsschalter
- Ansteuerung eines Schaltnetzteils nach dem Prin­ zip eines freischwingenden Flybackcontrollers im Current-Mode-Betrieb -,

Fig. 4 eine Schaltungsanordnung eines Schaltnetzteilcont­ rollers mit Leistungsschalter und internem Oszilla­ tor
- Ansteuerung eines Schaltnetzteils nach dem Prin­ zip eines Forward-Controllers im Current-Mode- Betrieb -,

Fig. 5 eine Schaltungsanordnung eines Schaltnetzcontrol­ lers mit Leistungsschalter
- Stand der Technik -,

Fig. 6 Abschaltung des Leistungsschalters gemäß dem Stand der Technik
a) bei langsamem Stromanstieg im Leistungsschalter,
b) bei schnellem Stromanstieg im Leistungsschalter,

Fig. 7 eine Schaltungsanordnung eines Schaltnetzteilcont­ rollers mit Leistungsschalter
- erfindungsgemäß -,

Fig. 8 Leistungsschalterabschaltung gemäß der Erfindung:
a) bei langsamem Stromanstieg im Leistungsschalter,
b) bei schnellem Stromanstieg im Leistungsschalter,

Fig. 9 eine Referenzsignalquelle gemäß der Erfindung,

Fig. 10 erfindungsgemäßer Schaltnetzteilcontroller
a) Blockschaltbild,
b) zeitliche Zuordnung der internen Steuersignale,

Fig. 11 maximale Stromstärke durch den Leistungstransistor bei unterschiedlicher Last in einem erfindungsgemä­ ßen Schaltnetzteilcontroller nach Fig. 10 (Messparameter: Rsense = 2.04 Ω , f = 91.4 kHz).

Die Fig. 1 zeigt eine erfindungsgemäße Schaltungsanordnung zur Ansteuerung eines Schaltnetzteils. Im Beispiel ist das Schaltnetzteil ein einfacher Eintakt-Sperrwandler.

Dieser einfache Sperrwandler besteht aus einem Übertrager Tr mit Primärwicklung wP und Sekundärwicklung wS. In Reihe zu der Primärwicklung wP liegt ein getakteter Leistungsschalter T1. An den beiden Klemmen "+" und "-" dieses Primärkreises liegt eine Eingangsgleichspannung VIn an. Üblicherweise liegt der Wert dieser Eingangsgleichspannung VIn im Bereich zwi­ schen wenigen Volt bis 400 Volt.

Der Sekundärwicklung wS sind eine (Gleichrichter-)Diode Ds1 und ein Lade- bzw. Glättungskondensator Cs1 nachgeschaltet. An den entsprechenden Klemmen ist die Ausgleichspannung Vout abgreifbar.

Die Erzeugung des Schaltsignals erfolgt in der Regel mit Hil­ fe zweier Module: einem Pulsweitenmodulator und einem Regler mit Spannungsreferenz. Die Funktionsweise und Beschaltung ist beispielsweise in dem Buch "Halbleiterschaltungstechnik von U. Tietze und Ch. Schenk, 10. Auflage, Springer-Verlag, Ber­ lin, Heidelberg, New York, 1993, Seite 566 ff", beschrieben.

In dem vorliegenden Beispiel gemäß Fig. 1 ist das Modul zum getakteten Ein- und Ausschalten des Leistungsschalter T1 als Ansteuerschaltung A bezeichnet. Der Signalgeber, welcher der Ansteuerschaltung A das Signal zum Abschalten des Leistungs­ schalters T1 gibt ist als Vergleicherschaltung V bezeichnet. Im Primärkreis, bestehend aus Primärwicklung wP und Leis­ tungsschalter T1, ist weiterhin eine Strommesseinrichtung M, vorgesehen zur Messung der Stromstärke Isense durch den Leis­ tungsschalter T1 und zur Erzeugung eines Messsignals Ssense welches ein Maß für die gemessenen Stromstärke Isense ist.

Dieses Messsignal Ssense, welches im Beispiel direkt proporti­ onal zur Stromstärke Isense durch den Leistungsschalter T1 ist, wird der Vergleicherschaltung V zugeführt. In der Vergleich­ erschaltung V wird das Messsignal Ssense mit einem Referenz­ signal Sref verglichen, welches von einer Referenzsignalquelle Q bereitgestellt wird.

Gemäß dem Stand der Technik ist das Referenzsignal Sref ein konstantes, zeitunabhängiges Signal. Im Beispiel wird dieses konstante (zeitunabhängige) Referenzspannungssignal mit dem Bezugszeichen S0 gekennzeichnet.

Solange das Messsignal Ssense kleiner ist als das Referenzsig­ nal Sref bleibt der Leistungsschalter T1 geschlossen. Über­ steigt das Messsignal Ssense den Wert des Referenzsignals Sref, signalisiert die Vergleicherschaltung V der Ansteuerschaltung A den Leistungsschalter T1 zu öffnen. Dieser Vorgang wieder­ holt sich im Takt einer in der Regel von der Ansteuerschal­ tung A vorgegebenen Taktfrequenz f.

Aufgrund der Serienschaltung der durch die Primärwicklung wP des Übertragers Tr gebildeten Induktivität und dem Leistungs­ schalter T1 steigt die Stromstärke Isense im Primärkreis line­ ar an. Das Messsignal Ssense steigt ebenso an bis es den Wert des Referenzsignals Sref überschreitet und die Vergleicher­ schaltung V der Ansteuerschaltung A das Abschalten des Leis­ tungsschalters T1 signalisiert.

Erfindungsgemäß ist der Referenzsignalquelle Q eine Kompensa­ tionssignalquelle Q' zur Erzeugung eines zeitlich veränderli­ chen Kompensationssignals SKomp zugeordnet. Das Referenzsignal Sref ergibt sich, wie in der Zeichnung dargestellt ist, aus der Summe des konstanten Referenzsignals S0 und dem Kompensa­ tionssignal SKomp. Das Kompensationssignal SKomp steigt erfin­ dungsgemäß während eines Taktzyklus' nach Einschalten des Leistungsschalters T1 bis zur Signalisierung zum Abschalten des Leistungsschalters T1 an.

In den vorliegenden Beispielen gemäß den Fig. 1, 2, 3 und 4 wird die Kombination aus Ansteuerschaltung A, Vergleicher­ schaltung V, Referenzsignalquelle Q und Kompensationssignal­ quelle Q' als Pulsweitenmodulationscontroller A' bezeichnet. Es ist beispielhaft vorgesehen, dass dieser Pulsweitenmodu­ lationscontroller A' zusammen mit dem Leistungsschalter T1 als Schaltnetzteilcontroller IC realisiert ist.

In den Fig. 2, 3 und 4 sind solche Schaltnetzteilcontrol­ ler IC mit Leistungsschalter T1 in eine Reihe von Schaltungs­ anordnungen zur Ansteuerung unterschiedlicher Schaltnetzteile integriert. Die Schaltnetzteilcontroller IC bzw. die Pulswei­ tenmodulationscontroller A' sind durch entsprechende Schal­ tungsanordnungen gemäß dem Stand der Technik bzw. gemäß der Erfindung beliebig austauschbar.

Die Fig. 2 zeigt eine Schaltungsanordnung eines Schaltnetz­ teilcontrollers IC mit Leistungsschalter und internem Oszil­ lator zur Ansteuerung eines Schaltnetzteiles nach dem Prinzip eines festfrequenten Flybackcontrollers im Current-Mode- Betrieb. Ein solcher festfrequenter Flybackcontroller basiert auf einem Übertrager Tr mit einer Primärwicklung wP und zwei Sekundärwicklungen wS und wS''. Die Primärwicklung wp ist wie in dem vorangegangenen Beispiel nach Fig. 1 in Serie mit einem gesteuerten Schalter, welcher im Beispiel als MOSFET-Leistungstransistor T1 ausgebildet ist, und einer Strommess­ einrichtung, welche im Beispiel als Messwiderstand Rsense aus­ gebildet ist, angeordnet. Der Messwiderstand Rsense, über dem die zur Stromstärke Isense proportionale Strommessspannung Usense abfällt, ist im Beispiel extern angeordnet. An den Klemmen "+" und "-" dieser Serienschaltung liegt die Eingangsgleich­ spannung VIn. Die negative Klemme "-" bildet zugleich das Be­ zugspotential GND.

Die Eingangsgleichspannung VIn wird aus einer mit Hilfe eines (Brücken-)Gleichrichters DN gleichgerichteten Eingangswech­ selspannungssignal VN gebildet, welche mit Hilfe eines Glät­ tungskondensators CP geglättet wird.

Der Sekundärwicklung wS ist wie im vorangegangenen Beispiel ein Gleichrichter Ds1 und ein Lade- oder Glättungskondensator Cs2 nachgeschaltet. An einer Klemme des Glättungskondensators Cs2 schließt sich eine Speicherdrossel LS an, welcher ein wei­ terer Glättungskondensator Cs1 nachgeschaltet ist. An den Klemmen des weiteren Glättungskondensators Cs1 ist die Aus­ gangsgleichspannung Vout abgreifbar.

Die Ausgangsgleichspannung Vout wird einem Sekundärregelkreis SR zugeführt, wobei eine Klemme über den Koppelkondensator CK auf Bezugspotential GND liegt. Der Ausgang des Sekundärregel­ kreises SR wird auf den Feedback-Eingang FB des Schaltnetz­ controllers IC geführt, wobei der Feedback-Eingang FB über den Glättungskondensator CS' auf Bezugspotential liegt. Das Signal an Feedback-Eingang FB beinhaltet die Regelinformation über den Zustand der Ausgangsspannung Vout.

Die Sekundärwicklung wS'', welche in der Regel als Auxiliar­ wicklung wS bezeichnet wird, liegt einerseits auf Bezugspo­ tential GND, und andererseits über die Diode DS' auf dem ei­ nen Eingang des Schaltnetzcontrollers IC und dient dabei zum Anlegen der Versorgungsspannung VS. Zur Glättung dieser Ver­ sorgungsspannung VS' sind zwei weitere Glättungskondensatoren CS1' und CS2' vorgesehen.

Die Fig. 3 zeigt eine Schaltungsanordnung eines Schaltnetz­ teilcontrollers IC mit Leistungsschalter zur Ansteuerung eines Schaltnetzteils nach dem Prinzip eines freischwingenden Flybackcontrollers im Current-Mode-Betrieb. Die Schaltungsan­ ordnung des festfrequenten Flybackcontrollers gemäß Fig. 2 und die des freischwingenden Flybackcontrollers gemäß Fig. 3 sind nahezu identisch. Während beim festfrequenten Flyback­ controller der Takt für das Ein- und Ausschalten des Leistungsschalters mit Hilfe eines in den Schaltnetzteilcontrol­ ler IC integrierten Oszillators erzeugt wird, wird beim frei­ schwingenden Flybackcontroller der Taktimpuls mittels der Au­ xiliarwandlung wS'' des Übertragers Tr generiert, welche über den Widerstand RS mit dem Drain-Anschluss des MOSFET-Leistungstransistors T1' gekoppelt ist.

Fig. 4 zeigt eine Schaltungsanordnung eines Schaltnetzteil­ controllers IC mit Leistungsschalter und internem Oszillator zur Ansteuerung eines Schaltnetzteils nach dem Prinzip eines Forward-Controllers im Current-Mode-Betrieb. Diese Schal­ tungsanordnung eines an sich bekannten Forward-Controllers unterscheidet sich von einem festfrequenten Flybackcontroller dadurch, dass sekundärseitig die Kapazität CS2 durch eine Di­ ode DS2 ersetzt ist. Zur Spannungsbegrenzung im Übertrager Tr weist dieser eine weitere Primärwicklung wP' auf, welche über die Diode DP' mit der Primärwicklung wP verbunden ist und an­ dersseitig auf Bezugspotential GND liegt. Der prinzipielle Aufbau und die Funktionsweise derartiger Schaltungsanordnun­ gen gemäß Fig. 2 bis 4 kann beispielsweise der bereits zi­ tierten Literaturstelle "U. Tietze und Ch. Schenk a. a. O." entnommen werden. Das unterschiedliche Regelverhalten der Schaltungsanordnungen mit einem Schaltnetzteilcontroller ge­ mäß dem Stand der Technik und einem solchen gemäß der Erfin­ dung wird im Folgenden detailliert beschrieben.

Die Fig. 5 zeigt eine Schaltungsanordnung eines Schaltnetz­ teilcontrollers mit Leistungsschalter und internem Oszillator gemäß dem Stand der Technik, Fig. 7 zeigt eine Schaltungsan­ ordnung eines Schaltnetzteilcontrollers mit Leistungsschalter und internem Oszillator gemäß der Erfindung. Beide Schal­ tungsanordnungen eines Schaltnetzteilcontrollers können in den Fig. 2 bis 4 anstelle des mit dem Bezugszeichen IC ge­ kennzeichneten Schaltungsblocks eingesetzt werden.

Die Funktionsweise einer solchen erfindungsgemäßen Schal­ tungsanordnung gemäß Fig. 7 wird im Folgenden am Beispiel des festfrequenten Flybackcontrollers gemäß Fig. 2 erklärt. Im Vergleich dazu wird im Folgenden auch das Regelverhalten einer Schaltungsanordnung eines Schaltnetzteilcontrollers ge­ mäß dem Stand der Technik nach Fig. 5 beschrieben.

Der in Fig. 5 dargestellte Schaltnetzteilcontroller IC gemäß dem Stand der Technik weist folgende durch Bezugszeichen ge­ kennzeichnete Anschlüsse und Schaltungseinheiten auf.

Er weist einen Anschluss für die Versorgungsspannung VS'' auf, einen Feedback-Eingang FB, einen Drain- und einen Sour­ ce-Anschluss des Leistungs-MOS-FETs und einen Bezugspotenti­ alanschluss GND.

Der Feedback-Eingang FB ist über einen Widerstand RFB mit einer Schaltung, mit der eine hochgenaue Spannungsreferenz erzeugt wird, mit dem sogenannten Band Gap BG verbunden. Wei­ terhin ist der Feedback-Eingang mit einem ersten Eingang des Pulsweitenmodulationskomparators PC verbunden. Der Source- Anschluss (Source) des MOS-FETs T1' ist mit dem Eingang einer Operationsverstärkerschaltung OP verbunden. Der Ausgang der Operationsverstärkerschaltung OP ist mit einem zweiten Ein­ gang des Pulsweitenmodulationskomparators PC verbunden. Der Ausgang des Pulsweitenmodulationskomparators PC ist auf einen Eingang des Logikblocks LB geführt. Weiterhin ist der inver­ tierende Eingang des Current-Sense-Comparators CSC mit dem Source-Anschluss (Source) des MOS-FETs T1' verbunden. Der nichtinvertierende Eingang des Current-Sense-Comparators CSC ist mit einer Referenzspannungsquelle verbunden, welche eine interne Referenzspannung Uref liefert. Der Ausgang des Cur­ rent-Sense-Comparators CSC ist mit dem Eingang des Logik­ blocks LB bzw. dem Ausgang des Pulsweitenmodulationskompara­ tors PC verbunden. Der Oszillator OSC ist mit einem weiteren Eingang des Logikblocks LB verbunden. Ein weiterer Eingang des Logikblocks LB ist mit einer Übertemperaturabschaltungs­ einrichtung TSD verbunden, welche beim Überschreiten einer intern vorgegebenen maximalen Chiptemperatur ein Signal zum Abschalten (temp shut down) des Leistungs-MOS-FETs T1' gibt. Der Ausgang des Logikblocks LB ist auf den Treiber T geführt. Der Ausgang des Treibers T wiederum ist auf den Gate-An­ schluss (Gate) des MOS-FETs T1' geführt.

Die Funktionsweise eines Schaltnetzteilcontrollers IC gemäß dem Stand der Technik ergibt sich wie folgt:
Der (Source-)Strom mit der Stromstärke Isense fließt über den Strommesswiderstand Rsense und erzeugt dort einen Spannungsab­ fall Usense. Der Strommesswiderstand Rsense ist im Beispiel als externer Widerstand ausgeführt. Er kann aber auch im Schalt­ netzteilcontroller IC integriert sein. Die Spannung Usense liegt am invertierenden Eingang des integrierten Current- Sense-Comparators CSC an und wird mit einer intern erzeugten zeitlich konstanten Referenzspannung Uref verglichen, die am nicht invertierenden Eingang des Current-Sense-Comparators CSC anliegt, welcher beispielsweise als Operationsverstärker ausgeführt ist. Überschreitet Usense den Wert von Uref, so schaltet der Current-Sense-Comparator CSC den Leistungstran­ sistor T1' aus. Mit dem nachfolgenden Taktimpuls wird der Leistungstransistor T1' wieder eingeschaltet. Bei dem fest­ frequenten Flybackcontroller wird der Taktimpuls mit dem intern angeordneten Oszillator OSC generiert.

Es sei angemerkt, dass der Taktimpuls auch mittels einer Au­ xiliarwindung wS', die mit dem Drain-Anschluss des MOSFET-Leistungstransistors T1' gekoppelt ist, generiert werden kann. In diesem Fall handelt es sich um einen freischwingen­ den Flybackcontroller, wie er beispielsweise in der Fig. 3 dargestellt ist.

Sowohl beim festfrequenten Flybackcontroller als auch beim freischwingenden Flybackcontroller ist die Anstiegsgeschwin­ digkeit dI/dt der (Source-)Stromstärke Isense abhängig vom je­ weiligen Betriebszustand der Anwendungsschaltung. Der Cur­ rent-Sense-Comparator CSC und die nachfolgenden Schaltungs­ blöcke arbeiten mit schaltungstechnisch bedingten Laufzeiten. Erreicht das Strommessspannungssignal Usense den Wert der (zeitlich konstanten) Referensspannung Uref, so schaltet der Flybackcontroller den MOS-FET-Leistungstransistor T1' erst nach Ablauf dieser Laufzeiten ab. Während dieser Laufzeiten des Signals durch die nachfolgenden Schaltungsblöcke zur Sig­ nalisierung zum Ausschalten des MOS-FET-Leistungstransistors T1', deren Summe durch das Bezugszeichen tdelay gekennzeichnet ist, steigt die (Source-)Stromstärke Isense, wie den Fig. 6 a) und b) zu entnehmen ist, weiter linear an. Der MOS-FET- Leistungstransistor T1' schaltet erst bei einer momentanen (Source-)Stromstärke Isenseist ab, welche sich aus der Summe der Sollstromstärke Isensesoll zum Zeitpunkt der Signalisierung zum Abschalten des Leistungstransistors und der Zunahme Idelay der Stromstärke während der Gesamtlaufzeit tdelay des Signals zusammensetzt:

Isenseist = Isensesoll + Idelay (1)

Die Sollstromstärke Isensesoll ist als konstant anzunehmen, wäh­ rend Idelay abhängig von der Anstiegsgeschwindigkeit dIsense/dt der (Source-)Stromstärke Isense ist. Die Gesamtlaufzeit tdelay ist in der Regel nahezu unabhängig von der Anstiegsgeschwin­ digkeit dIsense/dt der (Source-)Stromstärke Isense.

Bei einer kleinen Anstiegsgeschwindigkeit dIsense/dt ist Idelay und damit die Regelabweichung klein (vgl. Fig. 6a)) bei ei­ ner großen Anstiegsgeschwindigkeit dIsense/dt ist Idelay groß, und damit ist auch die Regelabweichung groß (vgl. Fig. 6b)).

Im Gegensatz dazu ergibt sich die Funktionsweise eines Schaltnetzteilcontrollers IC gemäß der Erfindung wie folgt:
Die Gesamtlaufzeit tdelay wird schaltungstechnisch so kompen­ siert, dass der Einfluss der Anstiegsgeschwindigkeit dIsense/dt auf den Maximalwert der (Source-)Stromstärke Isense mini­ miert wird und dieser dadurch weitgehend unabhängig von den Betriebsparametern ist.

Zu diesem Zweck wird die interne Referenzspannung Uref nicht wie im vorigen Beispiel (gemäß dem Stand der Technik) kon­ stant gehalten, sondern moduliert. Beim Einschalten des MOSFET-Leistungstransistors T1' wird zu einer konstanten Refe­ renzspannung U0 eine Kompensationsspannung UKomp aufaddiert:

Uref = U0 + UKomp (2)

Zur Erzeugung einer solchen zeitlich veränderlichen Referenz­ spannung Uref ist die Schaltungsanordnung gemäß dem Stand der Technik wie sie in Fig. 5 dargestellt ist, um eine weitere Komponente erweitert (Fig. 7). Diese weitere Komponente be­ steht in einer Kompensationsspannungsquelle Q'. In dieser Kompensationsspannungsquelle Q' wird die Kompensationsspan­ nung UKomp erzeugt. Eingangsseitig wird dieser Kompensations­ spannungsquelle Q' die zeitlich konstante Referenzspannung U0 zugeführt. An deren Ausgang ist die zeitlich veränderliche Referenzspannung Uref abgreifbar. Die zeitlich konstante Refe­ renzspannung U0 wird von einer Schaltung, mit der eine hoch­ genaue Spannungsreferenz erzeugt wird, dem Band Gap BG, be­ reitgestellt.

Die am Ausgang anliegende zeitlich veränderliche Referenz­ spannung Uref wird wie im vorangegangenen Beispiel gemäß dem Stand der Technik dem nichtinvertierenden Eingang des Cur­ rent-Sense-Comparators CSC zugeführt. Im Beispiel basiert die Kompensationsspannungsquelle Q' auf einem Differenzverstärker mit invertierendem und nichtinvertierendem Eingang und einem Ausgang. Der invertierende Eingang liegt über einem ohmschen Widerstand R4 auf Bezugspotential GND. Der nichtinvertieren­ de Eingang liegt über einem ohmschen Widerstand R3' ebenfalls auf Bezugspotential. Der nichtinvertierende Eingang bildet über einen ohmschen Widerstand R1' den Eingang der Kompensa­ tionsspannungsquelle Q', welcher mit dem Ausgang des Band Gaps BG verbunden ist und an welchem die konstante Referenz­ spannung U0 anliegt. Weiterhin ist der nichtinvertierende Eingang über den ohmschen Widerstand R2' mit dem Ausgang der Operationsverstärkerschaltung OP verbunden. Der Ausgang des Differenzverstärkers DV ist über den Koppelwiderstand RK auf den invertierenden Eingang rückgekoppelt. Eine am Ausgang des Differenzverstärkers anschließender Ausgangswiderstand RA, welcher über den Ausgangskondensator CA mit Bezugspotential verbunden ist, bildet den Ausgang der Kompensationsspannungs­ quelle Q'.

Da der Ausgangskondensator CA zusammen mit dem Ausgangswi­ derstand RA einen Tiefpass bildet, erzeugt diese erfindungs­ gemäße Kompensationsspannungsquelle Q' eine Kompensations­ spannung UKomp mit exponentiellem Zeitverlauf. Je nach Anwen­ dungsfall kann aber auch eine Schaltungsanordnung gewählt werden, an deren Ausgang beispielsweise eine lineare oder ei­ ne nach einer Potenzfunktion etc. ansteigende Referenzspan­ nung Uref anliegt.

Die Fig. 8 zeigt beispielhaft den Spannungsverlauf der Refe­ renzspannung Uref, welcher sich mit der in Fig. 7 dargestell­ ten Schaltungsanordnung ergibt. Weiterhin ist der Fig. 8a) der zeitliche Verlauf der Strommessspannung Usense bei gerin­ ger Anstiegsgeschwindigkeit dIsense/dt der (Source-)Stromstärke Isense und in Fig. 8b) der entsprechende Verlauf der Strommessspannung Usense bei großer Anstiegsgeschwindig­ keit dIsense/dt der (Source-)Stromstärke Isense eingetragen. Die Schnittpunkte der beiden Spannungsverläufe Uref und Usense ge­ ben den Zeitpunkt an, an dem eine Signalisierung zum Abschal­ ten des Leistungstransistors T1' erfolgt. Die jeweiligen Schnittpunkte sind mit dem Bezugszeichen Urefth gekennzeich­ net. Während der Gesamtlaufzeit tdelay des Signals zur Ab­ schaltung durch die nachgeordneten Schaltungsbestandteile, welche unabhängig von den Anstiegsgeschwindigkeit dIsense/dt der (Source-)Stromstärke Isense ist, steigt die (Source-)Stromstärke Isense und damit die momentane Strommessspannung Usenseist weiterhin an.

Bei langsamen Anstiegsgeschwindigkeiten dIsense/dt des Sour­ cestromes Isense ist die Zunahme des Sourcestromes Idelay und damit die Zunahme Udelay der Strommessspannung während der Ge­ samtlaufzeit Tdelay klein, während umgekehrt bei großen Anstiegsgeschwindigkeiten dIsense/dt die (Source-)Stromstärke Isense groß ist.

Um einen maximal zulässigen Soll-Stromstärkewert Isensesoll und damit einen maximal zulässigen Soll-Strommessspannungswert Usensesoll nicht zu überschreiten, ist der Referenzspannungswert Urefth, bei dem das Signal zur Abschaltung des Leistungstran­ sistors T1' ausgelöst wird im zweiten Fall nach Fig. 8b) kleiner zu wählen als im ersten Fall nach Fig. 8a).

Mit dem in der Fig. 8 dargestellten Referenzspannungsverlauf Uref ist dieser Forderung Rechnung getragen. Im Idealfall wird

Usenseist = U0 + UKomp + Udelay = Konstant (3)

Für diesen Fall lassen sich die Zeitkonstanten der Schaltung, i. e. die Verzögerungszeit (Ramp-up-Zeit) τPLS des Operations­ verstärkers OP nach dem Einschalten und die Zeitkonstante τ des Ausgangs-RACA-Glieds in der Kompensationsspannungsquelle Q' aus folgenden Gleichungen berechnen:

U0 + Ud.(1 - exp(-(t + τPLS)/t) = Rsense.dIsense/dt. (4)

Isenseist = dIsense/dt.(t + tdelay) (5)

Der Vollständigkeit halber sei erwähnt, dass nach Erreichen der Soll-Strommessspannung Usensesoll der MOSFET-Leistungstran­ sistor T1' abschaltet. Die Referenzspannung Uref fällt wieder auf den Anfangswert U0 ab. Erst bei dem darauf folgenden Taktzyklus nimmt die Kompensationsspannung UKomp wieder zu.

Für eine hohe Genauigkeit der Kompensation kann die Kompensa­ tionsspannung U0 direkt auf dem Controller IC abgeglichen werden.

Eine weitere Schaltungsanordnung einer erfindungsgemäßen Kom­ pensationssignalquelle Q' ist in Fig. 9 dargestellt. Die Schaltungsanordnung basiert wiederum auf einem Differenzver­ stärker DV und entsprechender Beschaltung. Der nichtinvertie­ rende Eingang dieses Differenzverstärkers DV liegt über einen ohmschen Widerstand R3 auf Bezugspotential. Weiterhin wird diesem nichtinvertierenden Eingang eine konstante Eingangs­ spannung UE über einen ohmschen Widerstand R1 zugeführt. Fer­ ner liegt der nichtinvertierende Eingang über einen weiteren ohmschen Widerstand R2 mit Hilfe eines zu dem ohmschen Wider­ stand R2 in Serie liegenden Bipolartransistors T2, dessen Ba­ sis mit Hilfe eines Taktspannungssignals Uosc angesteuert wird im Takt mit der Taktfrequenz f des Taktspannungssignals auf Bezugspotential GND. Der invertierende Eingang des Differenz­ verstärkers liegt über einen ohmschen Widerstand R4 auf Be­ zugspotential GND. Der Ausgang des Differenzverstärkers DV ist auf dem invertierenden Eingang über einen ohmschen Kop­ pelwiderstand RK rückgekoppelt. An einem an dem Ausgang an­ schließenden ohmschen Ausgangswiderstand RA ist eine Refe­ renzspannung Uref abgreifbar, wobei der ohmsche Ausgangswider­ stand RA über einen Ausgangskondensator CA auf Bezugspoten­ tial GND liegt.

Die Kompensationsspannungsquelle Q arbeitet mit zwei Ein­ gangspannungen UE'. Die erste Eingangsspannung UE' ist die 1 konstante Referenzspannung U0, die zweite ist der Endwert U1 (siehe Fig. 8). U1 wird mit Hilfe des Spannungsteilers R1, R3 (siehe Fig. 9) erzeugt. U0 wird dadurch erzeugt, dass der Widerstand R2 mit Hilfe des durchgeschalteten Transistors T2 zum Widerstand R3 parallel geschaltet wird.

Die Dimensionierung der Schaltung, insbesondere deren Zeit­ verhalten, erfolgt analog zum vorangegangenen Beispiel (Schaltungsanordnung gemäß Fig. 7).

Fig. 10 zeigt ein Blockschaltbild einer weiteren Ausfüh­ rungsvariante eines erfindungsgemäßen Schaltnetzteilcontrol­ lers sowie die zeitliche Zuordnung der internen Steuersignale in diesem Schaltnetzteilcontroller.

Der in Fig. 10a) dargestellte Schaltnetzteilcontroller IC weist die wesentlichen Schaltungsbestandteile der in den Fig. 5 und 7 dargestellten Schaltnetzteilcontroller IC auf. Die in identischer Weise vorliegenden Schaltungskomponenten sind: Der Band Gap BG, die Operationsverstärkerschaltung OP, der Pulsweitenmodulationskomparator PC, der Oszillator OSC, der Current Sense Comparator CSC, der Logik Block LB, der Treiber T und der MOS-Feldeffektleistungstransistor T1' sowie die Unterspannungsfreischaltung UVL und die Übertemperatur- Abschaltungseinrichtung TSD. Diese Schaltungskomponenten sind, wie in der Figurenbeschreibung zu den Fig. 5 und 7 ausführlich offenbart wurde, miteinander verbunden.

Zusätzlich sind folgende Schaltungskomponente mit eingezeich­ net: Eine Schaltungseinheit zur Stabilisierung der konstanten Referenzspannung U0 (bias), eine Schaltungsanordnung zur Ein­ stellung des Arbeitspunkts des Pulsweitenmodulationskompara­ tor PC und der Operationsverstärkerschaltung OP (biaspwm) und ein dem Oszillator OSC nachgeschalteter Impulsformer-Flip- Flop (tff) basierend auf einem JK-Flip-Flop.

Die Ausgangssignale der Kompensationssignalquelle Q sowie der Referenzsignalquelle Q' sind in der Fig. 10a) nicht darge­ stellt. Die Fig. 10 weist an deren statt Symbole für Span­ nungsquellen auf, welchen die Bezugszeichen der konstanten Referenzspannung U0 sowie der Referenzspannung Uref zugeordnet sind. Fernerhin ist die Funktionsweise der einzelnen Schal­ tungselemente (UVL, BG, bias, TSD, biaspwm, OP, PC, LB, T, OSC, tff, CSC) durch Symbole elektronischer Bauelemente in entsprechender Verschaltung skizziert. Auf eine detaillierte­ re Beschreibung der Funktionsweise der einzelnen Bauelemente sowie deren Verschaltung wird im Folgenden verzichtet, da sie sich für den Fachmann in naheliegender Weise erschließt.

Ferner ist zu beachten, dass der Strommesswiderstand Rsense im vorliegenden Fall in dem erfindungsgemäßen Schaltnetzteil­ controller IC integriert und nicht extern angeordnet ist. Im Beispiel ist diesem Strommesswiderstand Rsense ein RC-Glied als Tiefpassfilter nachgeschaltet.

Zur Demonstration der Funktionsweise des Schaltnetzteilcont­ rollers IC werden im Folgenden funktional ausgezeichnete Signalverläufe und deren zeitliche Zuordnung vorgestellt. An welchen Schaltungspunkten diese Signale abgreifbar sind, zeigt die Fig. 10a) durch eine Kennzeichnung mit entspre­ chenden Bezugszeichen.

Es sind folgende Signalverläufe dargestellt:
pwmpls: Signal am ℩-Ausgang des Impulsformer-Flip-Flops tff
slogpwm: Signal am Q-Ausgang des Impulsformer-Flip-Flops tff
pwmrmp: Rampenspannung am Ausgang der Operationsverstär­ kerschaltung OP
alogpwm: erstes Ausgangssignal des Pulsweitenmodulations­ komparators
rlogpwm: zweites Ausgangssignal des Pulsweitenmodulations­ komparators
UT: Ausgangssignal der Treiber T
Isense: Stromstärke des Primärstroms
Usense,leb: Strommessspannung mit "leading edge blanking" (leb)
logpwm: Ausgangssignal des RS-Flip-Flops im Logikblock LB.

Die Funktionsweise der Schaltungsanordnung ergibt sich wie folgt:
pwmpls: Das Ausgangssignal pwmpls dient allgemein zur Opti­ mierung der Pulsweitenmodulation PWM. Die Flankensteilheit des Ausgangssignals pwmpls bestimmt die minimal erreichbaren duty cycles. Im Idealfall können duty cycles bis zu 0% er­ reicht werden. Mit fallender Flanke des Ausgangssignals pwmpls wird eine interne Rampenspannung gestartet, die einen Endwert OP-Offset von 0,85 V anstrebt.
alogpwm: Die steigende Flanke des Ausgangssignals alogpwm schaltet den MOSFET-Leistungstransistor T1' ein.
slogpwm: Mit fallender Flanke von slogpwm wird der MOSFET- Leistungstransistor T1' zwingend ausgeschaltet. Mit einem Im­ puls des Ausgangssignals slogpwm wird somit die Dauer der duty cycles definiert.
pwmrmp: Die Rampenspannung pwmrmp ist die Summe aus der in­ ternen Rampenspannung und dem verstärkten Stromspannungssig­ nal Usense. Erreicht die Rampenspannung pwmrmp nach der Verzögerungszeit τPLS einen Spannungswert von 0,3 V (gate Start) wird der MOSFET-Leistungstransistor T1' eingeschaltet. Er­ reicht die Rampenspannung pwmrmp den Wert der Feedbackspan­ nung UFB, welcher im Beispiel 2,0 V beträgt, so wird der MOSFET-Leistungstransistor T1' ausgeschaltet. Solange die Ram­ penspannung pwmrmp im Spannungsbereich zwischen 0,3 und 0,7 V ist, ist der Current Sense Comparator CSC gesperrt. Man spricht in diesem Fall von leading edge blanking (leb). Die Zeitdauer τ* des leading edge blanking beträgt im Beispiel 200 ms. Während des gesperrten Zustandes kann der MOSFET- Leistungstransistor T1' nicht ausgeschaltet werden. Dadurch werden Störimpulse der Stromstärke Isense (vergleiche Fig. 10b)) unterdrückt, die beim Einschalten des MOSFET-Leistungs­ transistors T1' entstehen.
rlogpwm: Mit fallender Flanke des Ausgangssignals rlogpwm wird das RS-Flip-Flop im Logikblock LB zurückgesetzt und der MOSFET-Leistungstransistor T1' ausgeschaltet,
UT: Aus den Eingangssignale des Logikblocks LB, den Signalen rlogpwm, slogpwm und alogpwm, wird ein Ausgangssignal er­ zeugt, welches die Treiberstufe T ansteuert. Das Ausgangssig­ nal der Treiberstufe T stellt ein rechteckförmiges Signal dar, dessen Signaldauer im Wesentlichen durch die Verzöge­ rungszeit τPLS und dem Zeitpunkt des Erreichens der Feedback- Nachspannung UFB durch die Rampenspannung pwmrmp gegeben ist.

Bezugszeichenliste

A Ansteuerschaltung
A' Pulsweitenmodulationscontroller
alogpwm erstes Ausgangssignal des Pulsweitenmodulationskomperators
BG Band Gap
CA

Ausgangskondensator
CK

Koppelkondensator
CP

Glättungskondensator
CS

' Glättungskondensator
CS

'' Glättungskondensator
CS1

Glättungskondensator
CS1

'' Glättungskondensator
Cs2

Glättungskondensator
CSC Current Sense Comparator
DN

(Brücken-)Gleichrichter
DP

' Gleichrichter
Drain Drainanschluss des MOS-Feldeffektleistungs­ transistors
DS

'' Gleichrichter
DS1

Gleichrichter
DS2

Gleichrichter
DV Differenzverstärker
f Taktfrequenz
FB Feedback-Eingang
Gate Gateanschluss des MOS-FET
GND Bezugspotential
IC (Schaltnetzteil-)Controller
Isense

Stromstärke des Primärstroms
Isenseist

momentane Stromstärke
Isensesoll

zulässige Soll-Stromstärke
Isensemax

maximale Stromstärke
Idelay

Zunahme der Stromstärke Isense

während der Gatter-/Gesamtlaufzeit tdelay

dIsense

/dt Anstiegsgeschwindigkeit der Stromstärke Isense

LB Logikblock
logpwm Ausgangssignal des RS-Flip-Flops im Logikblock
LS

Speicherdrossel
M Strommesseinrichtung
OP Operationsverstärkerschaltung
OSC Oszillator
PC Pulsweitenmodulationskomparator
PWM Pulsweitenmodulation
pwmpls Signal am ℩-Ausgang des Impulsformer- Flip-Flops
pwmrmp Rampenspannung am Ausgang der Operationsverstärkerschaltung
Q, ℩ Ausgänge eines Flip-Flops
J, K, R, S Eingänge eines Flip-Flops
Q Kompensationsignalquelle
Q' Referenzsignalquelle
R1

Widerstand
R2

Widerstand
R3

Widerstand
R4

Widerstand
RA

Ausgangswiderstand
RK

Koppelwiderstand
rlogpwm zweites Ausgangssignal des Pulsweitenmodulationskomperators
Rsense

Strommesswiderstand
SKomp

Kompensationssignal
slogpwm Signal am Q-Ausgang des Impulsformer- Flip-Flops
S0

konstantes Referenzsignal
Source Sourceanschluss des MOS-FET
SR Sekundärregelkreis
Sref

Referenzsignal
Ssense

Strommesssignal
T Treiber
t Zeit
tff Impulsformer-Flip-Flop
T1

Leistungsschalter
T1

' MOS-Feldeffektleistungstransistor (MOS-FET)
tdelay

Gesamtlaufzeit
Tr Übertrager
TSD Übertemperaturabschaltungseinrichtung (Temp-Shut-Down)
Ud

Differenzspannung
Udelay

Regelabweichung = Zunahme der Strommess­ spannung Usense

während der Gatter/Gesamtlauf- Zelt tdelay

UE

Eingangsspannung
UE

' Eingangsspannung
UFB

Feedbackspannung
UKomp

Kompensationsspannung
U0

konstante Referenzspannung
Uosc

Taktspannungssignal
Uref

Referenzspannung
Urefth

Referenzspannungsschwelle
Usense

Strommessspannung
Usense,leb

Strommessspannung mit "leading edge blanking"
Usenseist

momentane Strommessspannung
Usensesoll

Sollwert der Strommessspannung
U1

Endwert
UVL Unterspannungsfreischaltung (under-voltage-lockout)
V Vergleicherschaltung
VIn

Eingangsgleichspannung
VN

Eingangswechselspannung
Vout

Ausgangsgleichspannung
VS

'' Versorgungsspannung
wP

Primärwicklung(-spule)
WP

'' Primärwicklung(-spule)
wS

Sekundärwicklung(-spule)
wS

'' Auxiliarwicklung(-spule)
τ Ausgangszeitkonstante (= RA

CA

)
τ* Verzögerungszeit
τPLS

Verzögerungszeit (Ramp-up-Zeit) des OP nach Einschalten

Claims (20)

1. Schaltungsanordnung zur Erzeugung eines Schaltsignals für ein stromgesteuertes Schaltnetzteil, welches einen Übertrager (Tr) mit zumindest einer Primärwicklung (WP) sowie mit zumin­ dest einer Sekundärwicklung (wS) aufweist
mit einem gesteuerten Leistungschalter (T1, T1'), der in Serie mit der Primärwicklung (wP) an einer Eingangsgleich­ spannung (VIn) liegt,
mit einer Ansteuerschaltung (A) zum getakteten Ein- und Ausschalten des Leistungsschalters (T1, T1') in einem Takt
mit einer Taktfrequenz (f),
mit einer Strommesseinrichtung (M, Rsense) zur Messung der Stromstärke (Isense) durch den Leistungsschalter (T1, T1') und zur Erzeugung eines Messsignals (Ssense, Usense), welches ein Maß für die gemessene Stromstärke (Isense) ist,
mit einer Referenzsignalquelle (Q) zur Erzeugung eines Re­ ferenzsignals (Sref, Uref), wobei das Referenzsignal (Sref, Uref) ein zeitunabhängiges konstantes Referenzsignal (S0, U0) ist,
mit einer Vergleicherschaltung (V) zum Vergleichen des Messsignals (Ssense, Usense) mit dem Referenzsignal (Sref, Uref) und zur Signalisierung der Ansteuerschaltung (A) zum Abschalten des Leistungsschalters (T1, T1'), wenn das Mess­ signal (Ssense, Usense) größer als das Referenzsignal (Sref, Uref) ist,
dadurch gekennzeichnet, dass
der Referenzsignalquelle (Q) eine Kompensationssignalquel­ le (Q') zur Erzeugung eines zeitlich veränderlichen Kom­ pensationssignals (SKomp, UKomp) zugeordnet ist, so dass sich das Referenzsignal (Sref, Uref) aus der Summe des konstanten Referenzsignals (S0, U0) und dem Kompensationssignal (SKomp, Ukomp) ergibt, wobei das Referenzsignal (Sref, Uref) nach Einschalten des Leistungsschalters (T1, T1') kleiner ist als bei der Signalisierung zum Abschalten des Leistungs­ schalters (T1, T1').
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der ge­ steuerte Leistungschalter ein MOS- Feldeffektleistungstransistor (T1') ist.
3. Schaltungsanordnung nach einem der vorangegangenen Ansprü­ che, dadurch gekennzeichnet, dass das Mess­ signal eine Strommessspannung (Usense) ist.
4. Schaltungsanordnung nach einem der vorangegangenen Ansprü­ che, dadurch gekennzeichnet, dass die Strommesseinrichtung ein Strommesswiderstand (Rsense) ist.
5. Schaltungsanordnung nach einem der vorangegangenen Ansprü­ che, dadurch gekennzeichnet, dass die Ver­ gleicherschaltung (V) ein Current-Sense-Comparator (CSC) ist.
6. Schaltungsanordnung nach einem der vorangegangenen Ansprü­ che, dadurch gekennzeichnet, dass das Refe­ renzsignal (Sref, Uref) nach dem Einschalten des Leistungs­ schalters (T1, T1') der Wert des konstanten Referenzsignals (S0, U0) ist und nach dem Abschalten des Leistungsschalters (T1, T1') ein auf den Wert des konstanten Referenzsignals (S0, U0) absinkendes Signal ist.
7. Schaltungsanordnung nach einem der vorangegangenen Ansprü­ che, dadurch gekennzeichnet, dass das Kom­ pensationssignal (SKomp, UKomp) nach dem Einschalten des Leis­ tungsschalters (T1, T1') ein exponentiell ansteigendes Signal ist.
8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Kom­ pensationssignal (SKomp, UKomp) nach dem Einschalten des Leis­ tungsschalters (T1, T1') ein linear ansteigendes Signal ist.
9. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Kom­ pensationssignal (SKomp, UKomp) nach dem Einschalten des Leis­ tungsschalters (T1, T1') ein quadratisch ansteigendes Signal ist.
10. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Kom­ pensationssignal (SKomp, UKomp) nach dem Einschalten des Leis­ tungsschalters (T1, T1') ein nach einer Potenzfunktion an­ steigendes Signal ist.
11. Schaltungsanordnung nach einem der vorangegangenen An­ sprüche, dadurch gekennzeichnet, dass das kon­ stante Referenzsignal (S0, U0) und/oder der Verlauf des Kom­ pensationssignals (SKomp, UKomp) einstellbar ist.
12. Schaltungsanordnung nach einem der vorangegangenen An­ sprüche, dadurch gekennzeichnet, dass die Kom­ pensationssignalquelle (Q') ein Differenzverstärker (DV) ist,
dessen nichtinvertierender Eingang über einen ohmschen Wi­ derstand (R3') auf Bezugspotential (GND) liegt,
dessen nichtinvertierendem Eingang die konstante Referenz- Spannung (U0) über einen ohmschen Widerstand (R1') zuführ­ bar ist,
dessen nichtinvertierendem Eingang über einen ohmschen Wi­ derstand (R2') eine im Takt mit der Taktfrequenz (f) al­ ternierendes Wechselsignal zuführbar ist,
dessen invertierender Eingang über einen ohmschen Wider­ stand (R4) auf Bezugspotential (GND) liegt,
dessen Ausgang auf den invertierenden Eingang über einen ohmschen Koppelwiderstand (RK) rückgekoppelt ist, wobei an einem an dem Ausgang anschließenden ohmschen Ausgangswi­ derstand (RA) eine Referenzspannung (Uref) abgreifbar ist,
wobei der Ohmsche Ausgangswiderstand (RA) über einen Aus­ gangskondensator (CA) auf Bezugspotential (GND) liegt.
13. Schaltungsanordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Kom­ pensationssignalquelle (Q') ein Differenzverstärker (DV) ist,
dessen nichtinvertierender Eingang über einen ohmschen Widerstand (R3) auf Bezugspotential (GND) liegt,
dessen nichtinvertierendem Eingang die konstante Referenz­ spannung (U0) über einen ohmschen widerstand (R1) zuführbar ist,
dessen nichtinvertierender Eingang über einen ohmschen Wi­ derstand (R2) mit Hilfe eines zu dem ohmschen Widerstand (R2) in Serie liegenden Bipolar-Transistors (T2), dessen Basis mit Hilfe eines Taktspannungssignals (UOSC) angesteu­ ert wird, im Takt mit der Taktfrequenz (f) auf Bezugspo­ tiential (GND) liegt.
14. Schaltnetzteilcontroller mit Schaltungsanordnung nach ei­ nem der Ansprüche 1 bis 13.
15. Schaltnetzteilcontroller nach Anspruch 14, dadurch gekennzeichnet, dass der Strommesswiderstand (Rsense) extern angeordnet ist.
16. Schaltungsanordnung oder Schaltnetzteilcontroller nach einem der vorangegangenen Ansprüche zur Erzeugung eines Schaltsignals für einen Flybackconverter.
17. Schaltungsanordnung oder Schaltnetzteilcontroller nach Anspruch 16, dadurch gekennzeichnet, dass der Flybackconverter ein festfrequenter Flybackconverter ist.
18. Schaltungsanordnung oder Schaltnetzteilcontroller nach Anspruch 16 dadurch gekennzeichnet, dass der Flybackconverter ein quasiresonanter Flybackconverter ist.
19. Schaltungsanordnung oder Schaltnetzteilcontroller nach einem der Ansprüche 1 bis 16 zur Erzeugung eines Schaltsig­ nals für einen Forwardconverter.
20. Schaltungsanordnung oder Schaltnetzteilcontroller nach einem der Ansprüche 1 bis 16 zur Erzeugung eines Schaltsig­ nals für einen Boostconverter.
DE2000140413 2000-08-18 2000-08-18 Schaltungsanordnung zur Erzeugung eines Schaltsignals für ein stromgesteuertes Schaltnetzteil Active DE10040413B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2000140413 DE10040413B4 (de) 2000-08-18 2000-08-18 Schaltungsanordnung zur Erzeugung eines Schaltsignals für ein stromgesteuertes Schaltnetzteil

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE2000140413 DE10040413B4 (de) 2000-08-18 2000-08-18 Schaltungsanordnung zur Erzeugung eines Schaltsignals für ein stromgesteuertes Schaltnetzteil
PCT/EP2001/009183 WO2002017467A1 (de) 2000-08-18 2001-08-08 Schaltungsanordnung zur erzeugung eines schaltsignals für ein stromgesteuertes schaltnetzteil
CN 01814248 CN100391092C (zh) 2000-08-18 2001-08-08 用于产生电流可控开关式电源装置用开关信号的电路和开关式电源装置控制器
TW90120245A TW552769B (en) 2000-08-18 2001-08-17 Circuit arrangement to generate a switch-signal for a current-controlled switching power-supply
US10368079 US6665197B2 (en) 2000-08-18 2003-02-18 Circuit configuration for producing a switching signal for a current-controlled switch-mode power supply

Publications (2)

Publication Number Publication Date
DE10040413A1 true true DE10040413A1 (de) 2002-03-07
DE10040413B4 DE10040413B4 (de) 2006-11-09

Family

ID=7652877

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000140413 Active DE10040413B4 (de) 2000-08-18 2000-08-18 Schaltungsanordnung zur Erzeugung eines Schaltsignals für ein stromgesteuertes Schaltnetzteil

Country Status (4)

Country Link
US (1) US6665197B2 (de)
CN (1) CN100391092C (de)
DE (1) DE10040413B4 (de)
WO (1) WO2002017467A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003049265A2 (en) * 2001-12-07 2003-06-12 Koninklijke Philips Electronics N.V. Switched mode power supply with delay-compensated current mode control
DE10330051B3 (de) * 2003-07-03 2005-06-23 Infineon Technologies Ag Ansteuerschaltung und Verfahren zur Ansteuerung eines Schalters in einem freischwingenden Schaltwandler unter Begrenzung der Leistungsaufnahme

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781357B2 (en) * 2001-09-27 2004-08-24 Power Integrations, Inc. Method and apparatus for maintaining a constant load current with line voltage in a switch mode power supply
JP3659588B2 (ja) * 2002-10-09 2005-06-15 三菱電機株式会社 Dc−dcコンバータ
US7148781B2 (en) * 2003-10-13 2006-12-12 Beausoleil David M Landscape lighting transformer having increased loading features
US7356588B2 (en) * 2003-12-16 2008-04-08 Linear Technology Corporation Circuits and methods for detecting the presence of a powered device in a powered network
KR101021993B1 (ko) * 2004-08-05 2011-03-16 페어차일드코리아반도체 주식회사 스위칭 모드 파워 서플라이와 그 스위칭 제어 장치
US7292422B2 (en) * 2004-11-29 2007-11-06 Siemens Energy & Automation, Inc. Occupancy-based circuit breaker control
CN100555828C (zh) 2005-03-11 2009-10-28 弗里沃动力有限公司 开关电源、可控开关电源输出电压的控制电路及控制方法
US7613019B2 (en) * 2005-07-08 2009-11-03 Power Integrations, Inc. Method and apparatus to limit maximum switch current in a switch of a switching power supply
US7593245B2 (en) 2005-07-08 2009-09-22 Power Integrations, Inc. Method and apparatus to limit maximum switch current in a switching power supply
US7215107B2 (en) 2005-07-11 2007-05-08 Power Integrations, Inc. Method and apparatus to limit output power in a switching power supply
CN100559678C (zh) 2005-08-18 2009-11-11 昂宝电子(上海)有限公司 具有恒定最大电流的电源变换器保护控制系统与方法
KR100704119B1 (ko) * 2005-12-14 2007-03-29 페어차일드코리아반도체 주식회사 전류 제어 스위칭 모드 전력 공급기
CN100442645C (zh) 2005-12-15 2008-12-10 崇贸科技股份有限公司 测量变压器的反射电压的方法和装置
US7782222B2 (en) 2006-02-28 2010-08-24 Realtek Semiconductor Corp. Voltage regulating power supply for noise sensitive circuits
US7738266B2 (en) * 2006-05-26 2010-06-15 Cambridge Semiconductor Limited Forward power converter controllers
US8587269B2 (en) * 2006-10-27 2013-11-19 International Rectifier Corporation Cycle by cycle synchronous buck converter control based on external clock
US7800927B2 (en) * 2006-12-14 2010-09-21 System General Corp. Method and circuit for providing compensations of current mode power converters
KR101285578B1 (ko) 2007-03-19 2013-07-15 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 전원 공급 제어기를 형성하는 방법, 및 배터리 충전기
KR101365752B1 (ko) * 2007-04-19 2014-02-21 페어차일드코리아반도체 주식회사 스위칭 모드 파워 서플라이 및 이를 위한 스위치
CN101295872B (zh) 2007-04-28 2010-04-14 昂宝电子(上海)有限公司 为功率转换器提供过电流和过功率保护的系统和方法
CN100499340C (zh) 2007-08-09 2009-06-10 周重甫 绕阻电压取样控制电源转换器
US8045351B2 (en) 2008-07-09 2011-10-25 System General Corp. Method and apparatus of providing a biased current limit for limiting maximum output power of power converters
US8102679B2 (en) * 2008-08-15 2012-01-24 Infineon Technologies Ag Utilization of a multifunctional pin to control a switched-mode power converter
KR101530358B1 (ko) * 2009-02-05 2015-06-22 페어차일드코리아반도체 주식회사 스위치 제어 장치 및 스위치 제어 방법
US8957662B2 (en) * 2009-11-25 2015-02-17 Lutron Electronics Co., Inc. Load control device for high-efficiency loads
US9553501B2 (en) 2010-12-08 2017-01-24 On-Bright Electronics (Shanghai) Co., Ltd. System and method providing over current protection based on duty cycle information for power converter
CN102545567B (zh) 2010-12-08 2014-07-30 昂宝电子(上海)有限公司 为电源变换器提供过电流保护的系统和方法
CN102791054B (zh) 2011-04-22 2016-05-25 昂宝电子(上海)有限公司 用于电容性负载下的调光控制的系统和方法
KR101219810B1 (ko) 2011-05-23 2013-01-09 엘지이노텍 주식회사 전류 조절 장치
KR101803538B1 (ko) 2011-05-25 2017-12-01 페어차일드코리아반도체 주식회사 전력 공급 장치 및 그 구동 방법
CN102347682B (zh) * 2011-09-16 2014-10-15 成都芯源系统有限公司 一种电流控制系统和方法及其信号产生电路
CN104768285B (zh) 2012-05-17 2017-06-13 昂宝电子(上海)有限公司 用于利用系统控制器进行调光控制的系统和方法
CN103024994B (zh) 2012-11-12 2016-06-01 昂宝电子(上海)有限公司 使用triac调光器的调光控制系统和方法
CN103401424B (zh) 2013-07-19 2014-12-17 昂宝电子(上海)有限公司 用于调整电源变换系统的输出电流的系统和方法
US9948187B2 (en) 2014-04-01 2018-04-17 Infineon Technologies Austria Ag System and method for a switched-mode power supply
US9584005B2 (en) 2014-04-18 2017-02-28 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for regulating output currents of power conversion systems
CN108809100A (zh) 2014-04-18 2018-11-13 昂宝电子(上海)有限公司 用于调节电源变换系统的输出电流的系统和方法
CN103957634B (zh) 2014-04-25 2017-07-07 广州昂宝电子有限公司 照明系统及其控制方法
US9603205B2 (en) * 2014-07-07 2017-03-21 Dialog Semiconductor Inc. Multi-function terminal configurable to implement two functionalities
CN104066254B (zh) 2014-07-08 2017-01-04 昂宝电子(上海)有限公司 使用triac调光器进行智能调光控制的系统和方法
US9502964B2 (en) * 2014-12-16 2016-11-22 Intel Corporation Systems and methods for skewing DC/DC converter phases to mitigate spurs
CN104660022B (zh) 2015-02-02 2017-06-13 昂宝电子(上海)有限公司 为电源变换器提供过流保护的系统和方法
US20160336852A1 (en) 2015-05-15 2016-11-17 On-Bright Electronics (Shanghai) Co., Ltd. Systems and Methods for Output Current Regulation in Power Conversion Systems
CN104853493B (zh) 2015-05-15 2017-12-08 昂宝电子(上海)有限公司 用于电源转换系统中的输出电流调节的系统和方法
US9917521B1 (en) 2016-09-15 2018-03-13 Infineon Technologies Austria Ag Power limiting for flyback converter
CN106413189A (zh) 2016-10-17 2017-02-15 广州昂宝电子有限公司 使用调制信号的与triac调光器相关的智能控制系统和方法
CN107124800A (zh) * 2017-06-28 2017-09-01 苏州标品杰电子科技有限公司 一种可编程控制开关电源

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3110075A1 (de) * 1981-03-16 1982-09-30 Siemens Ag Strombegrenzer fuer einen sperrumrichter
EP0135190A1 (de) * 1983-09-14 1985-03-27 Siemens Aktiengesellschaft Schaltregler mit einem Komparator, dem eine periodische Vergleichsgrösse mit vorgegebenem zeitlichen Verlauf zugeführt ist
US4621311A (en) * 1985-02-06 1986-11-04 Stevens-Arnold, Inc. High-speed switching regulator
US5729443A (en) * 1994-09-30 1998-03-17 Sgs-Thomson Microelectronics S.A. Switched current regulator with improved power switch control mechanism

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4674020A (en) 1985-12-13 1987-06-16 Siliconix Incorporated Power supply having dual ramp control circuit
DE69603697T2 (de) 1995-10-02 2000-02-17 Koninkl Philips Electronics Nv Schaltnetzteil mit transformator und rückkopplung durch primärwicklung
US5717578A (en) * 1996-02-07 1998-02-10 Emerging Technologies Corporation Constant current source employing power conversion circuitry
US5841643A (en) * 1997-10-01 1998-11-24 Linear Technology Corporation Method and apparatus for isolated flyback regulator control and load compensation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3110075A1 (de) * 1981-03-16 1982-09-30 Siemens Ag Strombegrenzer fuer einen sperrumrichter
EP0135190A1 (de) * 1983-09-14 1985-03-27 Siemens Aktiengesellschaft Schaltregler mit einem Komparator, dem eine periodische Vergleichsgrösse mit vorgegebenem zeitlichen Verlauf zugeführt ist
US4621311A (en) * 1985-02-06 1986-11-04 Stevens-Arnold, Inc. High-speed switching regulator
US5729443A (en) * 1994-09-30 1998-03-17 Sgs-Thomson Microelectronics S.A. Switched current regulator with improved power switch control mechanism

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Tietze/Schenk, Halbleiterschaltungstechnik, Sprin-ger Verlag, 10.Aufl., S.561-586 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003049265A2 (en) * 2001-12-07 2003-06-12 Koninklijke Philips Electronics N.V. Switched mode power supply with delay-compensated current mode control
WO2003049265A3 (en) * 2001-12-07 2003-11-06 Boer Jan R De Switched mode power supply with delay-compensated current mode control
DE10330051B3 (de) * 2003-07-03 2005-06-23 Infineon Technologies Ag Ansteuerschaltung und Verfahren zur Ansteuerung eines Schalters in einem freischwingenden Schaltwandler unter Begrenzung der Leistungsaufnahme

Also Published As

Publication number Publication date Type
US6665197B2 (en) 2003-12-16 grant
CN100391092C (zh) 2008-05-28 grant
WO2002017467A1 (de) 2002-02-28 application
DE10040413B4 (de) 2006-11-09 grant
CN1448005A (zh) 2003-10-08 application
US20030156433A1 (en) 2003-08-21 application

Similar Documents

Publication Publication Date Title
US5982160A (en) DC-to-DC converter with inductor current sensing and related methods
US7026851B2 (en) PWM controller having frequency jitter for power supplies
US4881023A (en) Hybrid high speed voltage regulator with reduction of miller effect
US6222356B1 (en) Current mode switching regulator configured such that a measuring resistor is not needed to measure the current at an inductor
US6665197B2 (en) Circuit configuration for producing a switching signal for a current-controlled switch-mode power supply
US6130526A (en) Voltage regulator with wide control bandwidth
US6441597B1 (en) Method and apparatus for sensing output inductor current in a DC-to-DC power converter
US6150739A (en) Circuit configuration for supplying power to electronic tripping device
US6147526A (en) Ripple regulator with improved initial accuracy and noise immunity
US7206208B1 (en) Synchronous rectifying control circuit
DE19642472A1 (de) Flußkompensierter Stromsensor
DE19713814A1 (de) Schaltnetzteil
EP1146630A2 (de) Verfahren zur Regulierung des Ausgangsstroms und/oder der Ausgangsspannung eines Schaltnetzteils
EP0373670B1 (de) Schaltungsanordnung für einen Wechselrichter oder einen Gleichspannungswandler
DE19837639A1 (de) Schaltungsanordnung und Verfahren eines Überlastschutzes in einem Wandler
US5103386A (en) Flyback converter with energy feedback circuit and demagnetization circuit
DE10310361A1 (de) Ansteuerschaltung für Schaltnetzteil
US20120176818A1 (en) Feedback of output voltage error via current sense winding
US8274268B2 (en) Switching voltage regulator, control circuit and method thereof
US6449175B1 (en) Switched magamp post regulator
EP0498917A1 (de) Taktgesteuerter Umrichter mit Strombegrenzung
US20080067988A1 (en) Switching regulator
DE4021385A1 (de) Schaltungsanordnung zur erzeugung von zwei gleichspannungen
US20150244275A1 (en) Power Conversion with Delay Compensation
EP0327682A1 (de) Schaltverstärker zur digitalen Leistungsverstärkung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition