DE10040413A1

DE10040413A1 - Schaltungsanordnung zur Erzeugung eines Schaltsignals für ein stromgesteuertes Schaltnetzteil

Info

Publication number: DE10040413A1
Application number: DE10040413A
Authority: DE
Inventors: Hartmut Jasberg; Marc Fahlenkamp
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2000-08-18
Filing date: 2000-08-18
Publication date: 2002-03-07
Anticipated expiration: 2020-08-19
Also published as: TW552769B; CN1448005A; WO2002017467A1; US20030156433A1; CN100391092C; DE10040413B4; US6665197B2

Abstract

Es wird eine Schaltungsanordnung zur Erzeugung eines Schaltsignals für ein stromgesteuertes Schaltnetzteil, welches einen Übertrager (Tr) mit zumindest einer Primärwicklung (w¶P¶) sowie mit zumindest einer Sekundärwicklung (w¶S¶) aufweist, vorgestellt, welche einen gesteuerten Leistungsschalter (T¶1¶), der in Serie mit der Primärwicklung (w¶P¶) an einer Eingangsgleichspannung (V¶In¶) liegt, eine Ansteuerschaltung (A) zum getakteten Ein- und Ausschalten des Leistungsschalters (T¶1¶) in einem Takt mit einer Taktfrequenz (f), eine Strommesseinrichtung (M, R¶sense¶) zur Messung der Stromstärke (I¶sense¶) durch den Leistungsschalter (T¶1¶) und zur Erzeugung eines Messsignals (S¶sense¶), welches ein Maß für die gemessene Stromstärke (I¶sense¶) ist, eine Referenzsignalquelle (Q) zur Erzeugung eines Referenzsignals (S¶ref¶), wobei das Referenzsignal (S¶ref¶) ein zeitunabhängiges konstantes Referenzsignal (S¶0¶) ist, eine Vergleicherschaltung (V) zum Vergleichen des Messsignals (S¶sense¶) mit dem Referenzsignal (S¶ref¶) und zur Signalisierung der Ansteuerschaltung (A) zum Abschalten des Leistungsschalters (T¶1¶), wenn das Messsignal (S¶sense¶) größer als das Referenzsignal (S¶ref¶, U¶ref¶) ist, aufweist, wobei der Referenzsignalquelle (Q) eine Kompensationssignalquelle (Q') zur Erzeugung eines zeitlich veränderlichen Kompensationssignals (S¶Komp¶) zugeordnet ist, so dass sich das Referenzsignal (S¶ref¶) aus der Summe des konstanten Referenzsignals (S¶0¶) und dem ...

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Erzeugung eines Schaltsignals für ein stromgesteuertes Schaltnetzteil, welches einen Übertrager mit mindestens einer Primärwicklung sowie mit zumindest einer Sekundärwicklung aufweist gemäß dem Oberbegriff des Anspruchs 1.

Solche bekannten Schaltungsanordnungen, von denen die Erfin dung ausgeht, sind aus dem Stand der Technik mit einer Viel zahl von Abwandlungen bekannt. Man vergleiche hierzu bei spielsweise "U. Tietze und Ch. Schenk, Halbleiterschaltungs technik, 10. Auflage, Springer Verlag, Berlin Heidelberg, New York, 1993, Seiten 456 ff". Sie basieren im Wesentlichen auf einem gesteuerten Leistungsschalter, der in Serie mit der Primärwicklung an einer Eingangsgleichspannung liegt. Die Schaltungsanordnung weist fernerhin eine Ansteuerschaltung zum getakteten Ein- und Ausschalten des Leistungschalters in einem Takt mit einer Taktfrequenz auf, eine Strommesseinrich tung zur Messung des Stroms durch den Leistungsschalter und Erzeugung eines Messsignals, welches ein Maß für den gemesse nen Strom ist, eine Referenzsignalquelle zur Erzeugung eines Referenzsignals, wobei das Referenzsignal ein zeitunabhängi ges konstantes Referenzsignal ist und eine Vergleicherschal tung zum Vergleichen des Messsignals mit dem Referenzsignal, wobei die Vergleicherschaltung dazu dient, der Ansteuerschal tung zu signalisieren, den Leistungschalter abzuschalten, wenn das Messsignal größer als das Referenzsignal ist.

Die Arbeitsweise eines solchen Schaltnetzteils ergibt sich prinzipiell wie folgt:
Die Regelung der Ausgangsspannung des Schaltnetzteiles ba siert auf der Auswertung des durch den Leistungsschalter fließenden Strom: Ein Schaltimpuls der Ansteuerschaltung schaltet zunächst den Leistungsschalter ein. Aufgrund der Induktivität der Primärwicklung des Übertragers, welche in Reihe zu dem gesteuerten Leistungsschalter liegt, steigt die Stromstärke des Stroms, welcher durch den Leistungs schalter fließt, im Wesentlichen linear an. Erreicht die Stromstärke einen bestimmten Wert, so schaltet die Ansteuer schaltung den Leistungsschalter wieder aus.

Wichtig dabei ist, dass die Stromstärke des Stroms durch den Leistungsschalter einen Maximalwert nicht überschreitet. Der zulässige Maximalwert der Stromstärke ist von der jeweiligen Anwendung, d. h. von der anliegenden Eingangsspannung sowie von der sekundärseitig an dem Übertrager anliegenden Last abhängig. Wird der Maximalwert der Stromstärke überschrit ten, so führt dies zu einer hohen unerwünschten Regelabwei chung der Ausgangsspannung. Im ungünstigsten Fall kann die Überschreitung des Maximalwertes der Stromstärke durch den Leistungsschalter denselben thermisch überlasten und zerstö ren. Weiterhin kann die überhöhte Ausgangsspannung auf der Sekundärseite des Übertragers die elektrische Versorgung der Last stören oder gar zu einer Zerstörung derselben führen.

Das Signal für die Ansteuerschaltung zum Abschalten des Lei stungsschalters wird in der Regel dadurch erzeugt, dass mit Hilfe einer Strommesseinrichtung die Stromstärke des Stroms durch den Leistungsschalter gemessen wird. Dabei wird ein Messsignal erzeugt, welches ein Maß für die gemessene Stromstärke des Stroms durch den Leistungsschalter ist. Die ser Momentanwert wird mit einem zeitunabhängigen konstanten Referenzsignal verglichen, welches von der oben angegebenen Referenzsignalquelle bereitgestellt wird. Ist das Messsignal höher als dieses bereitgestellte Referenzsignal, so signali siert diese Vergleicherschaltung der Ansteuerschaltung, dass diese den Leistungsschalter abschalten kann.

Bei solchen stromgesteuerten Schaltnetzteilen ist die An stiegsgeschwindigkeit der Stromstärke des Stromes durch die Primärwicklung des Übertragers und der Leistungsschalter - wie oben bereits angedeutet wurde - abhängig vom jeweili gen Betriebszustand (Betriebsspannung, Last) der Anwendungs schaltung.

Dies bedeutet insbesondere, dass eine höhere Eingangsgleich spannung eine höhere Anstiegsgeschwindigkeit der Stromstärke bewirkt. Des weiteren bedeutet eine größere Last (höhere Aus gangsleistung, geringerer ohmscher Widerstand der Last) eben falls eine höhere Anstiegsgeschwindigkeit der Stromstärke des primärseitigen Stromes durch Primärwicklung und Leistungs schalter.

Sowohl die Vergleicherschaltung als auch die Ansteuerschal tung mit ihren integrierten Schaltungsblöcken arbeiten mit schaltungstechnisch bedingten Laufzeiten. Erreicht das Mess signal, welches ein Maß für die gemessene Stromstärke des ge messenen primärseitigen Stroms den Wert des Referenzsignals der Referenzsignalquelle, so schaltet die Ansteuerschaltung den Leistungsschalter erst nach Ablauf dieser Signal-Lauf zeiten (Gatterlaufzeiten) durch diese Schaltungsblöcke ab. Während dieser Laufzeiten steigt die primärseitige Stromstär ke weiter linear an.

Die Zunahme der Stromstärke während dieser Laufzeiten ist da bei abhängig von der Anstiegsgeschwindigkeit der Stromstärke, d. h. vom jeweiligen Betriebszustand der Anwendungsschaltung, also von Eingangsspannung und Ausgangsleistung. Bei geringer Eingangsspannung und geringer Ausgangsleistung ist die An stiegsgeschwindigkeit der primärseitigen Stromdichte gering und somit auch die Stromstärkenzunahme während dieser Lauf zeiten. Die Regelabweichung bleibt also gering und eine Über schreitung des Maximalwertes, welche zu einer thermischen Über last und einer Zerstörung des Leistungschalters und/oder der Last führen könnte, ist ausgeschlossen. Bei einer schnel len Anstiegsgeschwindigkeit ist die Stromstärkenänderung wäh rend der schaltungstechnisch bedingten Laufzeiten groß. In einem solchen Fall ist somit auch die Regelabweichung groß. In diesem Fall kann die Überschreitung des Maximalwertes der Stromstärke den Leistungsschalter bzw. die Last thermisch sehr leicht überlasten und zerstören.

Gemäß dem Stand der Technik wird die Zerstörung des Schalt teiles und/oder der Last dadurch verhindert, dass die Bauele mente auf die maximal zu erwartende Leistung bei Überlast di mensioniert werden.

Der Erfindung liegt somit die Aufgabe zugrunde, die Schal tungsanordnung zur Erzeugung eines Schaltsignals für ein stromgesteuertes Schaltnetzteil derart weiterzubilden, dass die von der primärseitigen Stromanstiegsgeschwindigkeit ab hängige Regelabweichung minimiert wird.

Diese Aufgabe wird durch eine Schaltungsanordnung zur Erzeu gung eines Schaltsignals für ein stromgesteuertes Schaltnetz teil, welches einen Übertrager mit zumindest einer Primär wicklung sowie mit zumindest einer Sekundärwicklung aufweist, mit den Merkmalen des kennzeichnenden Teil des Anspruchs 1 erfindungsgemäß gelöst.

Vorteilhafte Ausführungen und Weiterbildungen in der Erfin dung sind in den Unteransprüchen angegeben.

Der wesentliche Gedanke der Erfindung besteht darin, die Laufzeiten durch Vergleicherschaltung und Ansteuerschaltung auf geeignete Weise zu kompensieren. Zu diesem Zweck sieht die Erfindung vor, dass der Referenzsignalquelle eine Kompen sationssignalquelle zur Erzeugung eines zeitlich veränderli chen Kompensationssignals zugeordnet ist, in der Weise, dass sich das Referenzsignal aus der Summe des zeitlich konstanten Referenzsignals und dem Kompensationssignal ergibt. Das zeit lich konstante Referenzsignal und das zeitlich veränderliche Kompensationssignal sind dabei so zu wählen, dass das Refe renzsignal nach dem Einschalten des Leistungsschalters bis zur Signalisierung zum Abschalten des Leistungsschalters zu nimmt. Ist die Anstiegsgeschwindigkeit der Stromstärke des primärseitigen Stroms durch Primärwicklung und Leistungs schalter klein, so wird das zugehörige Messsignal erst nach längerer Zeit größer als das Referenzsignal. Das Signal zur Abschaltung des Leistungsschalters wird also erst sehr spät an die Ansteuerschaltung übermittelt. Ist demgegenüber die Anstiegsgeschwindigkeit der primärseitigen Stromstärke sehr groß, so wird das Messsignal, welches ein Maß für die gemes sene primärseitige Stromdichte ist, schon zu einem frühen Zeitpunkt größer sein, als der Wert des Referenzsignals. Die Signalisierung zum Abschalten des Leistungsschalters an die Ansteuerschaltung erfolgt also bereits zu einem sehr frühen Zeitpunkt. Da der während dieser Laufzeiten erfolgende Strom anstieg weiterhin mit großer Geschwindigkeit erfolgt, ist aufgrund der frühzeitigen Signalisierung ein rechtzeitiges Abschalten des Leistungsschalters möglich, ohne dass der zu lässige Maximalwert der Stromstärke in unerwünschter Weise überschritten wird. Bei geeigneter Auslegung des konstanten Referenzsignals und des zeitlich veränderlichen Kompensati onssignals ist eine im Wesentlichen von der Anstiegsgeschwin digkeit der primärseitigen Stromstärke unabhängige Regelab weichung der Ausgangsspannung möglich.

In einer besonders vorteilhaften Ausführungsform der Erfin dung ist vorgesehen, dass der gesteuerte Leistungsschalter ein MOS-Feldeffekttransistor ist. Da das Hauptziel der Ver meidung einer unerwünschte Regelabweichung der Ausgangsspan nung die Reduzierung einer thermischen Überlast darstellt, ist ein spannungsgesteuerter und somit leistungsarm ansteuer barer (Feldeffekt-)Transistor gegenüber einem stromgesteuer ten (Bipolar-)Transistor zu bevorzugen. Ein solcher Feldef fekttransistor hat weiterhin den Vorteil, dass eine Dimensio nierung auf beliebige Leistungen technologisch sehr einfach möglich ist.

In einer weiteren vorteilhaften Ausführungsform der Erfindung ist vorgesehen, dass das Messsignal ein Strommessspannungs signal ist. Ein solches Spannungssignal zur Messung der pri märseitigen Stromstärke lässt sich sehr einfach mit Hilfe ei nes Strommesswiderstandes erzeugen, welcher im Primärkreis bestehend aus Primärwicklung und Leistungsschalter liegt.

Die Vergleicherschaltung ist dann sehr einfach mit Hilfe eines gemäß dem Stand der Technik bekannten herkömmlichen Komparators (current-sense-comparator) realisierbar.

Erfindungsgemäß ist vorgesehen, dass das Referenzsignal nach dem Einschalten des Leistungsschalters den Wert des konstan ten Referenzsignals annimmt und bis zur Signalisierung zum Abschalten des Leistungsschalters zunimmt, bis es spätestens nach dem Abschalten des Leistungsschalters wieder auf den An fangswert des konstanten Referenzsignals absinkt. Das Refe renzsignal stellt somit ein im Wesentlichen periodisches Sig nal dar, welches im Takt des Ein- und Ausschalten des Leis tungsschalters mit dessen Taktfrequenz schwingt. Da zur An steuerung des Leistungsschalters ohnehin ein solches periodi sches Taktsignal vorhanden ist, ist ein solches alternieren des Referenzsignal auf einfache Weise erzeugbar. Das Absinken des Referenzsignals am Ende eines Takts auf den Anfangswert, welcher dem Wert des konstanten Referenzsignals entspricht, stellt sicher, dass definierte Schaltvorgänge stattfinden.

Erfindungsgemäß ist vorgesehen, dass das Kompensationssignal nach dem Einschalten des Leistungsschalters ein exponentiell ansteigendes, ein linear ansteigendes, ein quadratisch an steigendes oder ein nach einer Potenzfunktion ansteigendes Signal ist. Zum einen sind solche Signalverläufe sehr einfach mit Hilfe der herkömmlichen Schaltungstechnik realisierbar, zum anderen ermöglichen sie eine einfache Anpassung an jeden speziellen Anwendungsfall.

Zu diesem Zweck sieht die Erfindung weiterhin vor, dass das konstante Referenzsignal und/oder der Verlauf des Kompensa tionssignals (von außen) einstellbar sind, ohne dass die ge samte Schaltungsanordnung verändert werden muss.

Eine Einstellbarkeit "von außen" bedeutet nicht nur, dass bei einer als integrierter Schaltung realisierten erfindungsgemä ßen Schaltungsanordnung ein Pin zur Verfügung steht, an dem das Referenzsignal einstellbar ist. Einstellbarkeit "von au ßen" bedeutet auch, dass das Referenzsignal bei der sogenann ten Scheibenmessung eingestellt wird, indem interne Wider stände durch sogenannte "Zener-Zap" parallelgeschaltet wer den. Von außen bedeutet also eine "automatische" Einstellung aufgrund der Eingangsspannung und/oder der Last.

Dies ermöglicht eine großtechnische Fertigung, aber dennoch eine individuelle Anpassung an den Anwendungsfall.

Eine besonders vorteilhafte Ausführungsform der Erfindung sieht vor, dass die Kompensationssignalquelle ein Differenz verstärker ist. Der nichtinvertierende Eingang dieses Refe renzverstärkers ist über einen ohmschen Widerstand auf Be zugspotential geführt. Über einen weiteren ohmschen Wider stand wird eine konstante Refenzspannung, welche bereits bei einer Schaltungsanordnung gemäß dem Stand der Technik vorhan den ist, auf den nichtinvertierenden Eingang geführt. Weiter hin wird dem nichtinvertierenden Eingang über einen ohmschen Widerstand eine im Takt mit der Taktfrequenz alternierendes Frequenzsignal zugeführt. Der invertierende Eingang des Dif ferenzverstärkers liegt über einem ohmschen Widerstand auf Bezugspotential. Der Ausgang des Differenzverstärker ist auf den invertierenden Eingang über einen ohmschen Koppelwider stand rückgekoppelt. An den Ausgang des Differenzverstärkers schließt sich ein ohmscher Ausgangswiderstand an, welcher wiederum über einen Ausgangskondensator auf Bezugspotential liegt. Am Knotenpunkt zwischen Ausgangswiderstand und Aus gangskondensator ist die Referenzspannung abgreifbar. Die Re ferenzspannung ist ein sägezahnartiges Signal, welches sich im Takt mit der Taktfrequenz periodisch wiederholt. Als vor teilhaft ist hierbei einerseits anzusehen, dass es auf sehr einfache Weise erzeugt werden kann und zum anderen, wie in dem nachfolgenden Beispiel weiter erläutert wird, auf jeden Anwendungsfall anpassbar ist.

In einer dazu alternativen Ausführungsform ist vorgesehen, dass die Kompensationssignalquelle ein Differenzverstärker ist. Der nichtinvertierende Eingang dieses Differenzverstär kers liegt in einer bevorzugten Ausführungsform über einen ohmschen Widerstand auf Bezugspotential. Weiterhin wird die sem nichtinvertierendem Eingang eine konstante Referenzspan nung über einen ohmschen Widerstand zugeführt. Ferner liegt der nichtinvertierende Eingang über einen ohmschen Wider stand mit Hilfe eines zu dem ohmschen Widerstand in Serie liegenden Bipolartransistors, dessen Basis mit Hilfe eines Taktspannungsignals angesteuert wird im Takt mit der Taktfre quenz des Taktspannungsignals auf Bezugspotential. Der inver tierende Eingang des Differenzverstärkers liegt über einen ohmschen Widerstand auf Bezugspotential. Der Ausgang des Differenzverstärkers ist auf den invertierenden Eingang über einen ohmschen Koppelwiderstand rückgekoppelt. An einem an dem Ausgang anschließenden ohmschen Ausgangswiderstand ist eine Referenzspannung abgreifbar, wobei der Ohmsche Ausgangs widerstand über einen Ausgangskondensator auf Bezugspotential liegt. Diese Ausgestaltung der Erfindung stellt wie die vo rangehende Ausgestaltung der Erfindung eine sehr einfach zu realisierende Schaltungsanordnung dar, welche alle Anforde rungen an das zu erzeugende Referenzspannungssignal erfüllt.

In einer besonders vorteilhaften Ausführungsform der Erfin dung ist vorgesehen, dass die gesamte Schaltungsanordnung in einem Schaltnetzteilcontroller integriert ist. Eine solche Realisierung als integrierter Schaltkreis (integrated circu it) bietet sich insbesondere zur großtechnischen Serienpro duktion an.

Darüber hinaus ist vorgesehen, dass die Strommesseinrichtung und insbesondere der Strommesswiderstand extern angeordnet ist. Die externe Anordnung erlaubt es, den Mess- und Regelbe reich auf den jeweiligen Anwendungsfall abzustimmen. Insbe sondere dann ist die externe Abstimmbarkeit auf die jeweilige Primärstromstärke durch einen einfachen Austausch der Strom messeinrichtung (Strommesswiderstand mit anderem ohmschen Wi derstandswert) von Vorteil, wenn der Schaltnetzteilcontroller bei stark unterschiedlichen Eingangsspannungen und stark un terschiedlichen Ausgangsleistungen eingesetzt wird.

In einer besonders vorteilhaften Ausführungsform der Erfin dung ist vorgesehen, dass die Schaltungsanordnung oder der Schaltnetzteilcontroller zur Erzeugung eines Schaltsignals für einen Flybackconverter herangezogen wird. Es ist sowohl der Einsatz bei einem festfrequenten als auch bei einem qua siresonanten Flybackconverter vorgesehen. Auch der Einsatz zur Schaltsignalerzeugung für einen Forwardconverter und ei nem Boostconverter ist möglich. Alle diese Ausführungsbei spiele der Erfindung zielen auf eine modulare universell ein setzbare Bauweise ab. Es ist vorgesehen, nur diejenigen Bau teile extern anzuordnen, welche zur Einstellung des Referenz signals bzw. zur Wahl des Messbereichs der Strommesseinrich tung zwingend erforderlich sind.

Die Erfindung samt anderen Vorteilen ist im Folgenden anhand beispielhafter Ausführungsformen näher erläutert, die in der Zeichnung veranschaulicht sind. Es zeigen:

Fig. 1 eine Schaltungsanordnung eines erfindungsgemäßen Schaltnetzteilcontrollers mit Leistungsschalter
- Ansteuerung eines Eintakt-Sperrwandlers -,

Fig. 2 eine Schaltungsanordnung eines Schaltnetzteilcont rollers mit Leistungsschalter und internem Oszilla tor
- Ansteuerung eines Schaltnetzteils nach dem Prin zip eines festfrequenten Flybackcontrollers im Current-Mode-Betrieb -,

Fig. 3 eine Schaltungsanordnung eines Schaltnetzteilcont rollers mit Leistungsschalter
- Ansteuerung eines Schaltnetzteils nach dem Prin zip eines freischwingenden Flybackcontrollers im Current-Mode-Betrieb -,

Fig. 4 eine Schaltungsanordnung eines Schaltnetzteilcont rollers mit Leistungsschalter und internem Oszilla tor
- Ansteuerung eines Schaltnetzteils nach dem Prin zip eines Forward-Controllers im Current-Mode- Betrieb -,

Fig. 5 eine Schaltungsanordnung eines Schaltnetzcontrol lers mit Leistungsschalter
- Stand der Technik -,

Fig. 6 Abschaltung des Leistungsschalters gemäß dem Stand der Technik
a) bei langsamem Stromanstieg im Leistungsschalter,
b) bei schnellem Stromanstieg im Leistungsschalter,

Fig. 7 eine Schaltungsanordnung eines Schaltnetzteilcont rollers mit Leistungsschalter
- erfindungsgemäß -,

Fig. 8 Leistungsschalterabschaltung gemäß der Erfindung:
a) bei langsamem Stromanstieg im Leistungsschalter,
b) bei schnellem Stromanstieg im Leistungsschalter,

Fig. 9 eine Referenzsignalquelle gemäß der Erfindung,

Fig. 10 erfindungsgemäßer Schaltnetzteilcontroller
a) Blockschaltbild,
b) zeitliche Zuordnung der internen Steuersignale,

Fig. 11 maximale Stromstärke durch den Leistungstransistor bei unterschiedlicher Last in einem erfindungsgemä ßen Schaltnetzteilcontroller nach Fig. 10 (Messparameter: R_sense = 2.04 Ω , f = 91.4 kHz).

Die Fig. 1 zeigt eine erfindungsgemäße Schaltungsanordnung zur Ansteuerung eines Schaltnetzteils. Im Beispiel ist das Schaltnetzteil ein einfacher Eintakt-Sperrwandler.

Dieser einfache Sperrwandler besteht aus einem Übertrager Tr mit Primärwicklung w_P und Sekundärwicklung w_S. In Reihe zu der Primärwicklung w_P liegt ein getakteter Leistungsschalter T₁. An den beiden Klemmen "+" und "-" dieses Primärkreises liegt eine Eingangsgleichspannung V_In an. Üblicherweise liegt der Wert dieser Eingangsgleichspannung V_In im Bereich zwi schen wenigen Volt bis 400 Volt.

Der Sekundärwicklung w_S sind eine (Gleichrichter-)Diode D_s1 und ein Lade- bzw. Glättungskondensator C_s1 nachgeschaltet. An den entsprechenden Klemmen ist die Ausgleichspannung V_out abgreifbar.

Die Erzeugung des Schaltsignals erfolgt in der Regel mit Hil fe zweier Module: einem Pulsweitenmodulator und einem Regler mit Spannungsreferenz. Die Funktionsweise und Beschaltung ist beispielsweise in dem Buch "Halbleiterschaltungstechnik von U. Tietze und Ch. Schenk, 10. Auflage, Springer-Verlag, Ber lin, Heidelberg, New York, 1993, Seite 566 ff", beschrieben.

In dem vorliegenden Beispiel gemäß Fig. 1 ist das Modul zum getakteten Ein- und Ausschalten des Leistungsschalter T₁ als Ansteuerschaltung A bezeichnet. Der Signalgeber, welcher der Ansteuerschaltung A das Signal zum Abschalten des Leistungs schalters T₁ gibt ist als Vergleicherschaltung V bezeichnet. Im Primärkreis, bestehend aus Primärwicklung w_P und Leis tungsschalter T₁, ist weiterhin eine Strommesseinrichtung M, vorgesehen zur Messung der Stromstärke I_sense durch den Leis tungsschalter T₁ und zur Erzeugung eines Messsignals S_sense welches ein Maß für die gemessenen Stromstärke I_sense ist.

Dieses Messsignal S_sense, welches im Beispiel direkt proporti onal zur Stromstärke I_sense durch den Leistungsschalter T₁ ist, wird der Vergleicherschaltung V zugeführt. In der Vergleich erschaltung V wird das Messsignal S_sense mit einem Referenz signal S_ref verglichen, welches von einer Referenzsignalquelle Q bereitgestellt wird.

Gemäß dem Stand der Technik ist das Referenzsignal S_ref ein konstantes, zeitunabhängiges Signal. Im Beispiel wird dieses konstante (zeitunabhängige) Referenzspannungssignal mit dem Bezugszeichen S₀ gekennzeichnet.

Solange das Messsignal S_sense kleiner ist als das Referenzsig nal S_ref bleibt der Leistungsschalter T₁ geschlossen. Über steigt das Messsignal S_sense den Wert des Referenzsignals S_ref, signalisiert die Vergleicherschaltung V der Ansteuerschaltung A den Leistungsschalter T₁ zu öffnen. Dieser Vorgang wieder holt sich im Takt einer in der Regel von der Ansteuerschal tung A vorgegebenen Taktfrequenz f.

Aufgrund der Serienschaltung der durch die Primärwicklung w_P des Übertragers Tr gebildeten Induktivität und dem Leistungs schalter T₁ steigt die Stromstärke I_sense im Primärkreis line ar an. Das Messsignal S_sense steigt ebenso an bis es den Wert des Referenzsignals S_ref überschreitet und die Vergleicher schaltung V der Ansteuerschaltung A das Abschalten des Leis tungsschalters T₁ signalisiert.

Erfindungsgemäß ist der Referenzsignalquelle Q eine Kompensa tionssignalquelle Q' zur Erzeugung eines zeitlich veränderli chen Kompensationssignals S_Komp zugeordnet. Das Referenzsignal S_ref ergibt sich, wie in der Zeichnung dargestellt ist, aus der Summe des konstanten Referenzsignals S₀ und dem Kompensa tionssignal S_Komp. Das Kompensationssignal S_Komp steigt erfin dungsgemäß während eines Taktzyklus' nach Einschalten des Leistungsschalters T₁ bis zur Signalisierung zum Abschalten des Leistungsschalters T₁ an.

In den vorliegenden Beispielen gemäß den Fig. 1, 2, 3 und 4 wird die Kombination aus Ansteuerschaltung A, Vergleicher schaltung V, Referenzsignalquelle Q und Kompensationssignal quelle Q' als Pulsweitenmodulationscontroller A' bezeichnet. Es ist beispielhaft vorgesehen, dass dieser Pulsweitenmodu lationscontroller A' zusammen mit dem Leistungsschalter T₁ als Schaltnetzteilcontroller IC realisiert ist.

In den Fig. 2, 3 und 4 sind solche Schaltnetzteilcontrol ler IC mit Leistungsschalter T₁ in eine Reihe von Schaltungs anordnungen zur Ansteuerung unterschiedlicher Schaltnetzteile integriert. Die Schaltnetzteilcontroller IC bzw. die Pulswei tenmodulationscontroller A' sind durch entsprechende Schal tungsanordnungen gemäß dem Stand der Technik bzw. gemäß der Erfindung beliebig austauschbar.

Die Fig. 2 zeigt eine Schaltungsanordnung eines Schaltnetz teilcontrollers IC mit Leistungsschalter und internem Oszil lator zur Ansteuerung eines Schaltnetzteiles nach dem Prinzip eines festfrequenten Flybackcontrollers im Current-Mode- Betrieb. Ein solcher festfrequenter Flybackcontroller basiert auf einem Übertrager Tr mit einer Primärwicklung w_P und zwei Sekundärwicklungen w_S und w_S''. Die Primärwicklung w_p ist wie in dem vorangegangenen Beispiel nach Fig. 1 in Serie mit einem gesteuerten Schalter, welcher im Beispiel als MOSFET-Leistungstransistor T₁ ausgebildet ist, und einer Strommess einrichtung, welche im Beispiel als Messwiderstand R_sense aus gebildet ist, angeordnet. Der Messwiderstand R_sense, über dem die zur Stromstärke I_sense proportionale Strommessspannung U_sense abfällt, ist im Beispiel extern angeordnet. An den Klemmen "+" und "-" dieser Serienschaltung liegt die Eingangsgleich spannung V_In. Die negative Klemme "-" bildet zugleich das Be zugspotential GND.

Die Eingangsgleichspannung V_In wird aus einer mit Hilfe eines (Brücken-)Gleichrichters D_N gleichgerichteten Eingangswech selspannungssignal V_N gebildet, welche mit Hilfe eines Glät tungskondensators C_P geglättet wird.

Der Sekundärwicklung w_S ist wie im vorangegangenen Beispiel ein Gleichrichter D_s1 und ein Lade- oder Glättungskondensator C_s2 nachgeschaltet. An einer Klemme des Glättungskondensators C_s2 schließt sich eine Speicherdrossel L_S an, welcher ein wei terer Glättungskondensator C_s1 nachgeschaltet ist. An den Klemmen des weiteren Glättungskondensators C_s1 ist die Aus gangsgleichspannung V_out abgreifbar.

Die Ausgangsgleichspannung V_out wird einem Sekundärregelkreis SR zugeführt, wobei eine Klemme über den Koppelkondensator C_K auf Bezugspotential GND liegt. Der Ausgang des Sekundärregel kreises SR wird auf den Feedback-Eingang FB des Schaltnetz controllers IC geführt, wobei der Feedback-Eingang FB über den Glättungskondensator C_S' auf Bezugspotential liegt. Das Signal an Feedback-Eingang FB beinhaltet die Regelinformation über den Zustand der Ausgangsspannung V_out.

Die Sekundärwicklung w_S'', welche in der Regel als Auxiliar wicklung w_S bezeichnet wird, liegt einerseits auf Bezugspo tential GND, und andererseits über die Diode D_S' auf dem ei nen Eingang des Schaltnetzcontrollers IC und dient dabei zum Anlegen der Versorgungsspannung V_S. Zur Glättung dieser Ver sorgungsspannung V_S' sind zwei weitere Glättungskondensatoren C_S1' und C_S2' vorgesehen.

Die Fig. 3 zeigt eine Schaltungsanordnung eines Schaltnetz teilcontrollers IC mit Leistungsschalter zur Ansteuerung eines Schaltnetzteils nach dem Prinzip eines freischwingenden Flybackcontrollers im Current-Mode-Betrieb. Die Schaltungsan ordnung des festfrequenten Flybackcontrollers gemäß Fig. 2 und die des freischwingenden Flybackcontrollers gemäß Fig. 3 sind nahezu identisch. Während beim festfrequenten Flyback controller der Takt für das Ein- und Ausschalten des Leistungsschalters mit Hilfe eines in den Schaltnetzteilcontrol ler IC integrierten Oszillators erzeugt wird, wird beim frei schwingenden Flybackcontroller der Taktimpuls mittels der Au xiliarwandlung w_S'' des Übertragers Tr generiert, welche über den Widerstand R_S mit dem Drain-Anschluss des MOSFET-Leistungstransistors T₁' gekoppelt ist.

Fig. 4 zeigt eine Schaltungsanordnung eines Schaltnetzteil controllers IC mit Leistungsschalter und internem Oszillator zur Ansteuerung eines Schaltnetzteils nach dem Prinzip eines Forward-Controllers im Current-Mode-Betrieb. Diese Schal tungsanordnung eines an sich bekannten Forward-Controllers unterscheidet sich von einem festfrequenten Flybackcontroller dadurch, dass sekundärseitig die Kapazität C_S2 durch eine Di ode D_S2 ersetzt ist. Zur Spannungsbegrenzung im Übertrager Tr weist dieser eine weitere Primärwicklung w_P' auf, welche über die Diode D_P' mit der Primärwicklung w_P verbunden ist und an dersseitig auf Bezugspotential GND liegt. Der prinzipielle Aufbau und die Funktionsweise derartiger Schaltungsanordnun gen gemäß Fig. 2 bis 4 kann beispielsweise der bereits zi tierten Literaturstelle "U. Tietze und Ch. Schenk a. a. O." entnommen werden. Das unterschiedliche Regelverhalten der Schaltungsanordnungen mit einem Schaltnetzteilcontroller ge mäß dem Stand der Technik und einem solchen gemäß der Erfin dung wird im Folgenden detailliert beschrieben.

Die Fig. 5 zeigt eine Schaltungsanordnung eines Schaltnetz teilcontrollers mit Leistungsschalter und internem Oszillator gemäß dem Stand der Technik, Fig. 7 zeigt eine Schaltungsan ordnung eines Schaltnetzteilcontrollers mit Leistungsschalter und internem Oszillator gemäß der Erfindung. Beide Schal tungsanordnungen eines Schaltnetzteilcontrollers können in den Fig. 2 bis 4 anstelle des mit dem Bezugszeichen IC ge kennzeichneten Schaltungsblocks eingesetzt werden.

Die Funktionsweise einer solchen erfindungsgemäßen Schal tungsanordnung gemäß Fig. 7 wird im Folgenden am Beispiel des festfrequenten Flybackcontrollers gemäß Fig. 2 erklärt. Im Vergleich dazu wird im Folgenden auch das Regelverhalten einer Schaltungsanordnung eines Schaltnetzteilcontrollers ge mäß dem Stand der Technik nach Fig. 5 beschrieben.

Der in Fig. 5 dargestellte Schaltnetzteilcontroller IC gemäß dem Stand der Technik weist folgende durch Bezugszeichen ge kennzeichnete Anschlüsse und Schaltungseinheiten auf.

Er weist einen Anschluss für die Versorgungsspannung V_S'' auf, einen Feedback-Eingang FB, einen Drain- und einen Sour ce-Anschluss des Leistungs-MOS-FETs und einen Bezugspotenti alanschluss GND.

Der Feedback-Eingang FB ist über einen Widerstand R_FB mit einer Schaltung, mit der eine hochgenaue Spannungsreferenz erzeugt wird, mit dem sogenannten Band Gap BG verbunden. Wei terhin ist der Feedback-Eingang mit einem ersten Eingang des Pulsweitenmodulationskomparators PC verbunden. Der Source- Anschluss (Source) des MOS-FETs T₁' ist mit dem Eingang einer Operationsverstärkerschaltung OP verbunden. Der Ausgang der Operationsverstärkerschaltung OP ist mit einem zweiten Ein gang des Pulsweitenmodulationskomparators PC verbunden. Der Ausgang des Pulsweitenmodulationskomparators PC ist auf einen Eingang des Logikblocks LB geführt. Weiterhin ist der inver tierende Eingang des Current-Sense-Comparators CSC mit dem Source-Anschluss (Source) des MOS-FETs T₁' verbunden. Der nichtinvertierende Eingang des Current-Sense-Comparators CSC ist mit einer Referenzspannungsquelle verbunden, welche eine interne Referenzspannung U_ref liefert. Der Ausgang des Cur rent-Sense-Comparators CSC ist mit dem Eingang des Logik blocks LB bzw. dem Ausgang des Pulsweitenmodulationskompara tors PC verbunden. Der Oszillator OSC ist mit einem weiteren Eingang des Logikblocks LB verbunden. Ein weiterer Eingang des Logikblocks LB ist mit einer Übertemperaturabschaltungs einrichtung TSD verbunden, welche beim Überschreiten einer intern vorgegebenen maximalen Chiptemperatur ein Signal zum Abschalten (temp shut down) des Leistungs-MOS-FETs T₁' gibt. Der Ausgang des Logikblocks LB ist auf den Treiber T geführt. Der Ausgang des Treibers T wiederum ist auf den Gate-An schluss (Gate) des MOS-FETs T₁' geführt.

Die Funktionsweise eines Schaltnetzteilcontrollers IC gemäß dem Stand der Technik ergibt sich wie folgt:
Der (Source-)Strom mit der Stromstärke I_sense fließt über den Strommesswiderstand R_sense und erzeugt dort einen Spannungsab fall U_sense. Der Strommesswiderstand R_sense ist im Beispiel als externer Widerstand ausgeführt. Er kann aber auch im Schalt netzteilcontroller IC integriert sein. Die Spannung U_sense liegt am invertierenden Eingang des integrierten Current- Sense-Comparators CSC an und wird mit einer intern erzeugten zeitlich konstanten Referenzspannung U_ref verglichen, die am nicht invertierenden Eingang des Current-Sense-Comparators CSC anliegt, welcher beispielsweise als Operationsverstärker ausgeführt ist. Überschreitet U_sense den Wert von U_ref, so schaltet der Current-Sense-Comparator CSC den Leistungstran sistor T₁' aus. Mit dem nachfolgenden Taktimpuls wird der Leistungstransistor T₁' wieder eingeschaltet. Bei dem fest frequenten Flybackcontroller wird der Taktimpuls mit dem intern angeordneten Oszillator OSC generiert.

Es sei angemerkt, dass der Taktimpuls auch mittels einer Au xiliarwindung w_S', die mit dem Drain-Anschluss des MOSFET-Leistungstransistors T₁' gekoppelt ist, generiert werden kann. In diesem Fall handelt es sich um einen freischwingen den Flybackcontroller, wie er beispielsweise in der Fig. 3 dargestellt ist.

Sowohl beim festfrequenten Flybackcontroller als auch beim freischwingenden Flybackcontroller ist die Anstiegsgeschwin digkeit dI/dt der (Source-)Stromstärke I_sense abhängig vom je weiligen Betriebszustand der Anwendungsschaltung. Der Cur rent-Sense-Comparator CSC und die nachfolgenden Schaltungs blöcke arbeiten mit schaltungstechnisch bedingten Laufzeiten. Erreicht das Strommessspannungssignal U_sense den Wert der (zeitlich konstanten) Referensspannung U_ref, so schaltet der Flybackcontroller den MOS-FET-Leistungstransistor T₁' erst nach Ablauf dieser Laufzeiten ab. Während dieser Laufzeiten des Signals durch die nachfolgenden Schaltungsblöcke zur Sig nalisierung zum Ausschalten des MOS-FET-Leistungstransistors T₁', deren Summe durch das Bezugszeichen t_delay gekennzeichnet ist, steigt die (Source-)Stromstärke I_sense, wie den Fig. 6 a) und b) zu entnehmen ist, weiter linear an. Der MOS-FET- Leistungstransistor T₁' schaltet erst bei einer momentanen (Source-)Stromstärke I_senseist ab, welche sich aus der Summe der Sollstromstärke I_sensesoll zum Zeitpunkt der Signalisierung zum Abschalten des Leistungstransistors und der Zunahme I_delay der Stromstärke während der Gesamtlaufzeit t_delay des Signals zusammensetzt:

I_senseist = I_sensesoll + I_delay (1)

Die Sollstromstärke I_sensesoll ist als konstant anzunehmen, wäh rend I_delay abhängig von der Anstiegsgeschwindigkeit dI_sense/dt der (Source-)Stromstärke I_sense ist. Die Gesamtlaufzeit t_delay ist in der Regel nahezu unabhängig von der Anstiegsgeschwin digkeit dI_sense/dt der (Source-)Stromstärke I_sense.

Bei einer kleinen Anstiegsgeschwindigkeit dI_sense/dt ist I_delay und damit die Regelabweichung klein (vgl. Fig. 6a)) bei ei ner großen Anstiegsgeschwindigkeit dI_sense/dt ist I_delay groß, und damit ist auch die Regelabweichung groß (vgl. Fig. 6b)).

Im Gegensatz dazu ergibt sich die Funktionsweise eines Schaltnetzteilcontrollers IC gemäß der Erfindung wie folgt:
Die Gesamtlaufzeit t_delay wird schaltungstechnisch so kompen siert, dass der Einfluss der Anstiegsgeschwindigkeit dI_sense/dt auf den Maximalwert der (Source-)Stromstärke I_sense mini miert wird und dieser dadurch weitgehend unabhängig von den Betriebsparametern ist.

Zu diesem Zweck wird die interne Referenzspannung U_ref nicht wie im vorigen Beispiel (gemäß dem Stand der Technik) kon stant gehalten, sondern moduliert. Beim Einschalten des MOSFET-Leistungstransistors T₁' wird zu einer konstanten Refe renzspannung U₀ eine Kompensationsspannung U_Komp aufaddiert:

U_ref = U₀ + U_Komp (2)

Zur Erzeugung einer solchen zeitlich veränderlichen Referenz spannung U_ref ist die Schaltungsanordnung gemäß dem Stand der Technik wie sie in Fig. 5 dargestellt ist, um eine weitere Komponente erweitert (Fig. 7). Diese weitere Komponente be steht in einer Kompensationsspannungsquelle Q'. In dieser Kompensationsspannungsquelle Q' wird die Kompensationsspan nung U_Komp erzeugt. Eingangsseitig wird dieser Kompensations spannungsquelle Q' die zeitlich konstante Referenzspannung U₀ zugeführt. An deren Ausgang ist die zeitlich veränderliche Referenzspannung U_ref abgreifbar. Die zeitlich konstante Refe renzspannung U₀ wird von einer Schaltung, mit der eine hoch genaue Spannungsreferenz erzeugt wird, dem Band Gap BG, be reitgestellt.

Die am Ausgang anliegende zeitlich veränderliche Referenz spannung U_ref wird wie im vorangegangenen Beispiel gemäß dem Stand der Technik dem nichtinvertierenden Eingang des Cur rent-Sense-Comparators CSC zugeführt. Im Beispiel basiert die Kompensationsspannungsquelle Q' auf einem Differenzverstärker mit invertierendem und nichtinvertierendem Eingang und einem Ausgang. Der invertierende Eingang liegt über einem ohmschen Widerstand R₄ auf Bezugspotential GND. Der nichtinvertieren de Eingang liegt über einem ohmschen Widerstand R₃' ebenfalls auf Bezugspotential. Der nichtinvertierende Eingang bildet über einen ohmschen Widerstand R₁' den Eingang der Kompensa tionsspannungsquelle Q', welcher mit dem Ausgang des Band Gaps BG verbunden ist und an welchem die konstante Referenz spannung U₀ anliegt. Weiterhin ist der nichtinvertierende Eingang über den ohmschen Widerstand R₂' mit dem Ausgang der Operationsverstärkerschaltung OP verbunden. Der Ausgang des Differenzverstärkers DV ist über den Koppelwiderstand R_K auf den invertierenden Eingang rückgekoppelt. Eine am Ausgang des Differenzverstärkers anschließender Ausgangswiderstand R_A, welcher über den Ausgangskondensator C_A mit Bezugspotential verbunden ist, bildet den Ausgang der Kompensationsspannungs quelle Q'.

Da der Ausgangskondensator C_A zusammen mit dem Ausgangswi derstand R_A einen Tiefpass bildet, erzeugt diese erfindungs gemäße Kompensationsspannungsquelle Q' eine Kompensations spannung U_Komp mit exponentiellem Zeitverlauf. Je nach Anwen dungsfall kann aber auch eine Schaltungsanordnung gewählt werden, an deren Ausgang beispielsweise eine lineare oder ei ne nach einer Potenzfunktion etc. ansteigende Referenzspan nung U_ref anliegt.

Die Fig. 8 zeigt beispielhaft den Spannungsverlauf der Refe renzspannung U_ref, welcher sich mit der in Fig. 7 dargestell ten Schaltungsanordnung ergibt. Weiterhin ist der Fig. 8a) der zeitliche Verlauf der Strommessspannung U_sense bei gerin ger Anstiegsgeschwindigkeit dI_sense/dt der (Source-)Stromstärke I_sense und in Fig. 8b) der entsprechende Verlauf der Strommessspannung U_sense bei großer Anstiegsgeschwindig keit dI_sense/dt der (Source-)Stromstärke I_sense eingetragen. Die Schnittpunkte der beiden Spannungsverläufe U_ref und U_sense ge ben den Zeitpunkt an, an dem eine Signalisierung zum Abschal ten des Leistungstransistors T₁' erfolgt. Die jeweiligen Schnittpunkte sind mit dem Bezugszeichen U_refth gekennzeich net. Während der Gesamtlaufzeit t_delay des Signals zur Ab schaltung durch die nachgeordneten Schaltungsbestandteile, welche unabhängig von den Anstiegsgeschwindigkeit dI_sense/dt der (Source-)Stromstärke I_sense ist, steigt die (Source-)Stromstärke I_sense und damit die momentane Strommessspannung U_senseist weiterhin an.

Bei langsamen Anstiegsgeschwindigkeiten dI_sense/dt des Sour cestromes I_sense ist die Zunahme des Sourcestromes I_delay und damit die Zunahme U_delay der Strommessspannung während der Ge samtlaufzeit T_delay klein, während umgekehrt bei großen Anstiegsgeschwindigkeiten dI_sense/dt die (Source-)Stromstärke I_sense groß ist.

Um einen maximal zulässigen Soll-Stromstärkewert I_sensesoll und damit einen maximal zulässigen Soll-Strommessspannungswert U_sensesoll nicht zu überschreiten, ist der Referenzspannungswert U_refth, bei dem das Signal zur Abschaltung des Leistungstran sistors T₁' ausgelöst wird im zweiten Fall nach Fig. 8b) kleiner zu wählen als im ersten Fall nach Fig. 8a).

Mit dem in der Fig. 8 dargestellten Referenzspannungsverlauf U_ref ist dieser Forderung Rechnung getragen. Im Idealfall wird

U_senseist = U₀ + U_Komp + U_delay = Konstant (3)

Für diesen Fall lassen sich die Zeitkonstanten der Schaltung, i. e. die Verzögerungszeit (Ramp-up-Zeit) τ_PLS des Operations verstärkers OP nach dem Einschalten und die Zeitkonstante τ des Ausgangs-R_AC_A-Glieds in der Kompensationsspannungsquelle Q' aus folgenden Gleichungen berechnen:

U₀+ U_d.(1 - exp(-(t + τ_PLS)/t) = R_sense.dI_sense/dt. (4)

I_senseist = dI_sense/dt.(t + t_delay) (5)

Der Vollständigkeit halber sei erwähnt, dass nach Erreichen der Soll-Strommessspannung U_sensesoll der MOSFET-Leistungstran sistor T₁' abschaltet. Die Referenzspannung U_ref fällt wieder auf den Anfangswert U₀ ab. Erst bei dem darauf folgenden Taktzyklus nimmt die Kompensationsspannung U_Komp wieder zu.

Für eine hohe Genauigkeit der Kompensation kann die Kompensa tionsspannung U₀ direkt auf dem Controller IC abgeglichen werden.

Eine weitere Schaltungsanordnung einer erfindungsgemäßen Kom pensationssignalquelle Q' ist in Fig. 9 dargestellt. Die Schaltungsanordnung basiert wiederum auf einem Differenzver stärker DV und entsprechender Beschaltung. Der nichtinvertie rende Eingang dieses Differenzverstärkers DV liegt über einen ohmschen Widerstand R₃ auf Bezugspotential. Weiterhin wird diesem nichtinvertierenden Eingang eine konstante Eingangs spannung U_E über einen ohmschen Widerstand R₁ zugeführt. Fer ner liegt der nichtinvertierende Eingang über einen weiteren ohmschen Widerstand R₂ mit Hilfe eines zu dem ohmschen Wider stand R₂ in Serie liegenden Bipolartransistors T₂, dessen Ba sis mit Hilfe eines Taktspannungssignals U_osc angesteuert wird im Takt mit der Taktfrequenz f des Taktspannungssignals auf Bezugspotential GND. Der invertierende Eingang des Differenz verstärkers liegt über einen ohmschen Widerstand R₄ auf Be zugspotential GND. Der Ausgang des Differenzverstärkers DV ist auf dem invertierenden Eingang über einen ohmschen Kop pelwiderstand R_K rückgekoppelt. An einem an dem Ausgang an schließenden ohmschen Ausgangswiderstand R_A ist eine Refe renzspannung U_ref abgreifbar, wobei der ohmsche Ausgangswider stand R_A über einen Ausgangskondensator C_A auf Bezugspoten tial GND liegt.

Die Kompensationsspannungsquelle Q arbeitet mit zwei Ein gangspannungen U_E'. Die erste Eingangsspannung U_E' ist die 1 konstante Referenzspannung U₀, die zweite ist der Endwert U₁ (siehe Fig. 8). U₁ wird mit Hilfe des Spannungsteilers R₁, R₃ (siehe Fig. 9) erzeugt. U₀ wird dadurch erzeugt, dass der Widerstand R₂ mit Hilfe des durchgeschalteten Transistors T₂ zum Widerstand R₃ parallel geschaltet wird.

Die Dimensionierung der Schaltung, insbesondere deren Zeit verhalten, erfolgt analog zum vorangegangenen Beispiel (Schaltungsanordnung gemäß Fig. 7).

Fig. 10 zeigt ein Blockschaltbild einer weiteren Ausfüh rungsvariante eines erfindungsgemäßen Schaltnetzteilcontrol lers sowie die zeitliche Zuordnung der internen Steuersignale in diesem Schaltnetzteilcontroller.

Der in Fig. 10a) dargestellte Schaltnetzteilcontroller IC weist die wesentlichen Schaltungsbestandteile der in den Fig. 5 und 7 dargestellten Schaltnetzteilcontroller IC auf. Die in identischer Weise vorliegenden Schaltungskomponenten sind: Der Band Gap BG, die Operationsverstärkerschaltung OP, der Pulsweitenmodulationskomparator PC, der Oszillator OSC, der Current Sense Comparator CSC, der Logik Block LB, der Treiber T und der MOS-Feldeffektleistungstransistor T₁' sowie die Unterspannungsfreischaltung UVL und die Übertemperatur- Abschaltungseinrichtung TSD. Diese Schaltungskomponenten sind, wie in der Figurenbeschreibung zu den Fig. 5 und 7 ausführlich offenbart wurde, miteinander verbunden.

Zusätzlich sind folgende Schaltungskomponente mit eingezeich net: Eine Schaltungseinheit zur Stabilisierung der konstanten Referenzspannung U₀ (bias), eine Schaltungsanordnung zur Ein stellung des Arbeitspunkts des Pulsweitenmodulationskompara tor PC und der Operationsverstärkerschaltung OP (biaspwm) und ein dem Oszillator OSC nachgeschalteter Impulsformer-Flip- Flop (tff) basierend auf einem JK-Flip-Flop.

Die Ausgangssignale der Kompensationssignalquelle Q sowie der Referenzsignalquelle Q' sind in der Fig. 10a) nicht darge stellt. Die Fig. 10 weist an deren statt Symbole für Span nungsquellen auf, welchen die Bezugszeichen der konstanten Referenzspannung U₀ sowie der Referenzspannung U_ref zugeordnet sind. Fernerhin ist die Funktionsweise der einzelnen Schal tungselemente (UVL, BG, bias, TSD, biaspwm, OP, PC, LB, T, OSC, tff, CSC) durch Symbole elektronischer Bauelemente in entsprechender Verschaltung skizziert. Auf eine detaillierte re Beschreibung der Funktionsweise der einzelnen Bauelemente sowie deren Verschaltung wird im Folgenden verzichtet, da sie sich für den Fachmann in naheliegender Weise erschließt.

Ferner ist zu beachten, dass der Strommesswiderstand R_sense im vorliegenden Fall in dem erfindungsgemäßen Schaltnetzteil controller IC integriert und nicht extern angeordnet ist. Im Beispiel ist diesem Strommesswiderstand R_sense ein RC-Glied als Tiefpassfilter nachgeschaltet.

Zur Demonstration der Funktionsweise des Schaltnetzteilcont rollers IC werden im Folgenden funktional ausgezeichnete Signalverläufe und deren zeitliche Zuordnung vorgestellt. An welchen Schaltungspunkten diese Signale abgreifbar sind, zeigt die Fig. 10a) durch eine Kennzeichnung mit entspre chenden Bezugszeichen.

Es sind folgende Signalverläufe dargestellt:
pwmpls: Signal am ℩-Ausgang des Impulsformer-Flip-Flops tff
slogpwm: Signal am Q-Ausgang des Impulsformer-Flip-Flops tff
pwmrmp: Rampenspannung am Ausgang der Operationsverstär kerschaltung OP
alogpwm: erstes Ausgangssignal des Pulsweitenmodulations komparators
rlogpwm: zweites Ausgangssignal des Pulsweitenmodulations komparators
U_T: Ausgangssignal der Treiber T
I_sense: Stromstärke des Primärstroms
U_sense,leb: Strommessspannung mit "leading edge blanking" (leb)
logpwm: Ausgangssignal des RS-Flip-Flops im Logikblock LB.

Die Funktionsweise der Schaltungsanordnung ergibt sich wie folgt:
pwmpls: Das Ausgangssignal pwmpls dient allgemein zur Opti mierung der Pulsweitenmodulation PWM. Die Flankensteilheit des Ausgangssignals pwmpls bestimmt die minimal erreichbaren duty cycles. Im Idealfall können duty cycles bis zu 0% er reicht werden. Mit fallender Flanke des Ausgangssignals pwmpls wird eine interne Rampenspannung gestartet, die einen Endwert OP-Offset von 0,85 V anstrebt.
alogpwm: Die steigende Flanke des Ausgangssignals alogpwm schaltet den MOSFET-Leistungstransistor T₁' ein.
slogpwm: Mit fallender Flanke von slogpwm wird der MOSFET- Leistungstransistor T₁' zwingend ausgeschaltet. Mit einem Im puls des Ausgangssignals slogpwm wird somit die Dauer der duty cycles definiert.
pwmrmp: Die Rampenspannung pwmrmp ist die Summe aus der in ternen Rampenspannung und dem verstärkten Stromspannungssig nal U_sense. Erreicht die Rampenspannung pwmrmp nach der Verzögerungszeit τ_PLS einen Spannungswert von 0,3 V (gate Start) wird der MOSFET-Leistungstransistor T₁' eingeschaltet. Er reicht die Rampenspannung pwmrmp den Wert der Feedbackspan nung U_FB, welcher im Beispiel 2,0 V beträgt, so wird der MOSFET-Leistungstransistor T₁' ausgeschaltet. Solange die Ram penspannung pwmrmp im Spannungsbereich zwischen 0,3 und 0,7 V ist, ist der Current Sense Comparator CSC gesperrt. Man spricht in diesem Fall von leading edge blanking (leb). Die Zeitdauer τ* des leading edge blanking beträgt im Beispiel 200 ms. Während des gesperrten Zustandes kann der MOSFET- Leistungstransistor T₁' nicht ausgeschaltet werden. Dadurch werden Störimpulse der Stromstärke I_sense (vergleiche Fig. 10b)) unterdrückt, die beim Einschalten des MOSFET-Leistungs transistors T₁' entstehen.
rlogpwm: Mit fallender Flanke des Ausgangssignals rlogpwm wird das RS-Flip-Flop im Logikblock LB zurückgesetzt und der MOSFET-Leistungstransistor T₁' ausgeschaltet,
U_T: Aus den Eingangssignale des Logikblocks LB, den Signalen rlogpwm, slogpwm und alogpwm, wird ein Ausgangssignal er zeugt, welches die Treiberstufe T ansteuert. Das Ausgangssig nal der Treiberstufe T stellt ein rechteckförmiges Signal dar, dessen Signaldauer im Wesentlichen durch die Verzöge rungszeit τ_PLS und dem Zeitpunkt des Erreichens der Feedback- Nachspannung U_FB durch die Rampenspannung pwmrmp gegeben ist.

Bezugszeichenliste

A Ansteuerschaltung
A' Pulsweitenmodulationscontroller
alogpwm erstes Ausgangssignal des Pulsweitenmodulationskomperators
BG Band Gap
C_A

Ausgangskondensator
C_K

Koppelkondensator
C_P

Glättungskondensator
C_S

' Glättungskondensator
C_S

'' Glättungskondensator
C_S1

Glättungskondensator
C_S1

'' Glättungskondensator
C_s2

Glättungskondensator
CSC Current Sense Comparator
D_N

(Brücken-)Gleichrichter
D_P

' Gleichrichter
Drain Drainanschluss des MOS-Feldeffektleistungs transistors
D_S

'' Gleichrichter
D_S1

Gleichrichter
D_S2

Gleichrichter
DV Differenzverstärker
f Taktfrequenz
FB Feedback-Eingang
Gate Gateanschluss des MOS-FET
GND Bezugspotential
IC (Schaltnetzteil-)Controller
I_sense

Stromstärke des Primärstroms
I_senseist

momentane Stromstärke
I_sensesoll

zulässige Soll-Stromstärke
I_sensemax

maximale Stromstärke
I_delay

Zunahme der Stromstärke I_sense

während der Gatter-/Gesamtlaufzeit t_delay

dI_sense

/dt Anstiegsgeschwindigkeit der Stromstärke I_sense

LB Logikblock
logpwm Ausgangssignal des RS-Flip-Flops im Logikblock
L_S

Speicherdrossel
M Strommesseinrichtung
OP Operationsverstärkerschaltung
OSC Oszillator
PC Pulsweitenmodulationskomparator
PWM Pulsweitenmodulation
pwmpls Signal am ℩-Ausgang des Impulsformer- Flip-Flops
pwmrmp Rampenspannung am Ausgang der Operationsverstärkerschaltung
Q, ℩ Ausgänge eines Flip-Flops
J, K, R, S Eingänge eines Flip-Flops
Q Kompensationsignalquelle
Q' Referenzsignalquelle
R₁

Widerstand
R₂

Widerstand
R₃

Widerstand
R₄

Widerstand
R_A

Ausgangswiderstand
R_K

Koppelwiderstand
rlogpwm zweites Ausgangssignal des Pulsweitenmodulationskomperators
R_sense

Strommesswiderstand
S_Komp

Kompensationssignal
slogpwm Signal am Q-Ausgang des Impulsformer- Flip-Flops
S₀

konstantes Referenzsignal
Source Sourceanschluss des MOS-FET
SR Sekundärregelkreis
S_ref

Referenzsignal
S_sense

Strommesssignal
T Treiber
t Zeit
tff Impulsformer-Flip-Flop
T₁

Leistungsschalter
T₁

' MOS-Feldeffektleistungstransistor (MOS-FET)
t_delay

Gesamtlaufzeit
Tr Übertrager
TSD Übertemperaturabschaltungseinrichtung (Temp-Shut-Down)
U_d

Differenzspannung
U_delay

Regelabweichung = Zunahme der Strommess spannung U_sense

während der Gatter/Gesamtlauf- Zelt t_delay

U_E

Eingangsspannung
U_E

' Eingangsspannung
U_FB

Feedbackspannung
U_Komp

Kompensationsspannung
U₀

konstante Referenzspannung
U_osc

Taktspannungssignal
U_ref

Referenzspannung
U_refth

Referenzspannungsschwelle
U_sense

Strommessspannung
U_sense,leb

Strommessspannung mit "leading edge blanking"
U_senseist

momentane Strommessspannung
U_sensesoll

Sollwert der Strommessspannung
U₁

Endwert
UVL Unterspannungsfreischaltung (under-voltage-lockout)
V Vergleicherschaltung
V_In

Eingangsgleichspannung
V_N

Eingangswechselspannung
V_out

Ausgangsgleichspannung
V_S

'' Versorgungsspannung
w_P

Primärwicklung(-spule)
W_P

'' Primärwicklung(-spule)
w_S

Sekundärwicklung(-spule)
w_S

'' Auxiliarwicklung(-spule)
τ Ausgangszeitkonstante (= R_A

C_A

)
τ* Verzögerungszeit
τ_PLS

Verzögerungszeit (Ramp-up-Zeit) des OP nach Einschalten

Claims

1. Schaltungsanordnung zur Erzeugung eines Schaltsignals für ein stromgesteuertes Schaltnetzteil, welches einen Übertrager (Tr) mit zumindest einer Primärwicklung (W_P) sowie mit zumin dest einer Sekundärwicklung (w_S) aufweist
mit einem gesteuerten Leistungschalter (T₁, T₁'), der in Serie mit der Primärwicklung (w_P) an einer Eingangsgleich spannung (V_In) liegt,
mit einer Ansteuerschaltung (A) zum getakteten Ein- und Ausschalten des Leistungsschalters (T₁, T₁') in einem Takt
mit einer Taktfrequenz (f),
mit einer Strommesseinrichtung (M, R_sense) zur Messung der Stromstärke (I_sense) durch den Leistungsschalter (T₁, T₁') und zur Erzeugung eines Messsignals (S_sense, U_sense), welches ein Maß für die gemessene Stromstärke (I_sense) ist,
mit einer Referenzsignalquelle (Q) zur Erzeugung eines Re ferenzsignals (S_ref, U_ref), wobei das Referenzsignal (S_ref, U_ref) ein zeitunabhängiges konstantes Referenzsignal (S₀, U₀) ist,
mit einer Vergleicherschaltung (V) zum Vergleichen des Messsignals (S_sense, U_sense) mit dem Referenzsignal (S_ref, U_ref) und zur Signalisierung der Ansteuerschaltung (A) zum Abschalten des Leistungsschalters (T₁, T₁'), wenn das Mess signal (S_sense, U_sense) größer als das Referenzsignal (S_ref, U_ref) ist,
dadurch gekennzeichnet, dass
der Referenzsignalquelle (Q) eine Kompensationssignalquel le (Q') zur Erzeugung eines zeitlich veränderlichen Kom pensationssignals (S_Komp, U_Komp) zugeordnet ist, so dass sich das Referenzsignal (S_ref, U_ref) aus der Summe des konstanten Referenzsignals (S₀, U₀) und dem Kompensationssignal (S_Komp, U_komp) ergibt, wobei das Referenzsignal (S_ref, U_ref) nach Einschalten des Leistungsschalters (T₁, T₁') kleiner ist als bei der Signalisierung zum Abschalten des Leistungs schalters (T₁, T₁').

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der ge steuerte Leistungschalter ein MOS- Feldeffektleistungstransistor (T₁') ist.

3. Schaltungsanordnung nach einem der vorangegangenen Ansprü che, dadurch gekennzeichnet, dass das Mess signal eine Strommessspannung (U_sense) ist.

4. Schaltungsanordnung nach einem der vorangegangenen Ansprü che, dadurch gekennzeichnet, dass die Strommesseinrichtung ein Strommesswiderstand (R_sense) ist.

5. Schaltungsanordnung nach einem der vorangegangenen Ansprü che, dadurch gekennzeichnet, dass die Ver gleicherschaltung (V) ein Current-Sense-Comparator (CSC) ist.

6. Schaltungsanordnung nach einem der vorangegangenen Ansprü che, dadurch gekennzeichnet, dass das Refe renzsignal (S_ref, U_ref) nach dem Einschalten des Leistungs schalters (T₁, T₁') der Wert des konstanten Referenzsignals (S_0, U₀) ist und nach dem Abschalten des Leistungsschalters (T₁, T₁') ein auf den Wert des konstanten Referenzsignals (S₀, U₀) absinkendes Signal ist.

7. Schaltungsanordnung nach einem der vorangegangenen Ansprü che, dadurch gekennzeichnet, dass das Kom pensationssignal (S_Komp, U_Komp) nach dem Einschalten des Leis tungsschalters (T₁, T₁') ein exponentiell ansteigendes Signal ist.

8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Kom pensationssignal (S_Komp, U_Komp) nach dem Einschalten des Leis tungsschalters (T₁, T₁') ein linear ansteigendes Signal ist.

9. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Kom pensationssignal (S_Komp, U_Komp) nach dem Einschalten des Leis tungsschalters (T₁, T₁') ein quadratisch ansteigendes Signal ist.

10. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Kom pensationssignal (S_Komp, U_Komp) nach dem Einschalten des Leis tungsschalters (T₁, T₁') ein nach einer Potenzfunktion an steigendes Signal ist.

11. Schaltungsanordnung nach einem der vorangegangenen An sprüche, dadurch gekennzeichnet, dass das kon stante Referenzsignal (S₀, U₀) und/oder der Verlauf des Kom pensationssignals (S_Komp, U_Komp) einstellbar ist.

12. Schaltungsanordnung nach einem der vorangegangenen An sprüche, dadurch gekennzeichnet, dass die Kom pensationssignalquelle (Q') ein Differenzverstärker (DV) ist,
dessen nichtinvertierender Eingang über einen ohmschen Wi derstand (R₃') auf Bezugspotential (GND) liegt,
dessen nichtinvertierendem Eingang die konstante Referenz- Spannung (U₀) über einen ohmschen Widerstand (R₁') zuführ bar ist,
dessen nichtinvertierendem Eingang über einen ohmschen Wi derstand (R₂') eine im Takt mit der Taktfrequenz (f) al ternierendes Wechselsignal zuführbar ist,
dessen invertierender Eingang über einen ohmschen Wider stand (R₄) auf Bezugspotential (GND) liegt,
dessen Ausgang auf den invertierenden Eingang über einen ohmschen Koppelwiderstand (R_K) rückgekoppelt ist, wobei an einem an dem Ausgang anschließenden ohmschen Ausgangswi derstand (R_A) eine Referenzspannung (U_ref) abgreifbar ist,
wobei der Ohmsche Ausgangswiderstand (R_A) über einen Aus gangskondensator (C_A) auf Bezugspotential (GND) liegt.

13. Schaltungsanordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Kom pensationssignalquelle (Q') ein Differenzverstärker (DV) ist,
dessen nichtinvertierender Eingang über einen ohmschen Widerstand (R₃) auf Bezugspotential (GND) liegt,
dessen nichtinvertierendem Eingang die konstante Referenz spannung (U₀) über einen ohmschen widerstand (R₁) zuführbar ist,
dessen nichtinvertierender Eingang über einen ohmschen Wi derstand (R₂) mit Hilfe eines zu dem ohmschen Widerstand (R₂) in Serie liegenden Bipolar-Transistors (T₂), dessen Basis mit Hilfe eines Taktspannungssignals (U_OSC) angesteu ert wird, im Takt mit der Taktfrequenz (f) auf Bezugspo tiential (GND) liegt.

14. Schaltnetzteilcontroller mit Schaltungsanordnung nach ei nem der Ansprüche 1 bis 13.

15. Schaltnetzteilcontroller nach Anspruch 14, dadurch gekennzeichnet, dass der Strommesswiderstand (R_sense) extern angeordnet ist.

16. Schaltungsanordnung oder Schaltnetzteilcontroller nach einem der vorangegangenen Ansprüche zur Erzeugung eines Schaltsignals für einen Flybackconverter.

17. Schaltungsanordnung oder Schaltnetzteilcontroller nach Anspruch 16, dadurch gekennzeichnet, dass der Flybackconverter ein festfrequenter Flybackconverter ist.

18. Schaltungsanordnung oder Schaltnetzteilcontroller nach Anspruch 16 dadurch gekennzeichnet, dass der Flybackconverter ein quasiresonanter Flybackconverter ist.

19. Schaltungsanordnung oder Schaltnetzteilcontroller nach einem der Ansprüche 1 bis 16 zur Erzeugung eines Schaltsig nals für einen Forwardconverter.

20. Schaltungsanordnung oder Schaltnetzteilcontroller nach einem der Ansprüche 1 bis 16 zur Erzeugung eines Schaltsig nals für einen Boostconverter.