DE102008046912A1

DE102008046912A1 - Ansteuerung eines primärseitigen Schalters und eines sekundärseitigen Gleichrichterelements in einem Schaltwandler

Info

Publication number: DE102008046912A1
Application number: DE102008046912A
Authority: DE
Inventors: Marc Fahlenkamp; Harald Zoellinger; Gerald Dr. Deboy; Lutz Dr. Goergens
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2007-09-28
Filing date: 2008-09-12
Publication date: 2009-04-23
Also published as: US20090086512A1

Abstract

Beschrieben wird ein Verfahren zur Steuerung eines Schaltwandlers, der einen Transformator mit einer Primärwicklung und einer Sekundärwicklung, wenigstens einen an die Primärwicklung angeschlossenen Schalter und eine an die Sekundärwicklung angeschlossene Gleichrichteranordnung mit wenigstens einem schaltbaren Gleichrichterelement aufweist, wobei das Verfahren aufweist: Erzeugen eines gepulsten Ansteuersignals, das einen Einschaltpegel und einen Ausschaltpegel annehmen kann, für den wenigstens einen Schalter und Erzeugen eines pulsweitenmodulierten Ansteuersignals, das einen Einschaltpegel und einen Ausschaltpegel annehmen kann, für das Gleichrichterelement, derart, dass das Gleichrichterelement und der Schalter während eines Ansteuerzyklus jeweils für eine Einschaltdauer leitend angesteuert werden und derart, dass innerhalb eines Ansteuerzyklus wenigstens eine Pegeländerung des Ansteuersignals des Schalters zeitlich versetzt zu einer Pegeländerung eines Ansteuersignals des Gleichrichterelements erfolgt; adaptives Einstellen einer Zeitverzögerung zwischen der Pegeländerung des Ansteuersignals des Schalters und der Pegeländerung des Ansteuersignals des Gleichrichterelements.

Description

TECHNISCHER HINTERGRUND
Die Erfindung betrifft ein Verfahren zur Ansteuerung eines primärseitigen Schalters und eines sekundärseitigen Gleichrichterelements in einem Schaltwandler.
Es ist bekannt, in Schaltwandlern einen Transformator mit einer Primärwicklung und einer Sekundärwicklung vorzusehen, der zur Energieübertragung von einer Primärseite auf eine Sekundärseite des Schaltwandlers dient. Zur Regelung der Leistungsaufnahme ist bei solchen Schaltwandlern wenigstens ein primärseitig angeordneter Schalter vorhanden, der an die Primärwicklung angeschlossen ist und der zur Regelung der Leistungsaufnahme pulsweitenmoduliert angesteuert wird. Sekundärseitig weisen solche Schaltwandler eine Gleichrichteranordnung mit wenigstens einem Gleichrichterelement auf. Die Polung einer Spannung über diesem Gleichrichterelement ist dabei abhängig von dem Schaltzustand des primärseitigen Schalters.
Das sekundärseitige Gleichrichterelement kann eine Diode sein. Zur Verringerung der Verlustleistung können anstelle einer Diode auch schaltbare Gleichrichterelemente, wie beispielsweise MOSFET eingesetzt werden, die über eine integrierte Diode (Bodydiode) verfügen. Die Verlustleistung kann hierbei reduziert werden, indem während solcher Betriebszustände, bei denen die integrierte Diode in Flussrichtung gepolt ist, der MOSFET leitend angesteuert wird, so dass sich parallel zu der in Flussrichtung betriebenen Diode ein leitender Kanal (MOS-Kanal) in dem MOSFET ausbildet. Ein Strom fließt dann hauptsächlich über den MOS-Kanal, der einen niedrigeren Einschaltwiderstand besitzt wie die in Flussrichtung gepolte Diode. Hieraus resultiert eine Reduzierung der Verlustleistung. Wesentlich ist hierbei, dass der MOS-Kanal rechtzeitig abgeschaltet wird, bevor es zu einer Umkehr (Umpolung) der über dem Gleichrichterelement anliegenden Spannung kommt, bei welcher das Gleichrichterelement sperren soll.
Nach Sperren des MOS-Kanals und vor Umpolung der über dem Gleichrichterelement anliegenden Spannung fließt dann noch ein Strom über die integrierte Diode des MOSFET. Nach dem Abschalten des MOS-Kanals können bei Umpolung der Spannung, d. h. bei einer Kommutierung der integrierten Diode, Überspannungsspitzen auftreten, die erheblich höher sein können, als die im Weiteren über dem Gleichrichterelement anliegende Spannung. Der als Gleichrichterelement eingesetzte MOSFET ist hierbei so zu dimensionieren, dass er durch diese auftretenden Überspannungsspitzen nicht zerstört wird. Der verwendete MOSFET ist daher im Hinblick auf die auftretenden Überspannungsspitzen geeignet zu dimensionierem, was dazu führt, dass MOSFET mit einer höheren Spannungsfestigkeit (größeren Spannungsklasse) zu verwenden sind, als dies bei Berücksichtigung der im statischen Fall vorliegenden Spannungen notwendig ist.
Es besteht daher ein Bedürfnis, die bei der Kommutierung eines als Gleichrichterelement eingesetzten MOSFET auftretenden Spannungsspitzen zu reduzieren.
ZUSAMMENFASSUNG
Ein Aspekt der Erfindung betrifft ein Verfahren zur Steuerung eines Schaltwandlers, der einen Transformator mit einer Primärwicklung und einer Sekundärwicklung, wenigstens einen an die Primärwicklung angeschlossenen Schalter und eine an die Sekundärwicklung angeschlossene Gleichrichteranordnung mit wenigstens einem schaltbaren Gleichrichterelement aufweist. Dieses Verfahren weist auf: ein getaktetes Ansteuern des Schalters und ein getaktetes Ansteuern des Gleichrichterele ments derart, dass das Gleichrichterelement jeweils sperrend angesteuert wird bevor der Schalter leitend angesteuert wird; und adaptives Einstellen einer Zeitverzögerung zwischen der sperrenden Ansteuerung des Gleichrichterelements und einer leitenden Ansteuerung des Schalters.
Diesem Verfahren liegt die Erkenntnis zugrunde, dass eine Zeitdauer zwischen einer sperrenden Ansteuerung des Gleichrichterelements und dem Beginn einer Kommutierung des Gleichrichterelements die Überspannungsspitzen maßgeblich beeinflusst. Die Überspannungsspitzen sind dabei umso größer, je größer diese Zeitdauer zwischen der sperrenden Ansteuerung des Gleichrichterelements und dem Beginn der Kommutierung des Gleichrichterelements ist. Durch adaptives Einstellen der Zeitverzögerung lassen sich dabei die Spannungsspitzen reduzieren.
KURZE BESCHREIBUNG DER FIGUREN
Beispiele der vorliegenden Erfindung werden nachfolgend anhand von Figuren näher erläutert. Die Figuren dienen jeweils zur Erläuterung des Grundprinzips der Erfindung und zeigen daher lediglich die zum Verständnis des Grundprinzips notwendigen Schaltungskomponenten. In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Bauelemente und Schaltungsblöcke mit gleicher Funktion und Bedeutung.
1 zeigt einen Schaltwandler, der als Durchflusswandler (forward converter) ausgebildet ist und der primärseitig eine Halbbrückentopologie und sekundärseitig eine Stromverdoppler-(current doubler)-Topologie aufweist.
2 veranschaulicht die Funktionsweise des in 1 dargestellten Schaltwandlers anhand zeitlicher Verläufe ausgewählter Signale.
3 veranschaulicht im Detail eine zeitliche Abstimmung zwischen Ansteuersignalen primärseitiger Schalter und sekundärseitiger Gleichrichterelemente bei dem in 1 dargestellten Schaltwandler.
4 zeigt im Detail den Spannungs- und Stromverlauf eines Freilaufelements während einer Kommutierungsphase.
5 zeigt ein Beispiel einer Ansteuerschaltung zur Erzeugung primärseitiger und sekundärseitiger Ansteuersignale, die einen von einem Verzögerungssignal abhängigen zeitlichen Versatz aufweisen.
6 zeigt ein erstes Beispiel einer Schaltung zur Erzeugung des Verzögerungssignals.
7 zeigt ein zweites Beispiel einer Schaltung zur Erzeugung des Verzögerungssignals.
8 zeigt ein Beispiel eines Pulsweitenmodulators der Ansteuerschaltung gemäß 5.
9 veranschaulicht die Funktionsweise des Pulsweitenmodulators gemäß 8 anhand zeitlicher Signalverläufe.
10 zeigt ein Beispiel einer Kopplungsschaltung der in 5 dargestellten Ansteuerschaltung.
11 veranschaulicht die Funktionsweise der Kopplungsschaltung gemäß 10 anhand zeitlicher Signalverläufe.
12 zeigt ein sekundärseitige Schaltwandlertopologie, bei der eines Sekundärwicklung eines Transformators einen Mittenabgriff aufweist (center tap topology).
13 veranschaulicht die Erzeugung der primärseitigen und sekundärseitigen Ansteuersignale für einen Schaltwandler, der die in 12 dargestellte sekundärseitige Topologie aufweist.
14 zeigt ausschnittsweise eine Ansteuerschaltung zur Erzeugung der in 13 dargestellten Ansteuersignale.
15 zeigt einen Schaltwandler der als Durchflusswandler mit einem einzigen primärseitigen – als Transistor ausgebildeten – Schalter realisiert ist (Eintransistor-Durchflusswandler, single transistor forward Converter (STF)).
16 veranschaulicht die Funktionsweise des in 15 dargestellten Schaltwandlers anhand zeitlicher Signalverläufe.
17 zeigt ein Beispiel einer Ansteuerschaltung zur Erzeugung primärseitiger und sekundärseitiger Ansteuersignale für den in 15 dargestellten Schaltwandler.
18 veranschaulicht die Verwendung eines MOSFET als Gleichrichterelement bei einem Schaltwandler gemäß 15.
19 veranschaulicht die Funktionsweise des als MOSFET ausgebildeten Gleichrichterelements gemäß 18 anhand zeitlicher Signalverläufe.
20 zeigt ein Beispiel einer Schaltung zur Erzeugung eines Ansteuersignals für das Gleichrichterelement gemäß 18.
21 zeigt ein Beispiel eines Schaltwandlers, der als Durchflusswandler mit zwei primärseitig angeordneten – als Transistoren ausgebildeten – Schaltern realisiert ist (Zweitransistor-Durchflusswandler, two transistor forward converter (TTF)).
22 zeigt einen Schaltwandler, der zwei Zweitransistor-Durchflusswandler aufweist, die an gemeinsame Ausgangsklemmen angeschlossen sind und die zeitlich versetzt betrieben werden (Interleaved Zweitransistor-Durchflusswandler, interleaved two transistor forward converter (ITTF)).
23 zeigt eine alternative sekundärseitige Topologie für den in 22 dargestellten Schaltwandler.
24 zeigt einen Schaltwandler, der primärseitig einen Schalter und eine aktive Klemmschaltung aufweist (Durchflusswandler mit aktiver Klemmung, aktive clamp forward converter).
25 zeigt einen Schaltwandler, der primärseitig eine Vollbrückentopologie und primärseitig eine Stromverdoppler-Topologie aufweist und der als Durchflusswandler mit Nullspannungsbetrieb (Phase Shift Zero Voltage Switching (ZVS)) ausgebildet ist.
26 zeigt ein Prinzipschaltbild einer Leistungsfaktorkorrekturschaltung.
DETAILLIERTE BESCHREIBUNG DER FIGUREN
1 zeigt ein Beispiel eines Schaltwandlers, der als Durchflusswandler (forward converter) ausgebildet ist und der primärseitig eine Halbbrückentopologie und sekundärseitig eine Stromverdoppler-Topologie (current doubler topology) aufweist. Der Schaltwandler weist einen Transformator 30 mit einer Primärwicklung 31 und einer induktiv mit der Primärwicklung 31 gekoppelten Sekundärwicklung 32 auf. Diese Wicklungen 31, 32 besitzen bei einem Durchflusswandler gleichen Wicklungssinn. Schaltungskomponenten des Schaltwandlers, die direkt oder indirekt an die Primärwicklung 31 angeschlossen sind, werden nachfolgend als primärseitige Schaltungskomponenten, Schaltungskomponenten die direkt oder indirekt an die Sekundärwicklung 32 angeschlossen sind, werden nachfolgend sekundärseitige Schaltungskomponenten des Schaltwandlers bezeichnet.
Der Transformator 30 bildet eine Potentialbarriere für Signale, d. h. Spannungen und Ströme, die primärseitig und sekundärseitig in dem Schaltwandler vorkommen. Primärseitig in dem Schalter vorkommende Spannungen sind dabei auf ein primärseitiges Bezugspotential GND_p, sekundärseitig vorkommende Spannungen sind auf sekundärseitiges Bezugspotential GND_s bezogen.
Der Schaltwandler weist primärseitig Eingangsklemmen 11, 12 zum Anlegen einer Eingangsspannung Vin, die üblicherweise eine Gleichspannung ist, und sekundärseitig Ausgangsklemmen 13, 14 zum Bereitstellen einer Ausgangsspannung Vout für eine Last (nicht dargestellt) auf. Das Grundprinzip des in 1 dargestellten Durchflusswandlers besteht darin, aus der an den Eingangsklemmen 11, 12 anliegenden Eingangsspannung Vin eine getaktete, insbesondere eine pulsweitenmodulierte Spannung V31 mit wechselnder Polarität zu erzeugen, die über der Primärwicklung anliegt, und eine hieraus resultierende über der Sekundärwicklung 32 anliegende getaktete, insbesondere pulsweitenmodulierte Spannung V32 gleichzurichten, um dadurch die Ausgangsspannung Vout zu erzeugen. Der dargestellte Schaltwandler weist hierzu primärseitig eine Halbbrücke mit zwei Schaltern 21, 22 auf, die in Reihe zueinander zwischen die Eingangsklemmen 11, 12 geschaltet sind. Ein Mittenabgriff dieser Halbbrücke, also ein den beiden Schaltern 21, 22 gemeinsamer Knoten ist hierbei an einen ersten Anschluss der Primärwicklung 31 angeschlossen. Ein zweiter Anschluss der Primärwicklung 31 ist an einen Mittenabgriff eines kapazitiven Spannungsteilers angeschlossen, der zwei kapazitive Speicherelemente 23, 24 – beispielsweise Kondensatoren – aufweist, die in Reihe zueinander zwischen die Eingangsklemmen 11, 12 geschaltet sind. Die beiden kapazitiven Speicherelemente 23, 24 besitzen beispielsweise jeweils einen gleichen Kapazitätswert. Ein elektrisches Potential an dem Mittenabgriff des kapazitiven Spannungsteilers entspricht dann der Hälfte der Eingangsspannung Vin. Die Schalter 21, 22 der Halbbrücke sind beispielsweise als Halbleiterschalter, insbesondere als MOSFET ausgebildet. In dem Beispiel gemäß 1 sind diese beiden Schalter 21, 22 n-Kanal-MOSFET.
Zur Ansteuerung der Halbbrückenschalter 21, 22 ist eine Ansteuerschaltung 60 vorgesehen, die ein erstes Ansteuersignal S21 für einen ersten 21 der Halbbrückenschalter und ein zweites Ansteuersignal S22 für einen zweiten 22 der Halbbrückenschalter erzeugt. Die durch die Ansteuerschaltung 60 bereitgestellten Ansteuersignale S21, S22 sind beispielsweise Logiksignale, die durch Treiberschaltungen 25, 26, die den Halbbrückenschaltern 21, 22 jeweils vorgeschaltet sind, auf zur Ansteuerung der Schalter 21, 22 geeignete Signalpegel umgesetzt werden können. Die beiden Schalter 21, 22 werden durch die Ansteuersignale S21, S22 getaktet angesteuert und zwar derart, dass die beiden Schalter 21, 22 zeitlich versetzt zueinander leitend angesteuert werden und sich dabei nie gleichzeitig im leitenden Zustand befinden. Unter einer "getakteten" Ansteuerung eines Schalters ist nachfolgend eine beliebige Ansteuerung zu verstehen, durch die der Schalter für eine Einschaltdauer eingeschaltet und nachfolgend für eine Ausschaltdauer ausgeschaltet wird. Die getaktete Ansteue rung kann insbesondere eine pulsweitenmodulierte Ansteuerung sein, bei der die Einschaltdauer und/oder die Ausschaltdauer in Ihrer Dauer variabel sind. Wenngleich bei einigen der nachfolgend erläuterten Beispielen die Ansteuerung der Schalter eine pulsweitenmodulierte Ansteuerung ist, ist die Erfindung selbstverständlich nicht auf eine solche pulsweitenmodulierte Ansteuerung beschränkt, sondern auf beliebige getaktete Ansteuerungen anwendbar.
Ein Ansteuerzyklus des in 1 dargestellten Schaltwandlers, während dem jeder der primärseitigen Schalter 21, 22 einmal leitend angesteuert wird, umfasst vier unterschiedliche Betriebsphasen bzw. Betriebszustände, die nachfolgend mit I bis IV bezeichnet sind. Diese vier unterschiedlichen Betriebsphasen werden nachfolgend anhand von 2 erläutert, in der zeitliche Verläufe des ersten und zweiten Ansteuersignals S21, S22 sowie der Spannung V31 über der Primärwicklung 31 und der Spannung V32 über der Sekundärwicklung 32 dargestellt sind. Für die nachfolgende Erläuterung sei dabei angenommen, dass die Schalter 21, 22 bei einem oberen Signalpegel (High-Pegel) des jeweiligen Ansteuersignals S21, S22 leiten bzw. eingeschaltet sind und bei einem unteren Signalpegel (Low-Pegel) des jeweiligen Ansteuersignals sperren bzw. ausgeschaltet sind.
In einer ersten Betriebsphase I sperrt der erste Schalter 21 und der zweite Schalter 22 leitet. Über der Primärwicklung 31 liegt dabei eine Spannung V31 an, die der Hälfte der Eingangsspannung Vin entspricht. Die über der Sekundärwicklung 32 anliegende Spannung V32 ist dabei proportional zu der Primärspannung V31 und steht über das Übersetzungsverhältnis bzw. Windungsverhältnis des Transformators 30 in Beziehung zu der Primärspannung V31. Lediglich zur vereinfachten Darstellung ist für die Darstellung in 2 angenommen, dass die Signalpegel dieser Spannungen V31, V32 jeweils gleich sind. Während einer zweiten Betriebsphase II sperren beide Schalter. Die Primärspannung V31 und die Sekundärspannung V32 sind hierbei Null. Während einer nachfolgenden dritten Betriebsphase III sperrt der erste Schalter 21, während der zweite Schalter 22 leitet. Die Primärspannung V31 besitzt dann im Vergleich zu der Spannung während der ersten Betriebsphase I ein umgekehrtes Vorzeichen mit einem Betrag, der der halben Eingangsspannung entspricht. Anschließend sind während einer vierten Betriebsphase IV beide Schalter 21, 22 wieder geöffnet, bis mit leitender Ansteuerung des ersten Schalters 21 ein neuer Ansteuerzyklus beginnt.
Die Dauer Tc eines Ansteuerzyklus ist beispielsweise fest vorgegeben. Die Leistungsaufnahme des Schaltwandlers, also die Leistung, die der Schaltwandler primärseitig über die Eingangsklemmen 11, 12 aufnimmt und sekundärseitig über die Ausgangsklemmen 13, 14 an die Last abgibt, kann dabei in noch zu erläuternder Weise über die Einschaltdauern Ton1, Ton2 der Schalter 21, 22 geregelt werden, wobei diese Einschaltdauern jeweils gleich lang sein können. Die getakteten Ansteuersignale S21, S22 sind in dem dargestellten Beispiel pulsweitenmodulierte Signale, also Signale, deren Einschaltdauer während eines Ansteuerzyklus variabel ist. Ein Duty-Cycle der beiden Schalter 21, 22 entspricht dem Verhältnis zwischen der jeweiligen Einschaltdauer Ton1 oder Ton2 und der Gesamtdauer Tc eines Ansteuerzyklus. Dieser Duty-Cycle eines Schalters liegt beispielsweise zwischen 30% und 40%.
Die beiden Schalter 21, 22 können derart symmetrisch betrieben werden, so dass die an dem Abgriff des kapazitiven Spannungsteilers 23, 24 anliegende Spannung – wie oben erwähnt – der Hälfte der Eingangsspannung Vin entspricht. Die sich einstellende Primärspannung V31 ist dann während der ersten und dritten Betriebsphasen I, III gleich. Die beiden Schalter 21, 22 können darüber hinaus auch derart asymmetrisch betrieben werden, dass die an dem Abgriff des kapazitiven Spannungsteilers 23, 24 anliegende Spannung ungleich der Hälfte der Eingangsspannung Vin ist. Die sich einstellende Primärspannung V31 ist dann während der ersten und dritten Betriebsphasen I, III unterschiedlich. Betrachtet man den Betrag der Differenz zwischen der Spannung am Abgriff des kapazitiven Spannungsteilers 23, 24 und der Hälfte der Eingangsspannung Vin, so entspricht der Unterschied der Primärspannungen V31 während der ersten und dritten Betriebsphasen dem Zweifachen dieser Differenz.
Zur Gleichrichtung der über der Sekundärwicklung 32 anliegenden Spannung V32 weist der in 1 dargestellte Schaltwandler sekundärseitig eine Gleichrichteranordnung 40 mit einem ersten und einem zweite induktiven Speicherelement 43, 44, die beispielsweise als Speicherdrosseln realisiert sind, auf. Die erste Speicherdrossel ist hierbei zwischen einen ersten Anschluss 32 der Sekundärwicklung 32 und die erste Ausgangsklemme 13 geschaltet ist, und die zweite Speicherdrossel 44 ist zwischen einen zweiten Anschluss 32 der Sekundärwicklung 32 und die erste Ausgangsklemme 13 geschaltet. Ein Ausgangskondensator 45 der Gleichrichteranordnung 40 ist zwischen die Ausgangsklemmen 13, 14 geschaltet.
Die sekundärseitige angeordnete Gleichrichteranordnung weist außerdem zwei Gleichrichterelemente 41, 42 auf, von denen ein erstes 41 parallel zu der Reihenschaltung mit der ersten Speicherdrossel 43 und dem Ausgangskondensator 45 geschaltet ist und von denen ein zweites 42 parallel zu der Reihenschaltung mit der zweiten Speicherdrossel 44 und dem Ausgangskondensator 45 geschaltet ist. Die beiden Gleichrichterelemente, die nachfolgend auch als Freilaufelemente bezeichnet werden, besitzen bei der in 1 dargestellten Schaltungstopologie, die auch als Stromverdoppler-Topologie bezeichnet wird, jeweils zwei Funktionen, die nachfolgend erläutert werden: Das zweite Freilaufelement 42 ermöglicht während der ersten Betriebsphase I, während der eine positive Sekundärspannung V32 anliegt, einen Stromfluss über die Speicherdrossel 43 und den Ausgangskondensator 45. Während dieser ersten Betriebsphase I, die nachfolgend auch als erste Ladephase bezeichnet wird, ist ein geschlossener Stromkreis vorhanden, der von der Sekundärwicklung 32 über die Speicherdrossel 43, den Ausgangskondensator 45 und das zweite Freilaufelement 42 führt. Während dieser ersten Ladephase wird elektrische Energie in der ersten Speicherdrossel 43 gespeichert. Das erste Freilaufelement 41 ermöglicht während der dritten Betriebsphase III, die nachfolgend als zweite Ladephase bezeichnet wird, einen Stromfluss von der Sekundärwicklung 32 über die zweite Speicherdrossel 44 und den Ausgangskondensator 45. Während dieser zweiten Ladephase ist ein geschlossener Stromkreis vorhanden, der von der Sekundärwicklung 32 über die Speicherdrossel 44, den Ausgangskondensator 45 und das erste Freilaufelement 41 zurück zu der Sekundärwicklung 32 führt. Während dieser zweiten Ladephase wird elektrische Energie in der zweiten Speicherdrossel 44 gespeichert. Nach der ersten Ladephase ermöglicht das erste Freilaufelement 41 das Fließen eines Freilaufstromes über die Speicherdrossel 43 und den Ausgangskondensator 45 und verhindert dadurch, dass es zu Überspannungen bedingt durch die zuvor in der ersten Speicherdrossel 43 gespeicherte Energie kommt. Entsprechend ermöglicht das zweite Freilaufelement 42 nach Abschluss der zweiten Ladephase das Fließen eines Freilaufstromes von der zweiten Speicherdrossel 44 über den Ausgangskondensator 45.
Ströme I41, I42 durch die beiden Freilaufelemente 41, 42 umfassen bei der in 1 dargestellten Sekundärtopologie jeweils zwei Stromkomponenten, nämlich eine erste Stromkomponente I41₁, I42₁, die nur während der jeweilige Ladephasen vorhanden sind. Diese Stromkomponenten, die in 2 als durchgezogene Linie für die erste Stromkomponente I42₁ des zweiten Freilaufelements 42 und als gestrichelte Linie für die erste Stromkomponente I41₁ des ersten Freilaufelements 41 dargestellt sind, steigen während der Ladephasen jeweils an. Zweite Stromkomponenten I41₂, I42₂ ergeben sich aus den jeweils nach Abschluss der Ladephasen fließenden Freilaufströme. Die zweite Stromkomponente I42₂ des zweiten Freilaufelements 42 resultiert hierbei aus dem Freilaufstrom der ersten Speicherdrossel 44, während die zweite Stromkomponente I41₂ des ersten Freilaufelements 41 aus dem Freilaufstrom der ersten Speicherdrossel 43 resultiert. Diese zweiten Stromkomponenten I41₂, I42₂ sind in 2 ebenfalls dargestellt. Ausgehend von dem Strompegel den die Ströme durch die Speicherdrosseln 43, 44 während der jeweiligen Ladephase erreichen, sinken die Ströme durch die Speicherdrosseln 43, 44 und damit die zweiten Stromkomponenten I41₂, I42₂, während der Freilaufphasen über der Zeit ab. Die Freilaufphase des ersten Freilaufelements 41 umfasst Bezug nehmend auf 2 dabei die Betriebsphasen II, III und IV, während die Freilaufphase des zweiten Freilaufelements 42 die Betriebsphasen IV, I und II umfasst.
Zum besseren Verständnis sind in 2 auch zeitliche Verläufe der insgesamt die Freilaufelemente durchfließenden Ströme I41, I42, der die Speicherdrosseln 43, 44 insgesamt durchfließenden Ströme I43, I44, des Ausgangsstroms Iout des Schaltwandlers sowie eines die Sekundärwicklung 32 durchfließenden Stroms I32 dargestellt.
Die Freilaufelemente 41, 42 sind bei dem in 1 dargestellten Schaltwandler jeweils als MOSFET – speziell als n-Kanal-MOSFET – realisiert und weisen eine integrierte Diode auf, die auch als Bodydiode bezeichnet wird. Zum besseren Verständnis ist ein Schaltsymbol dieser Bodydiode in 1 ebenfalls dargestellt. Diese Bodydiode liegt parallel zur Laststrecke bzw. Drain-Source-Strecke des MOSFET. Bei einem n-Kanal-MOSFET verläuft die Flussrichtung der Bodydiode von Source nach Drain. Die als Freilaufelemente eingesetzten MOSFET 41, 42 sind hierbei so verschaltet, dass die anhand von 2 erläuterten Lade- und Freilaufphasen alleine durch die integrierten Bodydioden gewährleistet werden könnten, d. h. ohne die MOSFET 41, 42 leitend anzusteuern. Der erste MOSFET 41 ist hierbei so verschaltet, dass seine Bodydiode in Flussrichtung zwischen der zweiten Anschlussklemme 14 und der ersten Speicherdrossel 43 liegt. Der Source-Anschluss dieses ersten MOSFET 41 ist also an die zweite Ausgangsklemme 14 an geschlossen, während sein Drain-Anschluss an den der Sekundärwicklung 32 und der ersten Speicherdrossel 43 gemeinsamen Knoten angeschlossen ist. Der zweite MOSFET 43 ist so verschaltet, dass dessen Bodydiode in Flussrichtung zwischen die zweite Anschlussklemme 14 und die zweite Speicherdrossel 44 geschaltet ist. Der Source-Anschluss dieses MOSFET 42 ist also an die zweite Ausgangsklemme 14 angeschlossen, während dessen Drain-Anschluss an einen der zweiten Speicherdrossel 44 und der Sekundärwicklung 32 gemeinsamen Knoten angeschlossen ist.
Zur Reduzierung der Verlustleistung ist bei dem in 1 dargestellten Schaltwandler vorgesehen, während solcher Betriebszustände, während derer die Bodydioden in Flussrichtung gepolt sind, den jeweiligen MOSFET 41, 42 leitend anzusteuern. Der hierbei in dem Bauelement entstehende leitende Kanal, der nachfolgend als MOS-Kanal bezeichnet ist, besitzt einen niedrigeren Einschaltwiderstand als die Bodydiode, so dass die die MOSFET 41, 42 durchfließenden Ströme I41, I42 über den MOS-Kanal fließen, woraus eine reduzierte Verlustleistung resultiert.
Ansteuersignale S41, S42 für die beiden als Freilaufelemente eingesetzten MOSFET 41, 42 werden ebenfalls durch die Ansteuerschaltung 60 bereitgestellt. Der grundsätzliche zeitliche Verlauf dieser Ansteuersignale S41, S42 ist in 2 ebenfalls dargestellt, wobei zu Zwecken der Erläuterung angenommen wird, dass die MOSFET 41, 42 jeweils bei einem High-Pegel des jeweiligen Ansteuersignals S41, S42 leiten und bei einem Low-Pegel des jeweiligen Ansteuersignals S41, S42 sperren. Idealerweise sind die beiden MOSFET 41, 42 jeweils während der gesamten Zeitdauer leitend angesteuert, während der die zugehörige Bodydiode in Flussrichtung gepolt ist. Bei dem ersten MOSFET 41 sind dies die Betriebsphasen II, III und IV. Bei dem zweiten MOSFET 42 sind dies die Betriebsphasen IV, I und II. Um allerdings einen Kurzschluss der Sekundärwicklung 32 während der ersten Ladephase sicher zu verhindern, sollte der erste MOSFET 41 sperren, bevor durch leitendes Ansteuern des ersten Halbbrückenschalters 21 eine positive Spannung über der Sekundärwicklung 32 anliegt. Entsprechend sollte der erste MOSFET 41 nach Ende der ersten Ladephase erst dann wieder leitend angesteuert werden, wenn keine positive Sekundärspannung V32 mehr anliegt. Bezug nehmend auf 3 kann dies dadurch erreicht werden, dass das Ansteuersignal S41 des ersten MOSFET 41 zeitlich versetzt zu einer Einschaltflanke des Ansteuersignals S21 des ersten Halbbrückenschalters 21 eine Ausschaltflanke aufweist. Eine zeitliche Verzögerung zwischen der Ausschaltflanke des Ansteuersignals S41 des ersten MOSFET 41 und der Einschaltflanke des Ansteuersignals S21 ist in 3 mit Td1 bezeichnet. Entsprechend liegt eine Einschaltflanke des Ansteuersignals S41 des ersten MOSFET 41 zeitlich versetzt nach einer Ausschaltflanke des Ansteuersignals S21. Diese Verzögerungsdauer beträgt beispielsweise Td2.
In entsprechender Weise liegt eine Ausschaltflanke des Ansteuersignals S42 des zweiten MOSFET 42 zeitlich um eine Verzögerungsdauer Td1 vor einer Einschaltflanke des Ansteuersignals S22 des zweiten Halbbrückenschalters, und eine Einschaltflanke des Ansteuersignals S42 des zweiten MOSFET 42 liegt um eine Verzögerungsdauer Td2 nach einer Ausschaltflanke des Ansteuersignals S22. Hierdurch wird ein Kurzschluss der Sekundärwicklung während der zweiten Ladephase verhindert.
Während der Zeitdauer zwischen dem Sperren des MOS-Kanals des jeweiligen MOSFET 41, 42 und einer Kommutierung bzw. Umpolung der über dem MOSFET 41, 42 anliegenden Spannung übernimmt die Bodydiode des jeweiligen MOSFET 41, 42 den Freilaufstrom. Vor Beginn der ersten Ladephase, also bevor eine positive Sekundärspannung V32 anliegt, ist dies die Bodydiode des ersten MOSFET 41, und vor Beginn der zweiten Ladephase, also bevor eine negative Sekundärspannung V32 anliegt, ist dies die Bodydiode des zweiten MOSFET 42. Nach Abschluss der jeweiligen Ladephase übernehmen ebenfalls die Bodydioden den Freilauf strom bevor der MOS-Kanal des jeweiligen MOSFET 41, 42 wieder leitend angesteuert ist. Kritisch hinsichtlich eines Auftretens einer Überspannung sind dabei die Betriebsphasen, bei denen die Bodydiode eines MOSFET 41, 42 durch Umpolen der über dem MOSFET 41, 42 anliegenden Spannung vom leitenden Zustand in den sperrenden Zustand kommutiert werden. Dies ist bei der Bodydiode des ersten MOSFET 41 vor Beginn der ersten Ladephase I und bei der Bodydiode des zweiten MOSFET 42 vor Beginn der zweiten Ladephase III der Fall. Die Betriebsphasen, bei denen die Bodydioden vom sperrenden in den leitenden Zustand kommutiert werden, wie dies bei der Bodydiode des ersten MOSFET 41 nach der ersten Ladephase I und bei der Bodydiode des zweiten MOSFET 42 nach der zweiten Ladephase III der Fall ist, sind hinsichtlich des Auftretens von Überspannungsspitzen unkritisch.
Die Effekte, die zum Auftreten von Überspannungsspitzen bei einer Kommutierung der Bodydiode vom leitenden in den sperrenden Zustand führen, werden nachfolgend beispielhaft anhand des MOSFET 41 erläutert. Hierzu sind in 4 zeitliche Verläufe einer über dem MOSFET 41 anliegenden Drain-Source-Spannung V41, eines den MOSFET 41 in Source-Drain-Richtung durchfließenden Strom-I_DS, der dem Strom I41 gemäß 1 entspricht, sowie einer Ansteuerspannung Vgs41 des MOSFET, die aus dem Ansteuersignal S41 resultiert, dargestellt. t1 bezeichnet in 4 einen Zeitpunkt, bis zu dem der MOS-Kanal leitet. Zu diesem Zeitpunkt t1 sinkt die Ansteuerspannung Vgs41 unter den Schwellenwert des MOSFET 41 ab. Ein das Bauelement bis dahin durchfließender Freilaufstrom wird dann durch die Bodydiode übernommen, der Betrag eines Spannungsabfalls über dem Bauelement nimmt dabei zu. t2 bezeichnet einen Zeitpunkt, ab dem der Strom durch die Bodydiode bedingt durch eine positive Sekundärspannung V32 abnimmt.
Während der Verzögerungszeit zwischen dem Sperren des MOS-Kanals und dem Beginn der Spannungsumkehr wird elektrische Ladung in der Bodydiode gespeichert. Diese Speicherladung be einflusst maßgeblich den Betrag der über dem Bauelement auftretenden Spannungsspitze, bevor sich die über dem Bauelement anliegende Spannung auf die Sekundärspannung V32 einschwingt. Die in der Bodydiode gespeicherte Ladung nimmt dabei annähernd linear mit der Zeit zu, bis die Bodydiode vollständig mit Ladungsträgern überschwemmt ist. Liegt die Verzögerungszeit td zwischen dem Sperren des MOS-Kanals und der Spannungsumkehr unterhalb der Zeitdauer, die für eine vollständige Überschwemmung der Bodydiode mit Ladungsträgern benötigt wird, so lässt sich die Speicherladung durch Reduzierung der Verzögerungsdauer td reduzieren, woraus gleichzeitig eine Reduktion der Überspannungsspitze resultiert. Ziel ist es daher, die Verzögerungsdauer zwischen dem Sperren des MOS-Kanals eines als Freilaufelement eingesetzten MOSFET und der Umpolung der Spannung über dem MOSFET, die bedingt ist durch ein Einschalten eines primärseitigen Schalters, auf möglichst kurze Zeitdauern einzustellen, dabei jedoch sicherzustellen, dass der MOS-Kanal des MOSFET sicher sperren, wenn der jeweilige primärseitige Schalter eingeschaltet wird. Die in 4 dargestellte Verzögerungszeit td zwischen dem Sperren des MOS-Kanals und der Umpolung der über dem Freilaufelement anliegenden Spannung ist für den in 1 dargestellten Schaltwandler unmittelbar abhängig von der Verzögerungsdauer Td1 zwischen der sperrenden Ansteuerung des ersten MOSFET 41 und der leitenden Ansteuerung des ersten Halbbrückenschalters 21 bzw. zwischen der sperrenden Ansteuerung des zweiten MOSFET 42 und der leitenden Ansteuerung des zweiten Halbbrückenschalters 22. Um einerseits eine möglichst kurze Verzögerungszeit zu erreichen, andererseits jedoch sicherzustellen, dass kein Kurzschluss der Sekundärwicklung 32 auftritt, ist vorgesehen, diese Verzögerungsdauer Td1 in noch zu erläuternder Weise adaptiv einzustellen.
Vor Erläuterung unterschiedlicher Adaptionsmechanismen wird anhand von 5 zunächst ein mögliches Realisierungsbeispiel der Ansteuerschaltung 60 zur Erzeugung der primärseitigen Ansteuersignale S21, S22 und der sekundärseitigen Ansteu ersignale S41, S42 erläutert. Diese Ansteuerschaltung 60 weist einen Pulsweitenmodulator 61 auf, der dazu ausgebildet ist, abhängig von einem Ausgangsspannungssignal Sout zwei pulsweitenmodulierte Signale S21', S22' zu erzeugen, aus denen in noch zu erläuternder Weise unmittelbar die primärseitigen Ansteuersignale S21, S22 resultieren. Der Pulsweitenmodulator 61 kann ein herkömmlicher Pulsweitenmodulator für die Erzeugung von primärseitigen Ansteuersignalen eines Durchflusswandlers mit primärseitiger Halbbrückentopologie sein. Das Ausgangsspannungssignal Sout ist hierbei von der Ausgangsspannung Vout abhängig und wird Bezug nehmend auf 1 beispielsweise mittels eines Spannungsteilers 50, der Spannungsteilerwiderstände 51, 52 aufweist, aus der Ausgangsspannung Vout erzeugt. Dieses Ausgangsspannungssignal Sout dient dabei zur Einstellung des Duty-Cycle der primärseitigen Ansteuersignale. Sinkt die Ausgangsspannung beispielsweise unter einen vorgegebenen Sollwert ab, so werden die Einschaltdauern bzw. der Duty-Cycle der primärseitigen Ansteuersignale erhöht, um dadurch die Leistungsaufnahme zu erhöhen und dadurch einem weiteren Absinken der Ausgangsspannung Vout entgegenzuwirken.
Die Ansteuerschaltung 60 weist außerdem eine Adaptionsschaltung 63 auf, die dazu ausgebildet ist, die primärseitigen Ansteuersignale S21, S22 sowie die sekundärseitigen Ansteuersignale S41, S42 für die sekundärseitigen Freilaufelemente zu erzeugen und diese Signale zeitlich aufeinander abzustimmen. Diese Adaptionsschaltung 63 weist in dem dargestellten Beispiel erste und zweite Verzögerungsglieder 631, 632 auf, denen die pulsweitenmodulierten Ausgangssignale S21', S22' des Pulsweitenmodulators 61 zugeführt sind und an deren Ausgängen die primärseitigen Ansteuersignale S21, S22 zur Verfügung stehen. Diese Verzögerungsglieder besitzen eine einstellbare Verzögerungsdauer mit einer von einem Verzögerungssignal Sdel abhängigen Verzögerungsdauer. Zur Übertragung primärseitigen Ansteuersignale von der Sekundärseite auf die Primärseite des Schaltwandlers ist eine Übertragungsschaltung 64 vorgesehen, die zur Signalübertragung über die zwischen der Primärseite und der Sekundärseite des Schaltwandlers gebildete Potentialbarriere geeignet ist. Die Signalverläufe der primärseitigen Ansteuersignale werden durch diese Übertragung nicht verändert. Zur Unterscheidung sind in 5 die primärseitigen Ansteuersignale, die in die Übertragungsschaltung 64 eingespeist werden, mit dem Index s bezeichnet.
Die primärseitigen Ansteuersignale S21, S22 resultieren in dem dargestellten Beispiel durch eine Zeitverzögerung mittels der Verzögerungsglieder 631, 632 aus den pulsweitenmodulierten Ausgangssignalen S21', S22' des Pulsweitenmodulators 61, wobei die Verzögerungsglieder in noch zu erläuternder Weise eine einstellbare Verzögerungszeit besitzen. Der zeitliche Verlauf der pulsweitenmodulierten Ausgangssignale S21', S22' ist in 3 zusammen mit dem Zeitverlauf der primärseitigen Ansteuersignale S21, S22 dargestellt. Eine steigende Flanke des ersten pulsweitenmodulierten Ausgangssignals S21' bestimmt bei der in 5 dargestellten Adaptionsschaltung den Zeitpunkt einer fallenden Flanke des Ansteuersignals S41 des ersten MOSFET 41, während eine steigende Flanke des zweiten pulsweitenmodulierten Ausgangssignals S22' eine fallende Flanke des Ansteuersignals S42 des zweiten MOSFET 42 bestimmt. Zur Erzeugung dieser Ansteuersignale S41, S42 umfasst die Adaptionsschaltung 63 ein erstes Flip-Flop 635, dessen Rücksetz-Eingang R das erste pulsweitenmodulierte Ausgangssignal S21' zugeführt ist, und ein zweites Flip-Flop 636, dessen Rücksetz-Eingang R das zweite pulsweitenmodulierte Ausgangssignal S22' zugeführt ist. Gesetzt werden diese Flip-Flops 635, 636 zur Erzeugung eines Einschaltpegels der Ansteuersignale S41, S42 jeweils zeitverzögert nach fallenden Flanken der primärseitigen Ansteuersignale S21, S22. Die Adaptionsschaltung 63 weist hierzu ein drittes Verzögerungsglied 633 auf, dem das erste primärseitige Ansteuersignal S21 zugeführt ist, und dessen Ausgang an einen invertierenden Setz-Eingang S des ersten Flip-Flops 635 angeschlossen ist. Einem vierten Verzögerungsglied 634 ist das zweite primärsei tige Ansteuersignal S22 zugeführt. Ein Ausgang dieses vierten Verzögerungsglieds 634 ist einem invertierenden Setz-Eingang des zweiten Flip-Flops 636 zugeführt.
Das erste und das zweite Verzögerungsglied 631, 632 bestimmen bei der dargestellten Adaptionsschaltung jeweils die Verzögerungsdauer Td1 zwischen den fallenden Flanken der Ansteuersignale S41, S42 der Freilaufelemente und den steigenden Flanken der primärseitigen Ansteuersignale S21, S21. Das dritte und das vierte Verzögerungsglied bestimmen jeweils die Verzögerungsdauern Td2 zwischen den fallenden Flanken der primärseitigen Ansteuersignale S21, S22 und den steigenden Flanken der Ansteuersignale S41, S42 der Freilaufelemente 41, 42. Da diese zweite Verzögerungsdauer Td2 in bereits erläuterter Weise hinsichtlich Überspannungsspitzen nicht kritisch ist, kann die Verzögerungszeit dieser dritten und vierten Verzögerungsglieder 633, 634 fest vorgegeben sein. Die Verzögerungszeit dieser dritten und vierten Verzögerungsglieder 633, 634 könnte entsprechend des ersten und zweiten Verzögerungsglieds 631, 632 jedoch auch abhängig von einem Verzögerungssignal Sdel einstellbar sein. Dieses Verzögerungssignal Sdel, das die Verzögerungsdauern Td1 bestimmt, wird durch eine Verzögerungssignalerzeugungsschaltung 65 erzeugt.
Ein erstes Beispiel einer Verzögerungssignalerzeugungsschaltung 65 ist in 6 dargestellt. Diese in 6 dargestellte Verzögerungssignalerzeugungsschaltung 65 ist dazu ausgebildet, eine während eines Ansteuerzyklus maximal über einem der Freilaufelemente auftretende Spannung zu ermitteln, und das Verzögerungssignal Sdel abhängig von dieser Spannung einzustellen. Die dargestellte Verzögerungssignalerzeugungsschaltung 65 umfasst hierzu einen Spitzenwertgleichrichter 651, dem als Eingangssignal die Spannung über einem der Freilaufelemente, in dem Beispiel die Spannung V41 über dem ersten MOSFET 41, zugeführt ist. Dieser Spitzenwertgleichrichter 651 ist dazu ausgebildet, während eines Ansteuerzyklus den Spitzenwert, d. h. den Maximalwert, dieser Spannung V41 zu ermitteln und diesen Maximalwert an einem Ausgang als Spitzenwertsignal V41_max zur Verfügung zu stellen. Eine Information über die Dauer eines Ansteuerzyklus enthält der Spitzenwertgleichrichter 651 beispielsweise durch eines der primärseitigen Ansteuersignale, wie zum Beispiel das erste Ansteuersignal S21. Der Spitzenwertgleichrichter 651 beginnt beispielsweise jeweils mit einer steigenden Flanke dieses Ansteuersignals S21 mit einer neuen Auswertung der Spannung V41 über dem Freilaufelement 41.
Das am Ausgang des Spitzenwertgleichrichters 651 zur Verfügung stehende Spitzenwertsignal V41_max ist einem Vergleicher 652 zugeführt, der dieses Spitzenwertsignal mit einem Referenzwert Vref vergleicht, der durch eine Referenzspannungsquelle 653 erzeugt ist. Ein am Ausgang des Vergleichers 652 zur Verfügung stehendes Vergleichsignal S652 ist einem Regler 654 zugeführt, der das Verzögerungssignal Sdel zur Verfügung stellt. Die Schaltungskomponenten der Verzögerungssignalerzeugungsschaltung 65 sind so aufeinander abgestimmt, dass das Verzögerungssignal Sdel bzw. eine aus dem Verzögerungssignal Sdel resultierende Verzögerungszeit kleiner wird, wenn das Spitzenwertsignal V41_max während eines Ansteuerzyklus größer ist als der vorgegebene Referenzwert Vref. Denn, wenn das Spitzenwertsignal V41_max das Referenzsignal Vref übersteigt, wird angenommen, dass die Verzögerungsdauer zu groß ist, so dass eine große, zu einer hohen Überspannungsspitze führende Speicherladung in der Bodydiode des MOSFET 41 gespeichert wird. Der Regler 654 kann als Proportionalregler, Integralregler oder auch als Proportional-Integral-Regler ausgebildet sein. Das Ausgangssignal des Vergleicher 652 kann dabei proportional sein zu einer Differenz zwischen dem Spitzenwertsignal V41_max und dem Referenzsignal Vref. Darüber hinaus kann der Regler 654 auch so realisiert sein, dass er jedes Mal dann, wenn das Spitzenwertsignal V41_max während eines Ansteuerzyklus den Referenzwert Vref übersteigt, das Verzögerungssignal Sdel um einen vorgegebenen Wert reduziert, bzw. um einen vorgegebenen Wert erhöht, wenn das Spitzenwertsignal V41_max kleiner ist als der Referenzwert Vref. Der Vergleicher 652 ist in diesem Fall so ausgebildet, dass an seinem Ausgang lediglich eine Information darüber zur Verfügung steht, ob das Spitzenwertsignal V41_max größer oder kleiner als der Referenzwert Vref ist. Der Vergleicher 652 kann hierbei insbesondere als Fensterkomparator realisiert sein, der nur dann eine Änderung des Verzögerungssignals Sdel über den Regler 654 bewirkt, wenn das Spitzenwertsignal V41_max nach oben oder nach unten hin um einen vorgegebenen Wert von dem Referenzwert Vref abweicht.
In bereits erläuterter Weise nimmt der Wert des Spitzenwertsignals zu, wenn die Verzögerungszeit innerhalb eines Zeitfensters zunimmt, das mit einem Zeitpunkt beginnt, zu dem ein Stromfluss durch die Bodydiode einsetzt, und das mit einem Zeitpunkt endet, zu dem die Bodydiode vollständig mit Ladungsträgern überschwemmt ist. Ist die Verzögerungszeit hingegen so kurz, dass es zu einer Umkehr der Polung der über den MOSFET 41, 42 anliegenden Spannungen V41, V42 kommt, noch bevor die MOS-Kanäle sperren, so treten dann, wenn die MOS-Kanäle sperren, ebenfalls hohe Spannungsspitzen auf. Vor Sperren der MOS-Kanäle fließen in diesem Fall unerwünschte "Querströme" durch die Gleichrichterelemente 41, 42. Die in diesem Fall auftretenden Spannungsspitzen sind größer als die Spannungsspitzen, die bei einer optimal eingestellten Verzögerungszeit auftreten, also dann wenn einerseits keine Querströme fließen und wenn andererseits keine – oder nur eine im Hinblick auf die Erzeugung von Spannungsspitzen vernachlässigbar kleine – Ladung in der Bodydiode gespeichert wird.
Die im Hinblick auf die Erzeugung von Spannungsspitzen optimale Verzögerungszeit ist damit dann erreicht, wenn ein Minimum der über den Gleichrichterelementen 41, 42 ermittelbaren Spannungsspitzen erreicht ist. Zur Ermittlung dieses Minimums wird die Verzögerungszeit beispielsweise zu Beginn des Adaptionsprozesses auf einen Anfangswert eingestellt, der sicher groß genug ist, dass keine Querströme auftreten können. Aus gehend von diesem Anfangswert wird die Verzögerungszeit dann anschließend reduziert – beispielsweise mit jedem Ansteuerzyklus – und die Spannungsspitzen über den Gleichrichterelementen 41, 42 werden ausgewertet. Die während eines Ansteuerzyklus ermittelten Spannungsspitzen werden beispielsweise mit den Spannungsspitzen verglichen, die während des unmittelbar vorangehenden Ansteuerzyklus aufgetreten sind. Die Verzögerungszeit wird dabei mit jedem Ansteuerzyklus erneut reduziert, so lange aus einer Reduktion der Verzögerungszeit eine Reduktion der Spannungsspitzen resultiert. Resultiert aus einer weiteren Reduktion der Verzögerungszeit hingegen ein Anstieg der Spannungsspitzen, so ist das Optimum der Verzögerungszeit in Richtung zu kurzer Verzögerungszeiten überschritten und die zuletzt vorgenommene Reduktion der Verzögerungszeit wird beispielsweise rückgängig gemacht und die dann erhaltene Verzögerungszeit kann für den weiteren Betrieb beibehalten werden. Ein Vergleich der Spannungsspitzen mit einem Referenzwert ist bei diesem Verfahren nicht erforderlich.
Bei einem Beispiel ist vorgesehen, die Spannungsspitzen, die bei der optimalen Verzögerungszeit ermittelt wurden, zu speichern und mit den während der nachfolgenden Ansteuerzyklen auftretenden Spannungsspitzen zu vergleichen. Ein neuer Regelungsprozess zur Ermittlung der optimalen Verzögerungsdauer wird in diesem Fall beispielsweise dann begonnen, wenn die gemessenen Spannungsspitzen um mehr als einen vorgegebenen Wert von den abgespeicherten Werten abweichen. Eine solche Abweichung kann beispielsweise auf eine temperaturbedingte Veränderung der Signallaufzeiten hinweisen. Der neue Regelungsprozess kann beispielsweise mit der voreingestellten Anfangs-Verzögerungszeit starten. Alternativ kann durch eine Verlängerung der abgespeicherten Verzögerungszeit in einem Ansteuerzyklus und durch eine Verkürzung der abgespeicherten Verzögerungszeit in einem anderen Zyklus und durch eine mit dieser Variation der Verzögerungszeit einhergehende Änderung der Spannungsspitzen ermittelt werden, ob das neue Optimum der Verzögerungszeit gegenüber dem abgespeicherten Wert kür zer oder länger ist. Die Verzögerungszeit wird anschließend so lange in die entsprechende Richtung verändert, d. h. verlängert oder verkürzt wird, bis das neue Optimum erreicht ist.
Die in 6 dargestellte Verzögerungssignalerzeugungsschaltung 65 stellt lediglich ein Verzögerungssignal Sdel zur Verfügung, das sowohl dem ersten als auch dem zweiten Verzögerungsglied 631, 632 der in 5 dargestellten Ansteuerschaltung 60 zugeführt ist. Alternativ besteht die Möglichkeit, zwei Verzögerungssignalerzeugungsschaltungen vorzusehen, von denen eine erste die Spannung über dem ersten Freilaufelement 41 und von denen eine zweite die Spannung über dem zweiten Freilaufelement 42 auswertet und ein von der ersten Verzögerungssignalerzeugungsschaltung bereitgestelltes erstes Verzögerungssignal dem ersten Verzögerungsglied 631 und ein von der zweiten Verzögerungssignalerzeugungsschaltung erzeugtes zweites Verzögerungssignal dem zweiten Verzögerungsglied zuzuführen.
Bei einer Variante des erläuterten Verfahrens zur Einstellung der optimalen Verzögerungszeit ist vorgesehen, die auftretenden Spannungsspitzen, bzw. das Spitzenwertsignal V41_max mit einem zweiten Referenzsignal zu vergleichen, das größer ist als das Referenzsignal Vref, und den Schaltwandler abzuschalten, wenn die Spannungsspitzen dieses zweite Referenzsignal übersteigen. Das Abschalten erfolgt beispielsweise dadurch, dass die primärseitigen Schalter 21, 22 dauerhaft sperrend angesteuert werden. Alternativ oder zusätzlich besteht die Möglichkeit, den Schaltwandler abzuschalten, wenn ein Querstrom durch die Gleichrichterelemente 41, 42 fließt. Hierzu ist es lediglich erforderlich, die Stromrichtung eines die MOSFET 41, 42 in leitendem Zustand durchfließenden Stromes zu ermitteln und den Schaltwandler abzuschalten, wenn ein Stromfluss in einer Richtung entgegen der Sperrrichtung der Bodydioden ermittelt wird.
Für die bisherige Erläuterung wurde davon ausgegangen, dass fallende Flanken der Ansteuersignale für die Freilaufelemente zeitlich vor steigenden Flanken der primärseitigen Ansteuersignale erzeugt werden. Die primärseitigen Ansteuersignale werden – wie bereits erläutert – sekundärseitig erzeugt und über die Übertragungsschaltung 64 auf die Primärseite übertragen. Bedingt durch Signallaufzeiten über die Übertragungsschaltung 64 und bedingt durch Schalterverzögerungen kann es allerdings sogar erforderlich werden, steigende Flanken der primärseitigen Ansteuersignale noch vor fallenden Flanken der Ansteuersignale der Freilaufelemente zu erzeugen, um im Endeffekt dennoch zu erreichen, dass die Freilaufelemente 41, 42 sperren bevor die primärseitigen Schalter 21, 22 leiten. Bezug nehmend auf die Signalverläufe in 3 entspräche dies einer negativen Verzögerungsdauer Td1 zwischen den fallenden Flanken der Ansteuersignale S41, S42 der Freilaufelemente und den steigenden Flanken der primärseitigen Ansteuersignale S21. Die pulsweitenmodulierten Ausgangssignale S21', S22' des Pulsweitenmodulators 61 gemäß 5 können in diesem Fall unmittelbar als primärseitige Ansteuersignale verwendet werden. Verzögerungsglieder mit variabler Verzögerungszeit wären in diesem Fall vorzusehen, um nach Ablauf der variablen Verzögerungszeit nach steigenden Flanken der primärseitigen Ansteuersignale fallende Flanken der Ansteuersignale der Freilaufelemente zu erzeugen.
7 zeigt ein weiteres Beispiel einer Verzögerungssignalerzeugungsschaltung 65. Man macht sich bei dieser Verzögerungssignalerzeugungsschaltung 65 zu Nutze, dass der Wirkungsgrad des Schaltwandlers bei gleichbleibender Last abhängig ist von der Einstellung der Verzögerungszeit zwischen einer sperrenden Ansteuerung der sekundärseitigen Freilaufelemente und einer leitenden Ansteuerung der primärseitigen Schalter. Ist eine lange Verzögerungszeit eingestellt, so fließt für lange Zeit ein Freilaufstrom durch die Bodydioden. Hieraus resultiert eine hohe Speicherladung, die zur Erhöhung der Schaltverluste beiträgt. Darüber hinaus ist der Span nungsabfall über der leitenden Bodydiode höher als der über dem leitenden MOS-Kanal, was ebenfalls zu einer Erhöhung der Schaltverluste beiträgt. Bei der in 7 dargestellten Verzögerungssignalerzeugungsschaltung ist vorgesehen, den Wirkungsgrad des Schaltwandlers während aufeinanderfolgender Ansteuerzyklen miteinander zu vergleichen und abhängig von diesem Vergleich die Verzögerungszeit anzupassen.
Bei gleichbleibender Leistungsaufnahme einer an den Schaltwandler angeschlossenen Last stellt die Ausgangsspannung Vout des Schaltwandlers unmittelbar ein Maß für den Wirkungsgrad des Schaltwandlers dar. Verringert sich diese Ausgangsspannung Vout nach einer Änderung der Verzögerungsdauer, so lässt dies bei gleichbleibender Leistungsaufnahme der Last auf einen Verringerung des Wirkungsgrades schließen. In diesem Fall wird die zuvor vorgenommene Änderung der Verzögerungsdauer rückgängig gemacht und/oder die Verzögerungsdauer wird in die andere Richtung geändert, d. h. die Verzögerungsdauer wird verkürzt, wenn sich der Wirkungsgrad nach einer zuvor vorgenommenen Verlängerung der Verzögerungsdauer verschlechtert hat.
Die in 7 dargestellte Verzögerungssignalerzeugungsschaltung weist ein Abtast- und Halteglied 661 auf, das die Ausgangsspannung bzw. das von der Ausgangsspannung abhängige Ausgangsspannungssignal Sout jeweils zu vorgegebenen Zeitpunkten während eines Ansteuerzyklus abtastet. Die Abtastzeitpunkte werden beispielsweise durch eines der primärseitigen Ansteuersignale, in dem Beispiel das erste Ansteuersignal S21, vorgegeben. Um Abtastwerte der Ausgangsspannung aus zwei aufeinanderfolgenden Ansteuerzyklen zur Verfügung zu haben, weist die in 7 dargestellte Verzögerungssignalerzeugungsschaltung 65 ein Register 662 auf, in dem ein Abtastwert des Abtast- und Haltegliedes 661 jeweils für die Dauer eines Ansteuerzyklus gespeichert wird. Die Speicherung des Abtastwertes erfolgt beispielsweise nach Maßgabe desselben Signals, das die Abtastzeitpunkte bestimmt. Ein am Ausgang des Abtast und Haltegliedes 661 zur Verfügung stehender aktueller Abtastwert S661 und ein am Ausgang des Registers zur Verfügung stehender Abtastwert S662 aus dem vorherigen Ansteuerzyklus sind einer Regelschaltung 663 zur Erzeugung des Verzögerungssignals Sdel zugeführt. Die Regelschaltung 663 vergleicht die beiden Abtastwerte S661, S662 und ändert das Verzögerungssignal Sdel, wenn ein Vergleich dieser beiden Abtastsignale S661, S662 ergibt, dass sich der Wirkungsgrad des Schaltwandlers vom früheren Ansteuerzyklus auf den momentanen Ansteuerzyklus verschlechtert hat. Ein Maß für eine Verschlechterung des Wirkungsgrades ist hierbei eine Verringerung der Ausgangsspannung vom vorangehenden Ansteuerzyklus auf den momentanen Ansteuerzyklus. Wurde das Verzögerungssignal vom vorherigen auf den momentanen Ansteuerzyklus geändert, so wird diese Änderung bei Detektion einer Verschlechterung des Wirkungsgrades rückgängig gemacht und das Verzögerungssignal Sdel und/oder das Verzögerungssignal wird für den nächsten Ansteuerzyklus in die entgegengesetzte Richtung geändert.
Bei einem weiteren Verfahren zur Optimierung der Verzögerungszeit ist vorgesehen, anstelle der Spannungsspitzen über den Gleichrichterelementen die Temperatur der Gleichrichterelemente auszuwerten. Man macht sich hierbei zu Nutze, dass sich die Temperatur entsprechend der Spannungsspitzen verhalt, d. h. wenn aufgrund einer nicht optimal eingestellten Verzögerungszeit hohe Spannungsspitzen auftreten, so treten entsprechend hohe Temperaturen der Gleichrichterelemente auf. Die zuvor für die Spannungsspitzen erläuterten Auswerteverfahren sind damit entsprechend auf die Temperatur anzuwenden.
Eine Regelschleife zur Anpassung eines Duty-Cycle der primärseitigen Ansteuersignale S21, S22 bei Abweichen der Ausgangsspannung Vout von einem Sollwert ist aufgrund eines noch zu erläuternden integrierenden Regelverhaltens dieser Regelschleife zu langsam, um bereits bei kurzfristigen Schwankungen der Ausgangsspannung zu reagieren, also bei solchen Schwankungen der Ausgangsspannung Vout von Ansteuerzyklus zu Ansteuerzyklus, die durch eine Variation der Verzögerungsdauer hervorgerufen werden, zu reagieren.
Zum besseren Verständnis wird die Regelung der Ausgangsspannung Vout nachfolgend anhand der 8 und 9 erläutert, in denen ein Beispiel eines Pulsweitenmodulators 61 zur Erzeugung der pulsweitenmodulierten Signale S21', S22' und zeitliche Verläufe der in dem Pulsweitenmodulator 61 vorkommenden Signale dargestellt sind. Der in 8 dargestellte Pulsweitenmodulator 61 weist einen Sägezahngenerator 611 auf, der ein Sägezahnsignal SW erzeugt. Dieses Sägezahnsignal SW ist einem Takteingang eines D-Flip-Flops 612 zugeführt, dessen invertierender Ausgang Q' auf den Dateneingang D zurückgekoppelt ist. Das Sägezahnsignal SW wird bei diesem Pulsweitenmodulator mit einem Regelsignal S1 verglichen, das durch einen Regler 614 abhängig von einem Vergleich des Ausgangsspannungssignals Sout mit einem Sollwertsignal Vc erzeugt wird. Das Sollwertsignal Vc bestimmt hierbei den Sollwert, auf den die Ausgangsspannung Vout eingeregelt werden soll. Der Regler 614 besitzt beispielsweise ein integrierendes Verhalten (I-Verhalten) oder ein Proportional-Integral-Verhalten (PI-Verhalten) und erzeugt das Regelsignal S1 abhängig von der Differenz zwischen dem Ausgangsspannungssignal Sout und dem Sollwertsignal Vc. Ein Ausgangssignal S613 des Komparators 613 ist bei diesem Pulsweitenmodulator 61 ersten Eingängen zweiter UND-Gatter 615, 616 zugeführt, wobei einem zweiten Eingang des ersten UND-Gatters 615 das nicht-invertierte Ausgangssignal des Flip-Flops 612 und dem zweiten Eingang des zweiten UND-Gatters 616 das invertierte Ausgangssignal des Flip-Flops 612 zugeführt ist. Am Ausgang des ersten UND-Gatters 615 steht das erste pulsweitenmodulierte Signal S21', am Ausgang des zweiten UND-Gatters 616 steht das zweite pulsweitenmodulierte Signal S22' zur Verfügung. Diese pulsweitenmodulierte Signale S21', S22' beginnen zeitversetzt um eine Signalperiode des Sägezahnsignals SW mit jeder zweiten Signalperiode. Die Ansteuersignale enden jeweils dann, wenn das Sägezahnsignal SW während der jeweiligen Periode das Regelsignal S1 übersteigt.
Der Regler 614 ist dabei so realisiert, dass das Regelsignal S1 größer wird, wenn die Ausgangsspannung Vout bedingt durch eine höhere Leistungsaufnahme einer an den Ausgang angeschlossenen Last absinkt. Hierdurch erhöht sich der Duty-Cycle bis die Leistungsaufnahme des Schaltwandlers soweit angestiegen ist, um den erhöhten Leistungsbedarf der Last zu decken. Das Regelverhalten des Reglers 614 bestimmt hierbei maßgeblich eine Zeitverzögerung zwischen einer Änderung der Ausgangsspannung und einer Änderung des Duty-Cycle.
Als Übertragungsschaltung 64 zur Übertragung der sekundärseitig erzeugten Ansteuersignale auf die Primärseite eignen sich bei der Ansteuerschaltung gemäß 5 beliebige Übertragungsschaltungen, die zur Signalübertragung über eine Potentialbarriere geeignet sind. Solche Übertragungsschaltungen sind beispielsweise Optokoppler, Ansteuertransformatoren oder Funkübertragungsvorrichtungen für eine Signalübertragung mittels Hochfrequenzsignalen.
Als Übertragungsschaltung eignet sich insbesondere eine Übertragungsschaltung mit einem Luftspulenübertrager (Coreless Transformer), wie sie beispielsweise in 10 dargestellt ist. Coreless Transformer sind Transformatoren ohne Transformatorkern, die sich platzsparend in oder auf integrierten Schaltungen realisieren lassen. 10 zeigte eine Übertragungsschaltung 64 mit einem Coreless Transformer 641, der eine Primärwicklung 642 aufweist, die sekundärseitig in dem Schaltwandler angeordnet ist, und der eine Sekundärwicklung 643 aufweist, die primärseitig in dem Schaltwandler angeordnet ist. Die Übertragungsschaltung 64 kann zwei Coreless Transformer aufweisen, wobei jeder der Coreless Transformer für die Übertragung eines der primärseitigen Ansteuersignale verwendet wird. Darüber hinaus besteht auch die Möglichkeit, die primärseitigen Ansteuersignale, im Zeitmultiplex über ei nen einzigen Coreless Transformer zu übertragen. Man macht sich hierbei zu Nutze, dass sich die Einschaltperioden der beiden primärseitigen Ansteuersignale zeitlich nicht überlappen.
Die Funktionsweise der Übertragungsschaltung 64 wird nachfolgend für einen Übertragungskanal mit einem Coreless Transformer 641 erläutert, über den – wie bereits erläutert – ein einziges Ansteuersignal oder beide Ansteuersignale im Zeitmultiplex übertragen werden können. Das sekundärseitig erzeugte Ansteuersignal S21_s bzw. S22_s kann unmittelbar der Primärwicklung 642 des Coreless Transformers zugeführt werden. Bei einer steigenden Flanke des Ansteuersignals S21_s bzw. S22_s resultiert ein positiver Spannungsimpuls einer Spannung V643 über der Sekundärwicklung des Coreless Transformers 641. Ein zeitlicher Verlauf dieser Sekundärspannung V643 ist in 11 abhängig vom zeitlichen Verlauf des jeweiligen Ansteuersignals S21_s bzw. S22_s dargestellt. Bei einer fallenden Flanke des Ansteuersignals S21_s bzw. S22_s entsteht ein negativer Spannungsimpuls der Sekundärspannung V643. Zur Rekonstruktion des übertragenen Ansteuersignals S21_s bzw. S22_s aus der Sekundärspannung V643 weist die Übertragungsschaltung 64 eine an die Sekundärwicklung 643 angeschlossene Auswerteschaltung auf. Diese Auswerteschaltung umfasst zwei Vergleicher 644, 646 die die Sekundärspannung V643 mit einem ersten Spannungspegel V645, in dem Beispiel einem positiven Spannungspegel, und einem zweiten Spannungspegel, in dem Beispiel einem negativen Spannungspegel V647, vergleichen. Übersteigt die Sekundärspannung V643 den positiven Spannungspegel, so wird von einer steigenden Flanke des übertragenen Ansteuersignals ausgegangen. Unterschreitet die Sekundärspannung V643 den negativen Spannungspegel, so wird von einer fallenden Flanke des übertragenen Ansteuersignals S21_s bzw. S22_s ausgegangen. Ausgangssignale S644, S646 der Vergleicher sind einem Flip-Flop 648 zugeführt, das durch den ersten Vergleicher 644 gesetzt wird, wenn die Sekundärspannung V643 den positiven Spannungspegel überschreitet, und das durch den zweiten Vergleicher 646 zurückgesetzt wird, wenn die Sekundärspannung V643 den negativen Spannungspegel unterschreitet. Die von der Ansteuerschaltung (60 in 1) bereitgestellten Ansteuersignale S21, S22 stehen bei Verwendung der in 10 dargestellten Übertragungsschaltung 64 am Ausgang des Flip-Flops 648 zur Verfügung.
Eine Übertragungsschaltung 64 mit einem Coreless Transformer als Übertragungselement ermöglicht eine sehr schnelle Signalübertragung, d. h. eine Signalübertragung mit geringen Signalverzögerungen, und mit hohen Übertragungsraten, die im Bereich von 100 MHz und höher liegen können. Anders als beispielsweise bei Optokopplern sind die Übertragungseigenschaften eines Coreless Transformers außerdem nicht – oder nur in deutlich geringerem Umfang – von Sekundäreinflüssen, wie beispielsweise Umgebungstemperatur oder (Gesamt-)Betriebsdauer abhängig.
Das erläuterte Konzept, einen zeitlichen Abstand zwischen der leitenden Ansteuerung eines primärseitig angeordneten Schalters in einem Schaltwandler und einer sperrenden Ansteuerung eines schaltbaren Freilaufelements in diesem Schaltwandler adaptiv einzustellen, ist selbstverständlich nicht auf die anhand von 1 erläuterte Schaltungstopologie beschränkt, sondern auf beliebige Schaltwandlertopologien anwendbar, bei denen sekundärseitig ein schaltbares Freilaufelement vorhanden ist, das nach Einschalten eines primärseitigen Schalters kommutiert wird.
12 zeigt für den Schaltwandler gemäß 1 eine Alternative zu der in 1 dargestellten sekundärseitigen Topologie. Bei der in 12 dargestellten Schaltungstopologie weist die Sekundärwicklung 32 einen Mittenabgriff auf, der an die zweite Ausgangsklemme 14 angeschlossen ist und der damit auf sekundärseitigem Bezugspotential GND_s liegt. Durch diesen Mittenabgriff wird die Sekundärwicklung 32 in zwei Teilwicklungen, eine erste Teilwicklung 32₁ und eine zweite Teilwicklung 32₂ , unterteilt. Bei der in 12 dargestellten Schaltungstopologie ist sekundärseitig lediglich eine Speicherdrossel 43 vorhanden, die in Reihe zu dem Ausgangskondensator 45 geschaltet ist. Ein der zweiten Ausgangsklemme 14 abgewandter Anschluss der ersten Teilwicklung 32₁ ist über ein erstes Gleichrichterelement 46, beispielsweise eine Diode, an die Speicherdrossel 43 angeschlossen, und ein der zweiten Ausgangsklemme 14 abgewandter Anschluss der zweiten Teilwicklung 32₂ ist über ein zweites Gleichrichterelement 47, beispielsweise eine Diode, an die Speicherdrossel 43 angeschlossen. Parallel zu der Reihenschaltung der Speicherdrossel 43 und dem Ausgangskondensator 45 ist ein Freilaufelement 41 geschaltet, das in dem Beispiel als n-Kanal-MOSFET mit integrierter Bodydiode realisiert ist.
Die Funktionsweise der in 12 dargestellten sekundärseitigen Gleichrichteranordnung wird nachfolgend anhand eines in 13 dargestellten zeitlichen Verlaufs der Sekundärspannung V32 erläutert. Dargestellt sind in 13 außerdem zeitliche Verläufe der primärseitigen Ansteuersignale S21, S22 der Halbbrückenschalter (21, 22 in 1) sowie ein zeitlicher Verlauf des Ansteuersignals S41 des als MOSFET realisierten Freilaufelements 41. Ein Ansteuerzyklus lässt sich entsprechend der Ausführungen zu 2 in vier unterschiedliche Phasen unterteilen, eine erste und eine zweite Ladephase I, III sowie zwei Freilaufphasen II, IV. Während der ersten Ladephase I liegt eine positive Sekundärspannung V32 über der Sekundärwicklung 32 an. Das erste Gleichrichterelement 46 ist während dieser Betriebsphase in Flussrichtung gepolt, wobei die Speicherdrossel 43 Energie über die erste Teilwicklung 32₁ der Sekundärwicklung 32 aufnimmt. Zur Vermeidung eines Kurzschlusses dieser ersten Teilwicklung 32₁ ist das Freilaufelement 41 während dieses Betriebszustandes sperrend angesteuert. Während der nachfolgenden ersten Freilaufphase II übernimmt das Freilaufelement 41 einen Freilaufstrom der Speicherdrossel 43. Der MOSFET 41 ist dabei so verschaltet, dass der Freilaufstrom durch die Bodydiode des MOSFET 41 ü bernommen werden kann. Zur Reduzierung von Schaltverlusten wird der MOSFET 41 während dieser Betriebsphase jedoch leitend angesteuert. Während der nachfolgenden zweiten Ladephase III liegt eine negative Sekundärspannung V32 über der Sekundärwicklung 32 an. Die Speicherdrossel 43 nimmt während dieser zweiten Ladephase III Energie von der zweiten Teilwicklung 32₂ auf. Das zweite Gleichrichterelement 47 ist während dieses Betriebszustandes in Flussrichtung gepolt. Das Freilaufelement 41 ist während dieses Betriebszustandes sperrend angesteuert, um einen Kurzschluss der zweiten Teilwicklung 32₂ zu vermeiden. Während der anschließenden zweiten Freilaufphase IV übernimmt das Freilaufelement 41 einen Freilaufstrom der Speicherdrossel 43. Dieser Freilaufstrom könnte vollständig durch die Bodydiode 41 übernommen werden; zur Verringerung von Schaltverlusten ist das Freilaufelement 41 während dieser Betriebsphase jedoch leitend angesteuert.
Die Gleichrichterelemente 46, 47 könnten entsprechend des Freilaufelements 41 als MOSFET mit integrierter Freilaufdiode realisiert sein. Eine leitende Ansteuerung des als erstes Gleichrichterelement 46 eingesetzten MOSFET könnte gleichzeitig mit einer Ansteuerung des ersten Halbbrückenschalters 21, also abhängig von dem ersten Ansteuersignal S21 erfolgen, und eine leitende Ansteuerung des als zweites Gleichrichterelement 47 eingesetzten MOSFET könnte dann gleichzeitig mit der leitenden Ansteuerung des zweiten Halbbrückenschalters 22 bzw. abhängig von dem zweiten Ansteuersignal S22 erfolgen. Die Gleichrichterelemente können dabei mit einem zeitlichen Versatz nach leitender Ansteuerung des jeweiligen Halbbrückenschalters 21 bzw. 22 leitend angesteuert und mit einem zeitlichen Versatz vor sperrender Ansteuerung des jeweiligen Halbbrückenschalters 21 bzw. 22 sperrend angesteuert werden. Die zeitlichen Verzögerungen sind hierbei unkritisch hinsichtlich des Auftretens von Überspannungsspitzen. Eine maximale Sperrspannung liegt über diesen Gleichrichterelementen 46, 47 während der Freilaufphasen an. Diese maximale Sperrspannung entspricht dabei einem Spannungsabfall über dem in Flussrichtung gepolten Freilaufelement 41; dieser Spannungsabfall liegt maximal im Bereich der Flussspannung der Bodydiode und damit bei etwa 0,7 V.
Um sicher zu vermeiden, dass die Teilwicklungen 32, 32₂ der Sekundärwicklung 32 während der Ladephasen kurzgeschlossen werden, erfolgt eine leitende Ansteuerung des Freilaufelements S41 zeitverzögert nach einer sperrenden Ansteuerung der primärseitigen Halbbrückenschalter 21, 22, und eine sperrende Ansteuerung des Freilaufelements 41 erfolgt zeitlich versetzt vor einer leitenden Ansteuerung der primärseitigen Schalter 21, 22. Verzögerungszeiten zwischen fallenden Flanken der primärseitigen Ansteuersignale und steigenden Flanken des Ansteuersignals S41 des Freilaufelements 41 sind in 13 mit Td2 bezeichnet. Verzögerungszeiten zwischen fallenden Flanken des Ansteuersignals S41 des Freilaufelements 41 und steigenden Flanken der Ansteuersignale S21 bzw. S22 sind in 13 mit Td1 bezeichnet. Kritisch hinsichtlich des Auftretens von Überspannungsspitzen sind dabei die Verzögerungsdauern zwischen den fallenden Flanken des Ansteuersignals S41 des Freilaufelements 41 und den steigenden Flanken der primärseitigen Ansteuersignale S21, S22. Während dieser Verzögerungsdauer Td1 übernimmt die Bodydiode des MOSFET 41 den Freilaufstrom der Speicherdrossel 43, wobei es anschließend zu einer harten Kommutierung dieser Bodydiode kommt, sobald eine positive Spannung über der ersten Teilwicklung 32₁ oder eine negative Spannung über der zweiten Teilwicklung 32₂ anliegt. Es ist daher vorgesehen, diese Verzögerungszeit Td1 adaptiv einzustellen. Zur Einstellung dieser Verzögerungszeit können dabei die zuvor erläuterten Verfahren angewendet werden, d. h. es kann beispielsweise eine maximal über dem Freilaufelement 41 auftretende Spannung ausgewertet werden, oder der Wirkungsgrad des Schaltwandlers kann von Ansteuerzyklus zu Ansteuerzyklus ausgewertet werden.
Ein Beispiel einer Adaptionsschaltung 63 zur Erzeugung der primärseitigen Ansteuersignale S21, S22 und des Ansteuersig nals S41 für das Freilaufelement 41, derart, dass diese Signale gemäß der Erläuterungen zu 13 zeitlich zueinander in Beziehung stehen, ist in 14 dargestellt. Der Aufbau dieser Adaptionsschaltung entspricht der anhand von 5 erläuterten Adaptionsschaltung mit dem Unterschied, dass den beiden Flip-Flops 635, 636 ein ODER-Gatter 637 nachgeschaltet ist, an dessen Ausgang das Ansteuersignal S41 für das Freilaufelement 41 zur Verfügung steht. Abweichend von der Adaptionsschaltung 63 gemäß 14 erfolgt ein Zurücksetzen des ersten Flip-Flops 635 bei der in 14 dargestellten Schaltungsanordnung abhängig von dem zweiten pulsweitenmodulierten Signal S22', während ein Zurücksetzen des zweiten Flip-Flops 636 abhängig von dem ersten pulsweitenmodulierten Signal S21' erfolgt. Das erste Flip-Flop 635 dient bei dieser Schaltung zur Erzeugung des Ansteuersignals S41 für das Freilaufelement 41 während der ersten Freilaufphase II, während das zweite Flip-Flop 636 zur Erzeugung des Ansteuersignals S41 für den MOSFET 41 während der zweiten Freilaufphase IV dient. Das erste und zweite Verzögerungselement 631, 632 bestimmen dabei jeweils die erste Verzögerungszeit Td1 zwischen fallenden Flanken des Freilaufelementansteuersignals S41 und steigenden Flanken der primärseitigen Ansteuersignale. Diesen Verzögerungsgliedern 631, 632 ist das Verzögerungssignal Sdel zur Einstellung der Verzögerungszeit zugeführt.
Das zweite und dritte Verzögerungsglied 633, 634 bestimmen die Verzögerungszeit zwischen fallenden Flanken der primärseitigen Ansteuersignale S21, S22 und steigenden Flanken des Freilaufelementansteuersignals S41. Da diese Verzögerungszeit – wie bereits erläutert – nicht kritisch hinsichtlich des Auftretens von Überspannungsspitzen ist, können die Verzögerungszeiten dieser Verzögerungsglieder 633, 634 fest gewählt sein. Selbstverständlich besteht jedoch auch die Möglichkeit, diese Verzögerungsglieder 633, 634 als variable Verzögerungsglieder zu realisieren, denen das Verzögerungssignal Sdel zur Einstellung der Verzögerungszeit zugeführt ist.
15 zeigt einen Durchflusswandler (forward converter) der primärseitig nur einen Schalter 21 aufweist, der beispielsweise als Transistor, speziell als MOSFET, ausgebildet ist. Dieser eine Schalter ist in Reihe zu der Primärwicklung 31 des Transformators geschaltet. Um bei Abschalten dieses Schalters 21 primärseitig eine Überspannung zu verhindern, die aus einer zuvor in der Primärwicklung 31 gespeicherten Energie resultiert, weist der Transformator 30 eine Hilfswicklung 33 auf, die einen zu dem Wicklungssinn der Primärwicklung 31 und der Sekundärwicklung 32 entgegengesetzten Wicklungssinn aufweist. Diese Hilfswicklung 33 ist in Reihe zu einem Gleichrichterelement 27, beispielsweise einer Diode, geschaltet. Die Reihenschaltung mit der Hilfswicklung 33 und dem Gleichrichterelement 27 liegt hierbei parallel zu der Reihenschaltung mit der Primärwicklung 31 und dem Schalter 21.
Die sekundärseitige Topologie des in 15 dargestellten Schaltwandlers entspricht der anhand von 12 erläuterten Topologie mit dem Unterschied, dass die Sekundärwicklung 32 des Schaltwandlers gemäß 15 keine Mittenanzapfung (center tap) aufweist. Entsprechend ist nur ein Gleichrichterelement 46 vorhanden, das zwischen den der zweiten Ausgangsklemme 14 abgewandten Anschluss der Sekundärwicklung 32 und die Speicherdrossel 43 geschaltet ist. Die sekundärseitige Schaltungstopologie gemäß 15 erhält man ausgehend von der Schaltungstopologie gemäß 12, wenn auf die zweite Sekundärwicklung 32₂ und das zweite Gleichrichterelement 47 verzichtet wird.
Die Funktionsweise des in 15 dargestellten Eintransistor-Durchflusswandlers wird nachfolgend anhand zeitlicher Verläufe des Ansteuersignals S21 des primärseitigen Schalters 21, der Sekundärspannung V32 sowie eines Ansteuersignals S41 des Freilaufelements 41 erläutert, die in 16 dargestellt sind. Während eines Ansteuerzyklus werden der primär seitige Schalter 21 und das sekundärseitige Freilaufelement 41 jeweils für eine Einschaltdauer leitend angesteuert. Ein Ansteuerzyklus unterteilt sich hierbei in drei unterschiedliche Betriebsphasen, eine Ladephase V und zwei Freilaufphasen VII. Während der Ladephase V ist der primärseitige Schalter 21 leitend angesteuert. Die Sekundärspannung V32 ist während dieser Ladephase eine positive Spannung. Während dieser Ladephase ist das sekundärseitige Gleichrichterelement 46 in Flussrichtung gepolt, wodurch die Speicherdrossel 43 Energie über dieses Gleichrichterelement 46 von der Sekundärwicklung 32 aufnimmt. Am Ende der Ladephase V, wenn der primärseitige Schalter 21 sperrt, ändert sich das Vorzeichen der Sekundärspannung V32, wodurch das sekundärseitige Gleichrichterelement 46 sperrt. Ein dann fließender Freilaufstrom 43 der Speicherdrossel wird von dem Freilaufelement 41 übernommen. Während dieser Betriebsphase, bei der eine negative Sekundärspannung V32 vorliegt, speist die Hilfswicklung die zuvor in der Primärwicklung 31 gespeicherte Energie an die Eingangsklemmen 11, 12 zurück. Diese Phase, die die erste Freilaufphase darstellt, endet, wenn die Primärwicklung 31 vollständig entmagnetisiert ist. Die Sekundärspannung V32 sinkt dann auf Null ab, bis mit erneutem Einschalten des primärseitigen Schalters 21 ein erneuter Ansteuerzyklus beginnt. Die Betriebsphase zwischen dem Absinken der Sekundärspannung und dem erneuten Einschalten des primärseitigen Schalters bildet die zweite Freilaufphase, während der das Freilaufelement 41 leitend angesteuert bleibt.
Um während der Ladephase V einen Kurzschluss der Sekundärwicklung 32 zu vermeiden, ist das Freilaufelement 41 während dieser Ladephase sperrend angesteuert. Aus Sicherheitsgründen wird das Freilaufelement 41 erst zeitverzögert nach einer sperrenden Ansteuerung des primärseitigen Schalters 21 leitend angesteuert. Diese Zeitverzögerung ist in 16 mit Td2 bezeichnet. Entsprechend wird das Freilaufelement 41 zeitlich vor einer leitenden Ansteuerung des primärseitigen Halbleiterschalters 21 sperrend angesteuert. Eine Verzöge rungszeit zwischen einer sperrenden Ansteuerung des Freilaufelements S41 und einer leitenden Ansteuerung des primärseitigen Halbleiterschalters 21 ist in 16 Td1 bezeichnet. Kritisch hinsichtlich eines Auftretens von Überspannungsspitzen an dem Freilaufelement 41 ist hierbei der Übergang zwischen der sperrenden Ansteuerung des Freilaufelements 41 und der leitenden Ansteuerung des primärseitigen Schalters 21. Während dieses Übergangsbereiches, während dem das Freilaufelement 41 noch von einem Freilaufstrom 43 der Speicherdrossel durchflossen wird, übernimmt die Bodydiode des als Freilaufelement eingesetzten MOSFET 41 den Freilaufstrom. Bei einer anschließenden Umpolung der über dem Freilaufelement 41 anliegenden Spannung kann die bei leitender Bodydiode in dem MOSFET 41 gespeicherte Ladung in erläuterter Weise zu Spannungsspitzen führen. Es ist daher vorgesehen, diese Verzögerungszeit Td1 in erläuterter Weise adaptiv einzustellen.
Ein Ansteuerschaltung 60 zur Erzeugung des primärseitigen Ansteuersignals S21 und des Ansteuersignals S41 für das Freilaufelement 41 ist in 17 dargestellt. Diese Ansteuerschaltung 60 weist einen Pulsweitenmodulator 61 zur Erzeugung eines pulsweitenmodulierten Signals S21' abhängig von dem Ausgangsspannungssignal Sout auf. Dieser Pulsweitenmodulator 46 kann ein herkömmlicher Pulsweitenmodulator zur Erzeugung eines primärseitigen Ansteuersignals für einen Eintransistor-Durchflusswandler sein. Dieses pulsweitenmodulierte Signal S21' wird durch ein Verzögerungsglied 631 mit variabler Verzögerungszeit verzögert. Ein am Ausgang dieses Verzögerungsglieds 631 zur Verfügung stehendes Signal bildet das primärseitige Ansteuersignal, das über die Übertragungsschaltung 46 auf die Primärseite übertragen wird. Das Verzögerungsglied 631 ist Teil einer Adaptionsschaltung 63 zur Erzeugung des primärseitigen Ansteuersignals S21 und des Ansteuersignals S41 für das Freilaufelement. Aufbau und Funktionsweise dieser Adaptionsschaltung 63 entsprechen dem Aufbau und der Funktionsweise des Schaltungsteils der Adaptionsschaltung 63 gemäß 5, der zur Erzeugung des Ansteuersignals S41 des ersten Freilaufelements dient. Das am Ausgang des variablen Verzögerungsglieds 631 zur Verfügung stehende primärseitige Ansteuersignal S21 wird hierbei über ein weiteres Verzögerungsglied 631 einem invertierenden Setz-Eingang 635 eines Flip-Flops zugeführt. Am Ausgang dieses Flip-Flops steht das Ansteuersignal S41 für das Freilaufelement 41 zur Verfügung. Ein Rücksetzen dieses Flip-Flops 635 erfolgt abhängig von dem pulsweitenmodulierten Ausgangssignal S21' des Pulsweitenmodulators 61.
Das Gleichrichterelement 46 des in 15 dargestellten Schaltwandlers kann Bezug nehmend auf 18 als MOSFET mit integrierter Bodydiode realisiert sein. Der MOSFET – beispielsweise ein n-Kanal-MOSFET – ist hierbei so geschaltet, dass die Bodydiode von der Sekundärwicklung 32 zu der Speicherdrossel 43 in Flussrichtung gepolt ist. Dieser MOSFET 46 wird während der Ladephase V, also während der Zeitdauer, während der der primärseitige Schalter 21 geschlossen ist und während der ein Strom von der Sekundärwicklung 32 zu der Speicherdrossel 43 fließt, leitend angesteuert wird, um dadurch die an dem Freilaufelement 46 entstehenden Schaltverluste zu reduzieren. Aus Sicherheitsgründen wird der MOSFET 46 dabei zeitverzögert zu einer leitenden Ansteuerung des primärseitigen Schalters 21 leitend angesteuert und zeitverzögert vor einer sperrenden Ansteuerung des primärseitigen Schalters 21 sperrend angesteuert. Ansonsten könnte ein Teil der im Sekundärkreis vorhandenen Energie wieder über den Transformator 30 an den Primärkreis zurück übertragen werden. Kritisch hinsichtlich eines Auftretens von Überspannungsspitzen ist dabei die Verzögerungszeit zwischen der sperrenden Ansteuerung des MOSFET 46 und der sperrenden Ansteuerung des primärseitigen Schalters 21. Während dieser Zeitdauer fließt der Ladestrom über die Bodydiode des MOSFET 46, wobei es anschließend nach Öffnen des primärseitigen Schalters zu einer Umpolung der über dem MOSFET 46 anliegenden Spannung kommt. Diese Verzögerungsdauer, die in 19 mit Td1 bezeichnet ist, wird daher adaptiv eingestellt, wobei für die Einstel lung der Verzögerungsdauer in bereits erläuterter Weise beispielsweise Spannungsspitzen über dem Gleichrichterelement oder der Wirkungsgrad des Schaltwandlers ausgewertet werden kann.
Es sei darauf hingewiesen, dass das Gleichrichterelement 46 und die zuvor erläuterten Freilaufelemente 41, 42 grundsätzlich die gleiche Aufgabe erfüllen, nämlich Strom in einer Richtung zu leiten und in entgegengesetzter Richtung zu sperren. Die Freilaufelemente 41, 42 sind ebenfalls Gleichrichterelemente, allerdings solche mit der speziellen Funktion, einen Freilaufstrom der sekundärseitigen Speicherdrossel außerhalb der Ladephasen zu übernehmen, also dann wenn der den Ladevorgang verursachende Schalter sperrend angesteuert ist.
Eine Schaltungsanordnung zur Erzeugung des Ansteuersignals S46 des Gleichrichterelements 46 aus dem primärseitigen Ansteuersignal S21s bzw. dem pulsweitenmodulierten Signal S21' ist in 20 dargestellt. Diese Schaltungsanordnung weist ein Flip-Flop 639 auf, dessen Setz-Eingang das primärseitige Ansteuersignal S21_s über ein Verzögerungsglied 638 zugeführt ist, und dessen invertierendem Rücksetzeingang das pulsweitenmodulierte Signal S21' zugeführt ist. Am Ausgang dieses Flip-Flops steht das Ansteuersignal S46 für das Gleichrichterelement 46 zur Verfügung. Das bereits zuvor anhand von 17 erläuterte variable Verzögerungsglied 631 bestimmt hierbei eine zeitliche Verzögerung zwischen der fallenden Flanke des Ansteuersignals S46 des Gleichrichterelements 46 und der fallenden Flanke des Ansteuersignals S21. Das Verzögerungsglied 638 bestimmt die zeitliche Verzögerung zwischen der steigenden Flanke des primärseitigen Ansteuersignals S21 und der steigenden Flanke des Ansteuersignals S46 des Gleichrichterelements 46. Bei Verwendung eines gemeinsamen Verzögerungsglieds 631 für die Erzeugung des Ansteuersignals S41 des Freilaufelements und des Ansteuersignals S46 des Gleichrichterelements sind die Verzögerungsdauern Td1 gemäß 16 und Td1 gemäß 19 gleich. Selbstverständlich besteht auch die Möglichkeit, unterschiedliche Verzögerungsglieder mit unterschiedlichen adaptiv eingestellten Verzögerungsdauern vorzusehen. In diesem Fall sind zwei Verzögerungssignalerzeugungsschaltungen vorzusehen, eine erste Verzögerungssignalerzeugungsschaltung, die das Verzögerungssignal für die zeitliche Verzögerung zwischen dem primärseitigen Ansteuersignal S21 und dem Ansteuersignal S41 des Freilaufelements 41 vorgibt, und eine zweite Verzögerungssignalerzeugungsschaltung, die die Verzögerung zwischen dem primärseitigen Ansteuersignal S21 und dem Ansteuersignal S46 des Gleichrichterelements 46 vorgibt.
21 zeigt ein weiteres Beispiel eines Schaltwandlers, bei dem das zuvor erläuterte Konzept einer adaptiven Einstellung einer Verzögerungszeit zwischen einer Ansteuerung eines primärseitigen Schalters und einer Ansteuerung eines sekundärseitigen Freilaufelements anwendbar ist. Dieser Schaltwandler unterscheidet sich von dem in 15 dargestellten Schaltwandler dadurch, dass primärseitig zwei Schalter 21, 21' vorhanden sind, die jeweils in Reihe zu der Primärwicklung des Transformators 30 geschaltet sind. Ein erster Schalter 21 ist hierbei zwischen die zweite Eingangsklemme 12 und die Primärwicklung 31 geschaltet, während ein zweiter Schalter 21' zwischen die erste Eingangsklemme 11 und die Primärwicklung 31 geschaltet ist. Die beiden Schalter 21, 21' sind durch ein gemeinsames Ansteuersignal S21 angesteuert, und werden damit gleichzeitig leitend und gleichzeitig sperrend angesteuert. Eine Hilfswicklung ist bei diesem Transformator 30 im Gegensatz zu dem Transformator gemäß 15 nicht vorhanden. Stattdessen sind zwei Freilaufelemente 28, 29 vorhanden, die beispielsweise als Dioden realisiert sind. Ein erstes 28 dieser Freilaufelemente ist in Flussrichtung zwischen die zweite Anschlussklemme 12 und den dem zweiten Schalter 21' und der Primärwicklung 31 gemeinsamen Knoten geschaltet, während ein zweites 29 dieser Freilaufelemente in Flussrichtung zwischen den der Primärwicklung 31 und dem ersten Schalter 21 gemeinsamen Knoten und die erste Anschluss klemme 11 geschaltet ist. Diese Freilaufelemente 28, 29 ermöglichen nach Öffnen der beiden Schalter 21, 21' ein Entmagnetisieren der Primärwicklung 31 gespeicherten Energie an die Eingangsklemmen 11, 12. Im Übrigen entspricht die Funktionsweise des in 21 dargestellten Schaltwandlers der Funktionsweise des Schaltwandlers gemäß 15. Insbesondere entsprechen die zeitlichen Verläufe der Sekundärspannung V32, die abhängig ist von dem die beiden Schalter 21, 21' ansteuernden Ansteuersignal S21, den in 16 dargestellten zeitlichen Verläufen. Hinsichtlich der Erzeugung des primärseitigen Ansteuersignals S21 sowie des Ansteuersignals S41 für das Freilaufelement 41 wird auf die Erläuterungen zu den 15 bis 17 verwiesen. In entsprechender Weise wie bei dem Schaltwandler gemäß 15 kann das Gleichrichterelement 46 als MOSFET mit integrierter Bodydiode realisiert werden. Hinsichtlich einer solchen Realisierung und hinsichtlich einer Ansteuerung dieses MOSFET wird auf die Ausführungen zu den 18 bis 20 verwiesen.
Die in 21 dargestellte Schaltungstopologie für einen Schaltwandler wird auch als Zweitransistor-Durchflusswandlertopologie (Two Transistor Forward (TTF)) bezeichnet. 22 zeigt einen Schaltwandler, bei dem zwei solcher Zweitransistor-Durchflusswandler parallel geschaltet sind, indem Eingangsklemmen der zwei Wandler an gemeinsame Eingangsklemmen angeschlossen sind und indem Ausgangsklemmen der zwei Wandler an gemeinsame Ausgangsklemmen angeschlossen sind. Die beiden parallel geschalteten Durchflusswandler besitzen dabei einen gemeinsamen Ausgangstransistor 45. Bei den Schaltwandlertopologien gemäß der 21 und 22 sind einander entsprechende Schaltungskomponenten mit gleichen Bezugszeichen bezeichnet. Die Bezugszeichen der Schaltungskomponenten eines der parallel geschalteten Wandler sind in 22 mit den Index "1" versehen, während die Bezugszeichen der Schaltungskomponenten des anderen Wandlers mit dem Index "2" versehen sind. Eine Ansteuerschaltung 60 erzeugt bei dem in 22 dargestellten Schaltwandler zwei primärseitige Ansteuersignale S21₁, S21₂, von denen ein erstes S21₁ zur Ansteuerung der Schalter 21₁ , 21'₁ des ersten der parallel geschalteten Wandlers dient, während ein zweites S21₂ zur Ansteuerung der Schalter 21₂ , 21'₂ des anderen der parallel geschalteten Wandler dient. Diese Ansteuersignale werden zeitlich versetzt zueinander erzeugt, so dass Ladephasen der beiden Durchflusswandler zeitlich versetzt (interleaved) auftreten. Die Ansteuersignale S21₁, S21₂ können aus einem gemeinsamen Ansteuersignal resultieren, das beispielsweise entsprechend der Erläuterung zu 17 erzeugt wird und das beispielsweise unmittelbar als erstes Ansteuersignal S21₁ und zeitlich versetzt als zweites Ansteuersignal S21₂ von der Ansteuerschaltung 60 ausgegeben wird. Die Erzeugung von Ansteuersignalen S41₁, S41₂ für sekundärseitig vorhandene Freilaufelemente 41₁ , 41₂ erfolgt entsprechend der Erläuterungen zu den 16 und 17 unter Verwendung der primärseitigen Ansteuersignale S21₁, S21₂. Entsprechend der Erläuterungen zu 18 können die Gleichrichterelemente 46₁ , 46₂ als MOSFET mit integrierter Bodydiode realisiert werden.
23 zeigt eine alternative sekundärseitige Topologie für den Schaltwandler gemäß 22. Die sekundärseitige Gleichrichteranordnung weist hierbei lediglich eine Speicherdrossel 43 auf, an die die Sekundärwicklungen 32, 32₂ beider parallel geschalteter Wandler über Gleichrichterelemente 46₁ , 46₂ angeschlossen sind. Entsprechend ist sekundärseitig nur ein Freilaufelement 41 vorhanden, das parallel zu der Reihenschaltung mit der Speicherdrossel 43 und dem Ausgangskondensator 45 geschaltet ist. Die Erzeugung eines Ansteuersignals S41 für dieses Freilaufelement 41 erfolgt beispielsweise dadurch, dass entsprechend der Ausführungen zu den 16 und 17 zu jedem der primärseitigen Ansteuersignale (S21₁, S21₂ in 22) ein Ansteuersignal S41₁, S41₂ für ein sekundärseitiges Freilaufelement erzeugt wird, und dass aus diesen beiden Ansteuersignalen S41₁, S41₂, durch eine Logikschaltung 49, das Ansteuersignal S41 für das einzige sekundärseitige Freilaufelement 41 erzeugt wird. Die Logikschaltung 49 ist hierbei so realisiert, dass sie sicherstellt, dass das Freilaufelement 41 leitet, wenn keines der beiden sekundärseitigen Gleichrichterelemente 46_1, 46_2 von einem Strom durchflossen ist bzw. wenn keiner der beiden primärseitigen Schalter leitet. 24 zeigt ein weiteres Ausführungsbeispiel eines Eintransistor-Durchflusswandlers, der sich von dem in 15 dargestellten Wandler dadurch unterscheidet, dass parallel zu der Primärwicklung 31 eine aktive Klemmschaltung 70 geschaltet ist. Auf die in 15 dargestellte Hilfswicklung kann hierbei verzichtet werden. Die aktive Klemmschaltung 70 umfasst eine Reihenschaltung mit einem Kondensator 71 und einem in Reihe zu dem Kondensator 71 geschalteten Schaltelement 72 beispielsweise einen Transistor. Bei geschlossenem Schalter 72 der Klemmschaltung 70 und bei geöffnetem Schalter 21, der in Reihe zu der Primärwicklung 31 geschaltet ist, kann bei dieser Schaltung Energie aus der Primärwicklung 31 in dem Kondensator 71 gespeichert werden. Die zeitlichen Verläufe der Sekundärspannung 32 über der Sekundärwicklung abhängig von dem primärseitigen Ansteuersignal S21 entsprechen für den in 24 dargestellten Schaltwandler den zeitlichen Verläufen, die in 16 dargestellt sind. Hinsichtlich der Erzeugung dieses primärseitigen Ansteuersignals S21 sowie des Ansteuersignals S41 für das sekundärseitige Freilaufelement 41 wird daher auf die Ausführungen zu den 16 und 17 verwiesen. Entsprechend der Erläuterungen gemäß der 18 und 20 kann das sekundärseitige Gleichrichterelement 46 bei dem in 24 dargestellten Schaltwandler durch einen MOSFET ersetzt werden.
Die Ansteuerung des Schalters 72 der Klemmschaltung 70 erfolgt bei dem in 24 dargestellten Schaltwandler abhängig von dem primärseitigen Ansteuersignal durch eine geeignete, grundsätzlich bekannte Ansteuerschaltung 73. 25 zeigt eine Schaltwandlertopologie, die sich von der in 1 dargestellten dadurch unterscheidet, dass primärseitig eine Vollbrückenschaltung vorhanden ist, die außer den bereits anhand von 1 erläuterten Schaltern 21, 22 zwei weitere Schalter 27, 28 aufweist. Diese weiteren Schalter 27, 28 sind bei der in 25 dargestellten Schaltung anstelle der Kondensatoren (23, 24 in 1) in Reihe zueinander zwischen die Eingangsklemmen 11, 12 geschaltet. An einen Mittenabgriff dieser zwei weiteren Schalter 27, 28 ist hierbei ein Anschluss der Primärwicklung 31 angeschlossen. Die Ansteuerung der einzelnen Schalter 21, 22 bzw. 27, 28 der Halbbrücke erfolgt in grundsätzlich bekannter Weise dadurch, dass jeweils phasenverschoben eine positive und eine negative Spannung an die Primärwicklung 31 angelegt wird. Spannungsverläufe der Primärspannung V31 und der Sekundärspannung V32 entsprechen dabei den anhand von 2 erläuterten Spannungsverläufen. Entsprechend gelten für die Signalverläufe der sekundärseitig vorhandenen Stromverdopplerschaltung die Ausführungen zu 2. Zum Anlegen einer positiven Spannung an die Primärwicklung 31 werden bei dem in 25 dargestellten Schaltwandler der erste und vierte Schalter 21, 28 der Vollbrücke leitend angesteuert. Diese Betriebsphase entspricht der Betriebsphase I gemäß 2. Während einer anschließenden Freilaufphase, die der Betriebsphase II gemäß 2 entspricht, sind der erste und dritte Schalter 21, 27 der Halbbrücke leitend angesteuert, um dadurch einen Freilaufstrom für die Primärwicklung 31 zu ermöglichen. Zum Anlegen einer negativen Spannung an die Primärwicklung 31 werden der zweite und dritte Schalter 22, 27 der Halbbrücke leitend angesteuert. Diese Betriebsphase entspricht der Betriebsphase III gemäß 2. Während einer anschließenden Freilaufphase, die der Betriebsphase IV gemäß 2 entspricht, werden der zweite und vierte Schalter 22, 28 der Vollbrücke leitend angesteuert, um dadurch einen Freilaufstrom der Primärwicklung zu ermöglichen. Bei diesem in 25 dargestellten Schaltwandler kann eine Spule 29 in Reihe zu der Primärwicklung 31 zwischen die Abgriffspunkte der Vollbrücke geschaltet sein. Diese Spule 29 ermöglicht einen Betrieb des Schaltwandlers derart, dass die einzelnen Schalter der Vollbrücke jeweils dann eingeschaltet werden, wenn ein Spannungsabfall über diesen Schaltern Null ist (Zero Voltage Switching, ZVS).
Eine Erzeugung der Ansteuersignale S21, S22, S27, S28 zur phasenverschobenen Ansteuerung der einzelnen Schalter der Vollbrücke mit dem Ziel, die Ausgangsspannung Vout auf einen Sollwert zu regeln, ist grundsätzlich bekannt, so dass hierauf nicht näher eingegangen wird. Kritisch hinsichtlich eines Auftretens von Überspannungsspitzen an den sekundärseitigen Freilaufelementen 41, 42 sind dabei jeweils die Zeitperioden beim Übergang von den Freilaufphasen zu den Ladephasen, also die Zeitdauern bevor der erste und vierte Schalter 21, 28 bzw. der zweite und dritte Schalter 22, 27 gleichzeitig leitend angesteuert werden. Eine Verzögerungszeit zwischen dem gleichzeitigen leitenden Ansteuern dieser Schalter und dem Abschalten der Freilaufelemente wird bei diesem Schaltwandler entsprechend der Ausführungen zu den 1 bis 7 adaptiv eingestellt.
Die Eingangsspannung Vin der zuvor erläuterten Schaltwandler kann beispielsweise durch eine Leistungsfaktorkorrekturschaltung (Power Factor Controller, PFC) aus einer Netzspannung Vn erzeugt werden. Ein solcher Power Factor Controller umfasst bezugnehmend auf 26 beispielsweise einen Eingangsbrückengleichrichter 81, dem die Netzspannung Vn zugeführt ist, und einen dem Brückengleichrichter nachgeschalteten Hochsetzsteller mit einer Reihenschaltung einer Speicherdrossel 82, einem Gleichrichterelement 83 und einem Ausgangskondensator 84. Parallel zu der Reihenschaltung mit dem Gleichrichterelement 83 und dem Ausgangskondensator 84 ist hierbei ein Schalter 85 zur Regelung einer Leistungsaufnahme der Speicherdrossel 82 geschaltet. Aufbau und Funktionsweise eines solchen Power Factor Controllers sind grundsätzlich bekannt, so dass hierzu keine weiteren Ausführungen erforderlich sind. Ein Ansteuersignal S85 zur Ansteuerung des Schalters 85 abhängig von der Eingangsspannung Vin wird beispielsweise ebenfalls durch die Ansteuerschaltung 60 erzeugt, die auch die Ansteuersignale für die zuvor erläuterten Schaltwandler erzeugt. Diese Ansteuerschaltung 60 mit der Übertragungsschaltung 64 kann beispielsweise als einzige integrierte Schaltung ausgebildet ist. Bei Verwendung eines Coreless Transformers als Übertragungsschaltung können die Spulen dieses Coreless Transformers als planare Spulen auf dem Halbleiterchip oder in dem Halbleiterchip realisiert sein. Nicht dargestellt sind in den zuvor erläuterten Figuren – mit Ausnahme der 1 – Treiberschaltungen für die primärseitigen Schalter der Schaltwandler. Diese Treiberschaltungen dienen einerseits dazu, die durch die Ansteuerschaltung 60 erzeugten Ansteuersignale auf geeignete Signalpegel umzusetzen. Darüber hinaus können diese Treiberschaltungen in nicht näher dargestellter Weise auch Schutzfunktionen für die primärseitigen Halbleiterschalter realisieren. Diese Schutzfunktionen können beispielsweise einen Schutz der Halbleiterschalter vor Übertemperatur, Überspannung oder Überstrom beinhalten. Als primärseitige Halbleiterschalter können insbesondere sogenannte SMART-FET vorgesehen werden, die bereits über eine solche integrierte Schutzfunktion verfügen.
Bei den zuvor erläuterten Ausführungsbeispielen ist eine Zeitverzögerung Td2 zwischen dem Beginn einer leitenden Ansteuerung der sekundärseitigen Gleichrichterelemente und dem Abschalten der primärseitigen Schalter positiv, d. h. der Beginn der leitenden Ansteuerung der sekundärseitigen Gleichrichterelemente liegt zeitlich nach einer sperrenden Ansteuerung der primärseitigen Schalter. Werden als sekundärseitige Gleichrichterelemente MOSFET eingesetzt, die eine wesentlich höhere Stromtragfähigkeit besitzen als primärseitig als Schalter eingesetzte MOSFET, und die damit eine entsprechend hohe Gate-Kapazität besitzen, so kann diese Verzögerungszeit auch negativ sein. In diesem Fall beginnt eine leitende Ansteuerung der sekundärseitigen Gleichrichterelemente zeitlich vor einer sperrenden Ansteuerung der primärseitigen Schalter. Aufgrund der hohen Gatekapazität und der damit verbundenen langen Ladedauer der Gatekapazität bis zu einem Leiten der sekundärseitigen Schalter ist in diesem Fall dennoch sicher gestellt, dass die primärseitigen und sekundärseitigen MOSFET dennoch nicht gleichzeitig leiten.
Für die bisherige Erläuterung wurde davon ausgegangen, dass die Ansteuersignale für die primärseitigen Schalter sekundärseitig erzeugt und übertragen werden. Bei allen erläuterten Ausführungsbeispielen werden die primärseitigen Schalter und die sekundärseitig vorhandenen Gleichrichterelemente während eines Ansteuerzyklus in einer vorgegebenen Reihenfolge angesteuert. In nicht näher dargestellter Weise besteht daher die Möglichkeit, die Ansteuersignale für die primärseitigen Schalter durch eine primärseitige Ansteuerschaltung und die Ansteuersignale für die sekundärseitigen Gleichrichterelemente durch eine sekundärseitige Ansteuerschaltung zu erzeugen und dabei an die primärseitige Ansteuerschaltung Informationen über den Duty-Cycle der primärseitigen Ansteuersignale und/oder die zeitliche Lage der Einschaltdauern innerhalb eines Ansteuerzyklus zu übertragen.

Claims

Verfahren zur Steuerung eines Schaltwandlers, der einen Transformator (30) mit einer Primärwicklung (31) und einer Sekundärwicklung (32), wenigstens einen an die Primärwicklung (31) angeschlossenen Schalter (21, 22) und eine an die Sekundärwicklung (32) angeschlossene Gleichrichteranordnung (40) mit wenigstens einem schaltbaren Gleichrichterelement (41, 42) aufweist, wobei das Verfahren aufweist: Erzeugen eines gepulsten Ansteuersignals (S21, S22), das einen Einschaltpegel und einen Ausschaltpegel annehmen kann, für den wenigstens einen Schalter (21, 22) und Erzeugen eines pulsweitenmodulierten Ansteuersignals (S41, S42), das einen Einschaltpegel und einen Ausschaltpegel annehmen kann, für das Gleichrichterelement (41, 42), derart, dass das Gleichrichterelement (41, 42) und der Schalter (21, 22) während eines Ansteuerzyklus jeweils für eine Einschaltdauer leitend angesteuert werden und derart, dass innerhalb eines Ansteuerzyklus wenigstens eine Pegeländerung des Ansteuersignals des Schalters (21, 22) zeitlich versetzt zu einer Pegeländerung eines Ansteuersignals des Gleichrichterelements (41, 42) erfolgt, adaptives Einstellen einer Zeitverzögerung zwischen der Pegeländerung des Ansteuersignals (S21, S22) des Schalters (21, 22) und der Pegeländerung des Ansteuersignals (S41, S42) des Gleichrichterelements (41, 42).
Verfahren nach Anspruch 1, bei dem die Zeitverzögerung abhängig von wenigstens einem der folgenden Parameter eingestellt wird: einer maximalen Spannung über dem Gleichrichterelement (41, 42) während eines vorangehenden Ansteuerzyklus, einem Wirkungsgrad des Schaltwandlers während wenigstens zweier zeitlich aufeinanderfolgender Ansteuerzyklen, einer Temperatur des Gleichrichterelements (41, 42).
Verfahren nach Anspruch 2, bei dem zur Ermittlung des Wirkungsgrades eine Ausgangsspannung (Vout) des Schaltwandlers während der wenigstens zwei aufeinanderfolgenden Ansteuerzyklen ermittelt wird.
Verfahren nach Anspruch 1, bei dem die Gleichrichteranordnung (40) wenigstens eine Reihenschaltung mit einem induktiven Speicherelement (43, 44) und einem kapazitiven Speicherelement (45) aufweist und bei dem das wenigstens eine Gleichrichterelement (41, 42) parallel zu dieser wenigstens Reihenschaltung geschaltet ist.
Verfahren nach Anspruch 4, bei dem ein Wechsel des Ansteuersignals des Schalters (21, 22) von dem Ausschaltpegel auf den Einschaltpegel zeitlich versetzt zu einem Pegelwechsel des Ansteuersignals des Gleichrichterelements (41, 42) von dem Einschaltpegel auf den Ausschaltpegel erfolgt.
Verfahren nach Anspruch 5, bei dem der Pegelwechsel des Ansteuersignals des Schalters (21, 22) zeitlich nach dem Pegelwechsel des Ansteuersignals des Gleichrichterelements (41, 42) erfolgt.
Verfahren nach Anspruch 5, bei dem der Pegelwechsel des Ansteuersignals des Schalters (21, 22) zeitlich vor dem Pegelwechsel des Ansteuersignals des Gleichrichterelements (41, 42) erfolgt.
Verfahren nach Anspruch 1, bei dem die Gleichrichteranordnung (40) eine Speicherdrossel aufweist und bei dem das Gleichrichterelement (41, 42) zwischen die Sekundärwicklung des Transformators und die Speicherdrossel geschaltet ist.
Verfahren nach Anspruch 8, bei dem ein Pegelwechsel des Ansteuersignals (S21, S22) des Schalters (21, 22) von dem Einschaltpegel auf den Ausschaltpegel zeitlich versetzt zu einem Pegelwechsel des Ansteuersignals des Gleichrichterelements von dem Einschaltpegel auf den Ausschaltpegel erfolgt.
Verfahren nach Anspruch 9, bei dem der Pegelwechsel des Ansteuersignals (S21, S22) des Schalters zeitlich nach dem Pegelwechsel des Ansteuersignals (S41, S42) des Gleichrichterelements (41, 42) erfolgt.
Verfahren nach Anspruch 1, bei dem der Schaltwandler eine Primärseite und eine Sekundärseite aufweist, bei dem die Ansteuersignale (S21, S22) für den wenigstens einen Schalter (21, 22) und das wenigstens eine Gleichrichterelement sekundärseitig erzeugt werden, und bei dem das Ansteuersignal (S21, S22) des wenigstens einen Schalters über eine Übertragungsvorrichtung auf die Primärseite übertragen wird.
Verfahren nach Anspruch 11, bei dem die Übertragungsvorrichtung wenigstens ein Übertragungselement zur Signalübertragung über eine Potentialbarriere aufweist.
Verfahren nach Anspruch 12, bei dem das Übertragungselement ein Coreless Transformer ist.
Verfahren nach Anspruch 12, bei dem das Übertragungselement ein Optokoppler ist.
Verfahren nach einem der vorangehenden Ansprüche, bei dem der an die Primärwicklung angeschlossene Schalter ein Smart-FET ist.