DE10039421C2 - Phasendetektor - Google Patents

Phasendetektor

Info

Publication number
DE10039421C2
DE10039421C2 DE10039421A DE10039421A DE10039421C2 DE 10039421 C2 DE10039421 C2 DE 10039421C2 DE 10039421 A DE10039421 A DE 10039421A DE 10039421 A DE10039421 A DE 10039421A DE 10039421 C2 DE10039421 C2 DE 10039421C2
Authority
DE
Germany
Prior art keywords
exor
input
phase
phase detector
binary signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10039421A
Other languages
English (en)
Other versions
DE10039421A1 (de
Inventor
Ernst Muellner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE10039421A priority Critical patent/DE10039421C2/de
Priority to US09/928,807 priority patent/US20020057113A1/en
Publication of DE10039421A1 publication Critical patent/DE10039421A1/de
Application granted granted Critical
Publication of DE10039421C2 publication Critical patent/DE10039421C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Measuring Phase Differences (AREA)

Description

Die Erfindung betrifft einen neuen Phasendetektor nach dem Oberbegriff der Patentansprüche 1 und 2.
Für die Bestimmung der Phasenunterschiede zwischen zwei Bi­ närsignalen werden EXOR-Elemente (Exclusiv-Oder) verwendet. Die bekanntesten Schaltungen beruhen auf einer Anordnung mit einem einzigen EXOR-Element oder auf zwei symmetrisch ange­ ordneten EXOR-Elementen.
Aus der deutschen Patentschrift DE 197 17 586 C1 ist eine Phasendetektorschaltung für hohe Datenraten bekannt, bei der zwei EXOR-Elemente verwendet werden. Durch eine Gleichbehand­ lung der Signale in beiden Datenwegen wird eine hohe Stabili­ tät erreicht.
Aufgrund der Laufzeitunterschiede an Eingängen der EXOR- Elementen tritt aber ein Fehler δ bzw. 2δ (Fig. 4) am Aus­ gang zweier symmetrisch angeordneten EXOR-Elemente auf, der die Phasendetektorkennlinie bei der Detektion der Gleichpha­ sigkeit beeinträchtigt.
Die Aufgabe bei der liegenden Erfindung besteht also darin, eine Möglichkeit zur genaueren Bestimmung der Phasenunter­ schiede zu finden.
Erfindungsgemäß wird diese Aufgabe durch einen Phasendetek­ tor, der durch die Merkmale der Ansprüche 1 und 2 gekenn­ zeichnet ist, gelöst.
Zweckmäßige Weiterbildungen werden in den abhängigen Ansprü­ che beschrieben.
Im Vergleich zu üblichen EXOR-Schaltungen wird eine neue un­ symmetrische Anordnung mit zwei EXOR-Schaltungen und einer Invertierung eines Eingangs- oder Ausgangssignals bei einem EXOR vorgeschlagen. Die Invertierung kann nach verschiedenen Varianten erfolgen, die aber zum selben Ergebnis bezüglich der Phasendetektorkennlinie führen.
Durch die Invertierung bei einem EXOR werden die zwei logi­ schen EXOR-Ausgangssignale voneinander subtrahiert. Der Meß­ fehler δ bzw. 2δ wird durch diese Subtraktion komplett unter­ drückt. Deshalb tritt keine Unschärfe mehr bei der Bestimmung der Gleichphasigkeit auf.
Die durch zusammenfassen der analogen EXOR-Ausgangsspannungen erhaltene Kennlinie der gesamten Schaltung ist direkt propor­ tional zur Phasendifferenz zwischen den Eingangssignalen und bildet als Phasendetektorkennlinie einen unsymmetrischen li­ nearen Bereich, wobei ihr Nulldurchgang die Gleichphasigkeit der Eingangssignalen definiert. Bei symmetrischen Schaltungen wäre eine Minimumdetektion erforderlich für die Bestimmung der Gleichphasigkeit. Bei der neuen unsymmetrischen Anordnung ist nur ein einfacher Schwellwert (Nulldurchgang nach der Theorie) der Phasendetektorkennlinie zu detektieren.
Des weiteren läßt sich der lineare Bereich der Ausgangsspan­ nung durch den Einsatz von mindestens einem Laufzeitglied (Inverter) erweitern, so daß ein breiterer Phasendifferenzbe­ reich erfasst werden kann.
Ein Ausführungsbeispiel der Erfindung wird anhand von Figuren näher beschrieben. Dabei zeigen:
Fig. 1 Ein Prinzipsschaltbild des neuen Phasendetektors,
Fig. 2 Prinzipsschaltbild der ersten Variante der Inver­ tierung,
Fig. 3 Prinzipsschaltbild der zweiten Variante der In­ vertierung,
Fig. 4 Phasendetektorkennlinie bei einer symmetrischen und unsymmetrischen Schaltung,
Fig. 5 Schaltungsbild zur Erweiterung des Phasenunter­ schiedenbereiches,
Fig. 6 Phasendetektorkennlinie mit Erweiterung des Pha­ senunterschiedenbereiches,
Fig. 7 Realisierung des Phasendetektors in CML-Technik
In Fig. 1 ist ein Prinzipsschaltbild des neuen Phasendetek­ tors abgebildet. Die Schaltung weist zwei EXOR-Elemente EXOR1, EXOR2 mit je zwei Eingängen auf. Die ersten Eingänge jedes EXOR-Elements verzögern die Signale um eine erste Lauf­ zeit τ1 und die zweiten Eingänge um eine zweite Laufzeit τ2. An den jeweils ersten Eingang E1 der beiden EXOR-Elemente werden ein Binärsignal a und ein Binärsignal b geführt. An den jeweils zweiten Eingang E2 der EXOR-Elemente werden die selben Signale a und b in umgekehrter Reihenfolge wie an den Eingängen E1 geführt. Dies bedeutet, daß das Eingangssignal a um die Laufzeit τ1 an dem ersten EXOR-Gatter EXOR1 und um die Laufzeit τ2 an dem zweiten EXOR-Gatter EXOR2 verzögert wird, sowie das Eingangssignal b um die Laufzeit τ2 an dem ersten EXOR-Gatter EXOR1 und um die Laufzeit τ1 an dem zweiten EXOR- Gatter EXOR2. Die Ausgangssignale s1 und s2 der EXOR-Elemente werden mittels eines Subtrahierers SUB analog subtrahiert. Durch eine Zeitmittelung der Ausgangsspannung s1-s2 mittels eines Tiefpaßfilters TF wird eine Regelspannung S erhalten. Diese Regelspannung S entspricht genau der gewünschten Pha­ sendetektorkennlinie zur Bestimmung des Phasenunterschiedes zwischen den Signalen a und b.
Fig. 2 zeigt eine erste Variante des neuen Phasendetektors. Die Grundschaltung ist ähnlich wie bei Fig. 1, weist aber eine Invertierung des Ausgangssignals s2 und eine Addierer­ schaltung ADD statt des Subtrahierers SUB (Fig. 1) auf. Diese Invertierung mit anschließender Addition ist bezüglich der Ausgangsspannung äquivalent zur vorigen Subtraktion in Fig. 1. Das EXOR-Element, bei dem die Invertierung realisiert ist, ist nach der Stand der Technik ein EXNOR-Element. Die Phasendetektorkennlinie läßt sich daher als Sunsym = <s1 + 2< beschreiben.
Fig. 3 zeigt eine zweite Variante des neuen Phasendetektors, die ebenfalls zu selben Ergebnis führt. Die Grundschaltung ist ähnlich wie bei Fig. 1, weist aber einen invertierenden Eingang eines EXOR-Elements auf oder es wird einem EXOR- Element ein invertiertes Signal zugeführt. Diese Invertierung mit anschließender Addition der Aussgangsignale s1 und s2 mittels der Addiererschaltung ADD ist äquivalent zur vorigen Subtraktion der EXOR-Ausgangssignale in Fig. 1. Die Phasen­ detektorkennlinie läßt sich daher ebenfalls als Sunsym = <s1 + 2< nach dem Tiefpaßfilter TF beschreiben.
Fig. 4 zeigt eine Phasendetektorkennlinie Sunsym als Funktion des Phasenunterschiedes Δ zwischen den Binärsignalen a und b. Die analog addierten und zeitlich gemittelten Ausgangssignale <s1< und <s2< jedes EXOR-Elementes sind ebenso als Funktion des Phasenunterschiedes Δ dargestellt. T bezeichnet die Peri­ ode des Taktes bzw. die Bitdauer. Jedes der Signale <s1< und <s2< weist im Betrag um Δ = 0 einen Fehler von δ = τ2 - τ1 < 0 auf­ grund der EXOR-Laufzeiten τ1 und τ2 auf. Für eine symmetri­ sche EXOR-Schaltung mit Addition der Ausgangssignale s1 und s2 anstatt Subtraktion von s1 und s2 bildet die Phasendetek­ torkennlinie Ssym einen flachen Bereich über [-δ; +δ] um die Stelle Δ = 0. Ohne Invertierung eines Ausgangsignals z. B. s2 oder eines Eingangssignal eines EXOR-Elements bleibt also die Bestimmung der Gleichphasigkeit für Δ = 0 durch <s1 + s2< von der Menge 2δ mit δ = τ2 - τ1 ungenau (s. Plateau bei Kurve Ssym). Mit der neuen unsymmetrischen Schaltung wird dieser Plateaueffekt unterdrückt und die Phasendetektorkennlinie Sunsym = <s1 - s2< = <s1 + 2< bildet einen linearen Bereich LB über Phasenunter­ schieden in [-δ; +δ]. Die Phasengleichheit Δ = 0 ist mit Null­ durchgang von Sunsym vorhanden. Dies bedeutet, daß die Gleich­ phasigkeit durch einen einfachen Zeichenwechsel von Sunsym und nicht mehr durch eine aufwendigere und unscharfe Minimumde­ tektion wie bei symmetrischen Schaltungen bestimmt wird. In der Praxis wird die Gleichphasigkeit zwischen den Binärsigna­ len a und b durch einen Schwellwert nah am Nulldurchgang be­ stimmt.
Fig. 5 zeigt eine Schaltung zur Erweiterung des linearen Be­ reichs LB der Phasendetektorkennlinie durch Einsatz von zwei Laufzeitgliedern L2 und L2. Es wurde hier die Grundschaltung der Fig. 2 genommen, es könnte aber die Grundschaltungen der Fig. 1 und 3 genommen werden. Die zwei als Laufzeitglieder verwendeten Inverter je mit der Laufzeit τinv werden entweder an die ersten Eingänge oder an die zweiten Eingänge jedes EXOR-Elements angeschaltet. Dadurch läßt sich der lineare Be­ reich LB der Phasendetektorkennlinie Sunsym von [-δ; +δ] wie in Fig. 4 dargestellt, auf [-τinv - δ; δ + τinv] mit δ = τ2 - τ1 erwei­ tern.
Anstatt zweier Laufzeitglieder mit der Laufzeit τinv kann auch nur eines entweder an einen ersten Eingang eines EXOR- Elements oder an einen zweiten Eingang eines EXOR-Gatters an­ geschaltet werden. Der lineare Bereich LB wird in diesem Fall entsprechend der Anschaltung des Inverters auf Phasenunter­ schiede entweder von -δ bis τinv + δ oder von -τinv - δ bis +δ ein­ seitig erweitert.
Der lineare Bereich LB der durch den Nullpunkt gehenden Kenn­ linie Sunsym kann so für größere Phasenunterschiede Δ erwei­ tert werden.
Fig. 6 zeigt die Phasendetektorkennlinie Sunsym/inv der mit zwei Laufzeitgliedern versehenen Schaltung sowie die Kennli­ nie Sunsym ohne Inverter (auch in Fig. 4). Die Steigung des linearen Bereiches LB bleibt konstant. Der lineare Bereich LB zwischen Phasenunterschied Δ und Regelspannung Sunsym/inv der Schaltung wird auf [-τinv - δ; δ + τinv] erweitert.
In Fig. 7 ist als Ausführungsbeispiel eine Realisierung des Phasendetektors in CML-Technik dargestellt. Die Schaltung wird mit symmetrischen Signalen a, a, und b, angesteuert. Am Eingang a in der unteren Ebene des linken EXOR-Elements EXOR1 ist eine Invertierung vorgenommen worden. Φ(a, b) bezeichnet die Spannung zur Bestimmung des Phasenunterschieds zwischen den Eingangssignalen a und b.

Claims (5)

1. Phasendetektor mit einem ersten und einem zweiten EXOR- Element mit je zwei unterschiedlichen Laufzeiten aufweisenden Eingängen zur Bestimmung der Phasenunterschiede zwischen ei­ nem ersten Binärsignal und einem zweiten Binärsignal, dadurch gekennzeichnet, dass dem ersten Eingang (E1) des ersten EXOR-Elements (EXOR1) und dem zweiten Eingang (E2) des zweiten EXOR-Elements (EXOR2) das erste Binärsignal (a) zugeführt ist und daß dem zweiten Eingang (E2) des ersten EXOR-Elements (EXOR1) und dem ersten Eingang (E1) des zweiten EXOR-Elements (EXOR2) das zweite Binärsignal (b) zugeführt ist und daß die Ausgänge der EXOR-Elemente mit Eingängen eines Subtrahierers (SUB) verbun­ den sind, an dessen Ausgang eine dem Phasenunterschied ent­ sprechende Regelspannung (S) abgegeben ist.
2. Phasendetektor mit einem ersten und einem zweiten EXOR- Element mit je zwei unterschiedliche Laufzeiten aufweisenden Eingängen zur Bestimmung der Phasenunterschiede zwischen ei­ nem ersten Binärsignal und einem zweiten Binärsignal, dadurch gekennzeichnet, dass dem ersten Eingang (E1) des ersten EXOR-Elements (EXOR1) und dem zweiten Eingang (E2) des zweiten EXOR-Elements (EXOR2) das erste Binärsignal (a) zugeführt ist und daß dem zweiten Eingang (E2) des ersten EXOR-Elements (EXOR1) und dem ersten Eingang (E2) des zweiten EXOR-Elements (EXOR2) das zweite Binärsignal (b) zugeführt ist, wobei eines der Ein­ gangssignale eines EXOR-Elements oder eines der Ausgangssi­ gnale eines EXOR-Elements invertiert ist, und daß die Ausgän­ ge der EXOR-Elemente mit Eingang zu einer Additionsschaltung (ADD) verbunden sind, an deren Ausgang eine dem Phasenunter­ schied entsprechende Regelspannung (S) abgegeben ist.
3. Phasendetektor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ein Tiefpaßfilter (TF) zur zeitlichen Mittelung der Aus­ gangsspannung des Subtrahierers (SUB) oder des Addierers (ADD) angeschaltet ist, so daß sich eine Regelspannung (S) ergibt, die proportional zum Phasenunterschied zwischen den Binärsignalen (a, b) ist und bei Gleichphasigkeit durch Null geht.
4. Phasendetektor nach Anspruch 3, dadurch gekennzeichnet, dass die Phasengleichheit zwischen den Eingangssignalen (a, b) durch einen Schwellwert der Regelspannung (S) definiert ist.
5. Phasendetektor nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass wenigstens an einem Eingang eines EXOR-Elements oder an identischen Eingängen (E1, E2) beider EXOR-Elemente (EXOR1, EXOR2) ein Laufzeitglied (L1, L2) angeschaltet ist.
DE10039421A 2000-08-11 2000-08-11 Phasendetektor Expired - Fee Related DE10039421C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10039421A DE10039421C2 (de) 2000-08-11 2000-08-11 Phasendetektor
US09/928,807 US20020057113A1 (en) 2000-08-11 2001-08-13 Phase detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10039421A DE10039421C2 (de) 2000-08-11 2000-08-11 Phasendetektor

Publications (2)

Publication Number Publication Date
DE10039421A1 DE10039421A1 (de) 2002-02-21
DE10039421C2 true DE10039421C2 (de) 2002-07-11

Family

ID=7652211

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10039421A Expired - Fee Related DE10039421C2 (de) 2000-08-11 2000-08-11 Phasendetektor

Country Status (2)

Country Link
US (1) US20020057113A1 (de)
DE (1) DE10039421C2 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4207492A1 (de) * 1992-03-10 1993-09-16 Philips Patentverwaltung Phasenregelkreis zur regenerierung eines taktsignals
DE19717586C1 (de) * 1997-04-25 1998-08-27 Siemens Ag Takt- und Datenregenerator für hohe Datenraten
DE19717643C2 (de) * 1997-04-25 1999-02-25 Siemens Ag Verfahren und Anordnung zur Regelung der Entscheiderschwelle und des Abtastzeitpunktes eines Datenregenerators

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4207492A1 (de) * 1992-03-10 1993-09-16 Philips Patentverwaltung Phasenregelkreis zur regenerierung eines taktsignals
DE19717586C1 (de) * 1997-04-25 1998-08-27 Siemens Ag Takt- und Datenregenerator für hohe Datenraten
DE19717643C2 (de) * 1997-04-25 1999-02-25 Siemens Ag Verfahren und Anordnung zur Regelung der Entscheiderschwelle und des Abtastzeitpunktes eines Datenregenerators

Also Published As

Publication number Publication date
DE10039421A1 (de) 2002-02-21
US20020057113A1 (en) 2002-05-16

Similar Documents

Publication Publication Date Title
DE2243031C3 (de) Schaltanordnung zum Differenzbilden und Korrelieren von Empfangssignalen hinter einem Begrenzer
EP0141080B1 (de) Auswerteschaltungen für passive Messgrössenaufnehmer
DE1280924B (de) Bistabile Schaltung
DE3422716A1 (de) Spannungs/strom-wandlerschaltung
DE3917714A1 (de) Multiplizierschaltung
DE2258383A1 (de) Digitaler phasendetektor
EP0210292B1 (de) Frequenzdemodulationsschaltung mit Nulldurchgangszählung
DE2318588C2 (de) Steuerbare Dämpfungseinrichtung für Hochfrequenzempfänger
DE3706969A1 (de) Elektromagnetischer stroemungsmesser
DE2216123A1 (de) Verfahren und Anordnung zur Analog Digital Umsetzung unter mehrfacher Inte gration
DE2656924C3 (de) Phasendiskriminator in einem Empfänger eines Datenübertragungssystems
DE68913243T2 (de) Phasendetektor zum schrittweisen Ermitteln einer Phasenbeziehung.
DE4229148A1 (de) Digitaler Phasenkomparator und Phasenregelkreis
DE10039421C2 (de) Phasendetektor
DE3850188T2 (de) Phasenschieber.
EP0540906B1 (de) Phasenempfindliche Gleichrichteranordnung mit Integrationswirkung
EP0062698B1 (de) Auswerteschaltung für einen digitalen Drehzahlgeber
DE2517855C2 (de) Phasendetektor
DE19740700C1 (de) Verfahren und Anordnung zum Ermitteln der Phasendifferenz zwischen zwei Taktsignalen
DE3412191C2 (de)
DE2024818C3 (de) Dekodierschaltiingsanordniuig für ein Signalübertragungssystem mit Informationsübertragung mittels eines quadraturmodulierten Trägers, insbesondere für Färbfernsehsignale
DE3688039T2 (de) Digital/analog-umwandler.
DE3329090C2 (de)
DE102015122973A1 (de) Signalverarbeitungsvorrichtung und Messvorrichtung zur hochpräzisen Laufzeitmessung zweier Signale
DE60120508T2 (de) A/d-wandler nach dem fliessbandverfahren mit geschalteten kapazitäten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee