DE19740700C1

DE19740700C1 - Verfahren und Anordnung zum Ermitteln der Phasendifferenz zwischen zwei Taktsignalen

Info

Publication number: DE19740700C1
Application number: DE19740700A
Authority: DE
Inventors: Eduard Dipl Ing Zwack
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1997-09-16
Filing date: 1997-09-16
Publication date: 1999-02-04
Anticipated expiration: 2017-09-17
Also published as: US6313621B1

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Ermit teln der Phasendifferenz zwischen zwei Taktsignalen gemäß dem Oberbegriff des Anspruches 1 sowie eine entsprechende Anord nung gemäß dem Oberbegriff des Anspruches 6.

Die Phasensynchronisierung zweier Signale, insbesondere zweier digitaler Taktsignale, ist für viele Anwendungen von Bedeutung. So ist beispielsweise in synchron betriebenen Kom munikationseinrichtungen zentral eine hochgenaue, ausfallge sicherte Taktgeneratoreinrichtung installiert. Die in dieser Taktgeneratoreinrichtung erzeugten Taktsignale werden über übertragungstechnische Einrichtungen zusammen mit den zu übermittelnden digitalen Informationen, z. B. Sprachinforma tionen, an alle Komponenten eines Kommunikationsnetzes ver teilt. Mit Hilfe von mit Phasenregelkreisen (Phase Locked Loop, PLL) ausgestatteten Taktgeneratoreinrichtungen werden in den Komponenten jeweils Taktsignale generiert, deren Phasen mit den Phasen der ankommenden hochgenauen Referenz taktsignale (d. h. den übertragenen bzw. verteilten Taktsigna len) übereinstimmen.

Eine Taktgeneratoreinrichtung mit einem Phasenregelkreis ist z. B. aus der EP-B1-0389 662 bekannt. In der Taktgeneratorein richtung werden die in einem spannungsgesteuerten Taktoszil lator gebildeten Taktsignale hinsichtlich ihrer Phase bzw. Frequenz mit den ankommenden Referenztaktsignalen synchroni siert. Die Phasendifferenz zwischen den Taktsignalen und den Referenztaktsignalen wird mit Hilfe einer durch hintereinan dergeschaltete Verzögerungselemente gebildeten Laufzeitkette sowie einem Laufzeitregister ermittelt. Die Referenztaktsi gnale durchlaufen die hintereinandergeschalteten Verzöge rungselemente der Laufzeitkette, wobei jeweils zu durch das folgende Taktsignal bestimmten Zeitpunkten eine die Anzahl der vom Referenztaktsignal durchlaufenen Verzögerungselemente repräsentierende Laufzeitinformation in das Laufzeitregister übernommen wird. Mit Hilfe der Laufzeitinformation wird in einer Auswertungseinrichtung, z. B. einem Mikrocomputer, die Phasendifferenz zwischen dem Taktsignal und dem Referenztakt signal berechnet, wobei die Berechnung in der Regel mit Hilfe eines in der Auswertungseinrichtung implementierten Programms erfolgt.

Wie oben beschrieben worden ist, ist die Laufzeitkette durch mehrere in Serie geschaltete Verzögerungselemente gebildet. Eine derartige Laufzeitkette ist beispielsweise aus der EP-A2-0274 606 bekannt. Hierbei sind die Verzögerungselemente bzw. Laufzeitglieder durch n- und p-Kanal-Feldeffekttran sistoren und daraus gebildeten Invertern realisiert. Aufgrund der Bauteiltoleranzen, insbesondere der Halbleiter-Bauteilto leranzen, können die Verzögerungselemente unterschiedliche Laufzeiten aufweisen. Da die zuvor beschriebene Laufzeitin formation durch die Anzahl der durchlaufenen Verzögerungsele mente repräsentiert ist, ergeben sich somit bei der Ermitt lung der Phasendifferenz, bei der die Anzahl der durchlau fenen Verzögerungselemente mit der Laufzeit eines Verzöge rungselementes multipliziert wird, erhebliche Unterschiede zwischen der ermittelten, d. h. berechneten, und der tatsäch lichen Laufzeit des Referenztaktsignals durch die Laufzeit kette.

Daher wurde in der DE-A1-195 03 035 ein Verfahren gemäß dem Oberbegriff des Anspruches 1 sowie eine entsprechende Anord nung gemäß dem Oberbegriff des Anspruches 6 vorgeschlagen, wodurch die Genauigkeit der Phasendifferenzermittlung verbes sert werden kann, da die tatsächliche Verzögerungszeit, d. h. die absolute Laufzeit, eines Verzögerungselementes der Lauf zeitkette präzise vor der Bestimmung der Phasendifferenz er mittelt wird.

Das aus der DE-A1-195 03 035 bekannte Verfahren wird nachfol gend anhand der in Fig. 4 dargestellten Anordnung näher er läutert.

Wie in Fig. 4 gezeigt ist, werden der Anordnung über zwei Eingangsanschlüsse ein Taktsignal a sowie ein Referenztakt signal b zugeführt. Das beispielsweise durch eine positive Taktflanke repräsentierte Referenztaktsignal b gelangt an den Eingang D einer ersten Kippstufe 5 (D-Flip-Flop) und wird zu gleich einem Eingangsanschluß einer UND-Logik 7 zugeführt. Das Taktsignal a ist an den Takteingang der ersten Kippstufe 5 angelegt, so daß der Flankenwechsel des Referenztaktsignals b beispielsweise mit der nachfolgenden positiven Flanke des Taktsignals a über den Ausgang Q der ersten Kippstufe 5 an den Eingang D einer nachfolgenden zweiten Kippstufe 6 (D-Flip- Flop) gelangt. Der invertierende Ausgang Q' der ersten Kipp stufe 5 weist bis zum Ankommen beispielsweise der positiven Taktflanke des Taktsignals a ein hohes Potential auf, so daß mit der ankommenden positiven Taktflanke des Referenztakt signals b beide Eingänge der UND-Logik 7 auf einem hohen Po tential liegen und somit der Ausgang der UND-Logik 7 ein hohes Potential annimmt. Auf diese Weise wird die positive Taktflanke des Referenztaktsignals b mit Hilfe des Ausgangs signals der UND-Logik 7 - im weiteren mit Referenztaktsignal b' bezeichnet - einer in Fig. 4 dargestellten Laufzeitkette 1 zugeführt, die aus einer Vielzahl von in Serie geschalteten Verzögerungselementen 8 besteht. Die positive Taktflanke des Referenztaktsignals b bzw. b' durchläuft somit sukzessive die einzelnen Verzögerungselemente 8 der Laufzeitkette 1. Hierbei wechseln die einzelnen Ausgänge der Verzögerungselemente 8 der Laufzeitkette 1 ständig ihr Potential, so daß an den Aus gängen der Verzögerungselemente 8 der Laufzeitkette 1 digita le Zustandsinformationen bzw. Laufzeitinformationen (bei spielsweise mit Hilfe eines nicht gezeigten Dezimal-Binär- Wandlers) abgegriffen werden können, die jeweils die Anzahl der von dem Referenztaktsignal b bzw. b' durchlaufenen Ver zögerungselemente 8 der Laufzeitkette 1 repräsentieren.

Bei Ankommen der nachfolgenden beispielsweise positiven Takt flanke des Taktsignals a wird - wie bereits beschrieben worden ist - der Zustand des Referenztaktsignals b vom Ein gang D der ersten Kippstufe 5 an dessen Ausgang Q durchge schaltet. Demzufolge wechselt der invertierende Ausgang Q' der ersten Kippstufe 5 vom zunächst vorhandenen hohen Poten tial auf ein niedriges Potential. Dieser Flanken- bzw. Poten tialwechsel wird - wie in Fig. 4 gezeigt ist - einem als Register A bezeichneten Register 2 zugeführt, das daraufhin die bereitgestellten Laufzeitinformationen der Laufzeitkette 1 übernimmt und speichert. Die von dem Register 2 übernom menen kodierten Laufzeitinformationen repräsentieren somit die Anzahl m₁ von Verzögerungselementen 8 der Laufzeitkette 1, die von dem Referenztaktsignal b bzw. b' während einer Differenzzeitspanne zwischen dem Signalwechsel des Referenz taktsignals b und dem Signalwechsel des nachfolgenden Takt signals a durchlaufen werden.

Mit der nächsten beispielsweise positiven Taktflanke des Taktsignals a, das zudem an den Takteingang der zweiten Kipp stufe 6 angelegt ist, wird der Flankenwechsel des zuvor er läuterten Referenztaktsignals b an den Ausgang Q der zweiten Kippstufe 6 durchgeschaltet. Durch diesen Flanken- bzw. Po tentialwechsel des Ausgangs Q der zweiten Kippstufe 6 wird ein als Register B bezeichnetes weiteres Register 3 angesteu ert, welches somit weitere Laufzeitinformationen der Lauf zeitkette 1 übernimmt und speichert. Die nun in dem Register 3 gespeicherten kodierten Laufzeitinformationen repräsentie ren die Anzahl m₂ der vom Flankenwechsel des Referenztaktsi gnals b bzw. b' während einer Periode des Taktsignals a durchlaufenen Verzögerungselemente 8.

Da die Taktperiode des Taktsignals a bekannt ist, kann ein Mikroprozessor 4, der als Auswertungseinrichtung dient, ab hängig von der im Register B gespeicherten Anzahl m₂ der während einer Taktperiode des Taktsignals a durchlaufenen Verzögerungselemente 8 der Laufzeitkette 1 sowie der bekann ten Taktperiode des Taktsignals a die tatsächliche Verzöge rungs- bzw. Laufzeit der Verzögerungselemente 8 der Laufzeit kette 1 durch Division der Taktperiode des Taktsignals a durch die Anzahl m₂ ermitteln. Anschließend kann der Mikro prozessor 4 durch Multiplikation der ermittelten tatsäch lichen Verzögerungszeit jedes Verzögerungselementes 8 der Laufzeitkette 1 mit der im Register 2 abgelegten Anzahl m₁ von während der Differenzzeitspanne zwischen den beispiels weise positiven Taktflanken des Referenztaktsignals b und des Taktsignals a durchlaufenen Verzögerungselementen 8 der Lauf zeitkette 1 die tatsächliche Differenzzeitspanne bzw. Ver zögerungszeit zwischen den beiden Signalen ermitteln und mit deren Hilfe bezogen auf die Dauer der bekannten Periode des Taktsignals a die Phasendifferenz innerhalb des Taktsignals a berechnen.

Die in Fig. 4 gezeigte Anordnung sowie das entsprechende Ver fahren zur Ermittlung der Phasendifferenz zwischen dem Takt signal a und dem Referenztaktsignal b besitzen jedoch den Nachteil, daß zur Bestimmung der Phasendifferenz eine Viel zahl von Gattern, insbesondere in der Laufzeitkette 1, not wendig und die Anordnung bzw. das Verfahren technologieabhän gig ist.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein hochgenaues Verfahren zum Ermitteln der Phasendifferenz zwischen zwei Taktsignalen sowie eine entsprechende Anordnung zu schaffen, wobei der für die Ermittlung der Phasendifferenz erforderliche Aufwand verringert ist und das Verfahren bzw. die Anordnung unabhängig von der gewählten Technologie einge setzt werden kann.

Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den im Anspruch 1 angegebenen Merkmalen sowie eine Anordnung mit den im Anspruch 6 angegebenen Merkmalen gelöst.

Die Unteransprüche beschreiben jeweils vorteilhafte und be vorzugte Ausgestaltungen der vorliegenden Erfindung.

Gemäß der vorliegenden Erfindung wird das zu messende bzw. zu vergleichende Taktsignal mehrfach über die Laufzeitkette ge schickt. Die Anzahl der Durchläufe durch die Laufzeitkette wird erfaßt und gezählt. Die Ermittlung der zuvor anhand Fig. 4 erläuterten Anzahlen m₁ und m₂ von durchlaufenen Verzöge rungselementen der Laufzeitkette erfolgt dabei abhängig von der jeweils erfaßten bzw. gezählten Anzahl der Durchläufe der Taktflanke des gemessenen Taktsignals durch die Laufzeit kette.

Wie bei dem in Fig. 4 dargestellten Stand der Technik wird mit Hilfe eines Registers die Laufzeit des gemessenen Takt signals zwischen einer (beispielsweise positiven) Taktflanke des gemessenen Taktsignals und einer nachfolgenden (beispielsweise positiven) Taktflanke des anderen Taktsignals erfaßt. Mit einem weiteren Register wird die Laufzeit des ge messenen Taktsignals während einer Periode des anderen Takt signals erfaßt, um somit die tatsächliche Verzögerungszeit bzw. Laufzeit jedes einzelnen Verzögerungselementes der Lauf zeitkette zu ermitteln.

Abhängig von der somit mit Hilfe des weiteren Registers er mittelten Verzögerungszeit kann - wie bereits anhand des in Fig. 4 gezeigten Standes der Technik erläutert worden ist - aufgrund der in dem erstgenannten Register gespeicherten Laufzeitinformation auf die zeitliche Verschiebung zwischen einer (beispielsweise positiven) Taktflanke des gemessenen Taktsignals und einer nachfolgenden (beispielsweise positi ven) Taktflanke des anderen Taktsignals geschlossen und daraus die zwischen den beiden Taktsignalen bestehende Pha sendifferenz berechnet werden.

Da das gemessene Taktsignal mehrmals durch die Laufzeitkette geschickt und die Anzahl der Durchläufe erfaßt wird, kann die Länge der Laufzeitkette, d. h. die Anzahl der in Serie ge schalteten Verzögerungselemente, deutlich verringert werden. Dadurch wird der für die Ermittlung der Phasendifferenz zwischen zwei Taktsignalen erforderliche Aufwand deutlich re duziert.

Da nach jeder Taktflanke die Laufzeit bzw. Verzögerungszeit der Verzögerungselemente der Laufzeitkette neu bestimmt werden kann, können Spannungsschwankungen oder Temperaturän derungen von der Auswertungseinrichtung, die schließlich die Phasendifferenz ermittelt, berücksichtigt werden.

Des weiteren kann das erfindungsgemäße Verfahren bzw. die er findungsgemäße Anordnung ohne Veränderung in ein neues tech nologisches Design übertragen werden, auch wenn sich z. B. die Laufzeit eines Elementes halbieren oder vierteln würde, da sich die Rechenvorschrift für die Ermittlung der tatsäch lichen Laufzeit der Verzögerungselemente nicht ändert. So be trägt beispielsweise die Gatterlaufzeit bzw. Verzögerungszeit eines neuen ASIC-Bausteins ca. 0,1 ns. Damit kann die Phasen auflösung für die Ermittlung der Phasendifferenz zwischen in Kommunikationseinrichtungen auftretenden Taktsignalen ohne Veränderung des für die Phasendifferenzermittlung verwendeten Taktes deutlich erhöht werden.

Gemäß einer weiteren Ausgestaltung der Erfindung können gere gelte Verzögerungselemente bzw. Laufzeitglieder verwendet werden, wie sie beispielsweise bereits in der EP-A2-0274 606 beschrieben sind. Der für die Erfassung der Durchläufe des gemessenen Taktsignals durch die Laufzeitkette vorgesehene Zähler bzw. ein entsprechendes Schieberegister kann in den Regelkreis miteinbezogen werden, so daß die Anzahl der Lauf zeitglieder bzw. Verzögerungselemente weiter verringert wird.

Das erfindungsgemäße Verfahren bzw. die erfindungsgemäße An ordnung weist aufgrund der Ermittlung der tatsächlichen bzw. absoluten Laufzeit der Verzögerungselemente der Laufzeitkette eine sehr hohe Genauigkeit bzw. Auflösung auf. Folglich ist das erfindungsgemäße Verfahren bzw. die entsprechende Anord nung in Phasenmeßeinrichtungen von hochgenauen Phasenregel kreisen einsetzbar. Derartige hochgenaue Phasenregelkreise sind in Takteinrichtungen von Kommunikationseinrichtungen, insbesondere von digitalen und prozessorgesteuerten Vermitt lungsanlagen, vorgesehen. Darüberhinaus ist das erfindungsge mäße Verfahren bzw. die entsprechende Anordnung beispiels weise in allen Kommunikationseinrichtungen einsetzbar, in de nen mit Hilfe von ankommenden hochpräzisen Referenztaktsigna len hochgenaue Phasenregelkreise synchronisiert werden.

Die vorliegende Erfindung ist jedoch nicht auf den Einsatz in Kommunikationseinrichtungen beschränkt, sondern ist überall dort anwendbar, wo allgemein Phasendifferenzen zwischen zwei Taktsignalen ermittelt werden müssen.

Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung anhand bevorzugter Ausführungsbeispiele näher er läutert.

Fig. 1 zeigt ein vereinfachtes Blockschaltbild eines er sten Ausführungsbeispiels der erfindungsgemäßen An ordnung zum Ermitteln der Phasendifferenz zwischen zwei Taktsignalen,

Fig. 2 zeigt den zeitlichen Verlauf zweier Taktsignale zur Erläuterung des erfindungsgemäßen Verfahrens zum Ermitteln der Phasendifferenz zwischen den beiden Taktsignalen,

Fig. 3 zeigt ein vereinfachtes Blockschaltbild eines zweiten Ausführungsbeispiels der erfindungsgemäßen Anordnung zum Ermitteln der Phasendifferenz zwischen zwei Taktsignalen, und

Fig. 4 zeigt ein vereinfachtes Blockschaltbild einer be kannten Anordnung zum Ermitteln der Phasendifferenz zwischen zwei Taktsignalen.

Fig. 1 zeigt ein vereinfachtes Blockschaltbild eines ersten Ausführungsbeispiels der erfindungsgemäßen Anordnung zum Er mitteln der Phasendifferenz zwischen zwei Taktsignalen a und b, wobei es sich bei dem Taktsignal a beispielsweise um ein lokales Taktsignal einer Komponente einer Kommunikationsan lage und bei dem Taktsignal b um ein zentral der Komponente der Kommunikationsanlage zugeführtes Referenztaktsignal han deln kann.

Im Prinzip arbeitet die in Fig. 1 gezeigte Anordnung wie die in Fig. 4 gezeigte bekannte Anordnung, so daß hinsichtlich der Beschreibung der einzelnen in Fig. 1 dargestellten Be standteile auf die Beschreibung zu Fig. 4 verwiesen werden kann, da diese mit folgenden Ausnahmen auch auf die in Fig. 1 dargestellte Anordnung zutrifft.

Im Gegensatz zu der in Fig. 4 gezeigten Anordnung wird das Taktsignal b bzw. b' mehrmals über die Laufzeitkette 1 ge schickt. Die Laufzeitkette besteht - wie bereits erwähnt wor den ist - aus mehreren in Serie geschalteten Laufzeitgliedern bzw. Verzögerungselementen, die beispielsweise jeweils durch n- und p-Kanal-Feldeffekttransistoren und daraus gebildeten Invertern realisiert sein können.

Zu diesem Zweck ist eine Ablaufsteuerung 10 vorgesehen, die beispielsweise analog zu Fig. 4 aus der Verknüpfung von Kipp stufen bzw. Flip-Flops mit entsprechenden Logikgliedern auf gebaut sein kann. Die Ablaufsteuerung 10 legt das empfangene Taktsignal b bzw. ein entsprechendes Taktsignal b' an die Laufzeitkette 1 an, das nach Durchlauf der einzelnen Verzöge rungselemente 8 der Laufzeitkette 1 als ein Ausgangssignal b'' wieder der Ablaufsteuerung 10 zugeführt und erneut an die Laufzeitkette 1 angelegt wird, so daß die Laufzeitkette 1 beispielsweise n-mal durchlaufen wird. Mit jedem Durchlauf der Laufzeitkette 1 wird ein Zähler (oder alternativ ein Schieberegister) 9 inkrementiert, um die Anzahl der Durch läufe des Taktsignals b durch die Laufzeitkette 1 zu erfas sen.

Wie in Fig. 4 sind (als Register A bzw. Register B) bezeich nete Register 2 bzw. 3 vorgesehen, wobei das Register 2 Lauf zeitinformationen speichert, die die Anzahl von durchlaufenen Verzögerungselementen 8 der Laufzeitkette 1 repräsentieren, die von dem Taktsignal b bzw. b' während einer Differenzzeit spanne zwischen einem Taktflankenwechsel des Taktsignals b und einem nachfolgenden entsprechenden Taktflankenwechsel (d. h. einem nachfolgenden Taktflankenwechsel mit derselben Polarität) des Taktsignals a durchlaufen werden. Wie nachfol gend noch näher beschrieben wird, setzen sich die in dem Re gister 2 gespeicherten Laufzeitinformationen aus von der Laufzeitkette 1 gelieferten Informationen y₁ und von dem Zäh ler 9 gelieferten Informationen n₁ zusammen. Das weitere Re gister 3 speichert hingegen Laufzeitinformationen, die die Anzahl von durchlaufenen Verzögerungselementen 8 der Lauf zeitkette 1 repräsentieren, welche von dem Taktsignal b bzw. b' während einer Taktperiode des Taktsignals a durchlaufen werden. Die in dem Register 3 gespeicherten Laufzeitinforma tionen setzen sich aus von der Laufzeitkette 1 gelieferten Informationen y₂ und von dem Zähler 9 gelieferten Informatio nen n₂ zusammen.

Als Auswertungseinrichtung ist gemäß Fig. 1 wiederum ein Mikroprozessor 4 vorgesehen, der anhand der in dem Register 3 gespeicherten Laufzeitinformationen sowie der vorgegebenen und bekannten Taktperiode des Taktsignals a die tatsächliche Verzögerungszeit bzw. Laufzeit der Verzögerungselemente 8 der Laufzeitkette 1 ermittelt und anhand der somit ermittelten Verzögerungszeit pro Verzögerungselement 8 der Laufzeitkette 2 durch Bezugnahme auf die in dem Register 2 gespeicherten Laufzeitinformationen die zeitliche Verschiebung bzw. Diffe renzzeitspanne zwischen zwei entsprechenden Taktflanken des Taktsignals a und des Taktsignals b bestimmen kann, die der Phasendifferenz zwischen den beiden Taktsignalen a und b ent spricht.

Die Funktion der in Fig. 1 gezeigten Anordnung soll nachfol gend näher unter Bezugnahme auf die in Fig. 2 gezeigten zeit lichen Verläufe der Taktsignale a und b erläutert werden.

Mit Aktivwerden des zu messenden Taktsignals b wird dieses von der Ablaufsteuerung 10 an die Laufzeitkette 1 angelegt (vgl. Signal b') und, nachdem die entsprechende Taktflanke des Taktsignals b die Laufzeitkette 1 durchlaufen hat, wieder der Ablaufsteuerung 10 zurückgeführt (vgl. Signal b''), so daß diese die entsprechende Taktflanke des Taktsignals b er neut an die Laufzeitkette 1 anlegen kann. Auf diese Weise wird das Taktsignal b mehrmals über die Laufzeitkette 1 ge schickt. Nach jedem Durchlauf der Laufzeitkette 1 wird der Zähler 9 entsprechend inkrementiert.

Unter Bezugnahme auf Fig. 2 wird beispielsweise zum Zeitpunkt t₁ die positive Taktflanke des Taktsignals b von der Ablauf steuerung 10 der Laufzeitkette 1 zugeführt, so daß diese po sitive Taktflanke die einzelnen Verzögerungselemente 8 der Laufzeitkette 1 (ggf. mehrmals) durchläuft.

Das ebenfalls der Ablaufsteuerung 10 zugeführte Taktsignal a ist gegenüber dem Taktsignal b um eine Differenzzeitspanne Δt verschoben, wobei diese Differenzzeitspanne der Phasendiffe renz zwischen den beiden Taktsignalen a und b entspricht. Um die Phasendifferenz zwischen den Taktsignalen a und b zu be stimmen, muß demnach diese Differenzzeitspanne Δt ermittelt werden. Dies erfolgt mit Hilfe des in Fig. 1 gezeigten Re gisters 2. Mit der ersten positiven Taktflanke des Taktsi gnals a wird das Register 2 zum Zeitpunkt t₂ von der Ablauf steuerung 10 aktiviert und übernimmt aus der Laufzeitkette 1 sowie dem Zähler 9 Informationen, die einerseits der Anzahl der von der Taktflanke des Taktsignals b augenblicklich durchlaufenen Verzögerungselemente 8 der Laufzeitkette 1 und andererseits der Anzahl der vollständigen Durchläufe des ge nannten Differenzzeitspanne Δt entspricht. Die beiden in Fig. 1 mit y₁ bzw. n₁ bezeichneten Informationen werden zu diesem Zeitpunkt t₂ in dem Register 2 als die Differenzzeitspanne Δt betreffende Laufzeitinformationen gespeichert.

Mit Vorliegen der nächsten positiven Taktflanke des Takt signals a, d. h. nach Ablauf einer vollen Taktperiode T des Taktsignals a, wird das in Fig. 1 gezeigte weitere Register 3 von der Ablaufsteuerung 10 aktiviert und übernimmt ebenfalls von der Laufzeitkette 1 sowie dem Zähler 9 Informationen y₂ bzw. n₂₁ die der Anzahl der nach Ablauf der vollen Takt periode T des Taktsignals a von dem Taktsignal b bzw. b' au genblicklich durchlaufenen Verzögerungselemente 8 der Lauf zeitkette 1 bzw. der Anzahl der vollen Durchläufe des Takt signals b bzw. b' durch die Laufzeitkette 1 entsprechen.

Die in dem Register 2 gespeicherten Laufzeitinformationen re präsentieren somit eine Gesamtzahl m₁ von Verzögerungselemen ten 8 der Laufzeitgitter 1, die während der Differenzzeit spanne Δt von dem Taktsignal b bzw. b' durchlaufen werden, während die in dem Register 3 gespeicherten Laufzeitinforma tionen eine Gesamtanzahl m₂ von durchlaufenen Verzögerungs elementen 8 der Laufzeitkette 1 repräsentieren, die von dem Taktsignal b bzw. b' während einer vollen Taktperiode T des Taktsignals a durchlaufen werden. Dabei gilt folgender Zusam menhang:

m_i = (n_i.x) + y_i mit i = 1,2,

wobei x die Anzahl der Verzögerungselemente 8 der Laufzeit kette 1 bezeichnet.

Nachfolgend sei beispielhaft angenommen, daß die Laufzeit kette 1 insgesamt 10 in Serie geschaltete Verzögerungsele mente 8 aufweist, wobei diese Anzahl deutlich geringer als bei der in Fig. 4 gezeigten bekannten Anordnung ist, da gemäß der vorliegenden Erfindung die Laufzeitkette 1 bzw. die ent sprechenden Verzögerungselemente 8 mehrmals durchlaufen wer den.

Des weiteren sei angenommen, daß die Taktperiode T des Takt signals a, d. h. die Zeit zwischen zwei positiven (negativen) Taktflanken des Taktsignals a, T = 110 ns beträgt. Zum Zeit punkt t₂ übernimmt das Register 2 von der Laufzeitkette 1 die binären Informationen y₁ = "1100000000" und von dem Zähler 9 die Information n₁ = "2". Dies bedeutet, daß zu dem in Fig. 2 gezeigten Zeitpunkt t₂ das Taktsignal b bzw. die ent sprechende positive Taktflanke die insgesamt x = 10 Verzöge rungselemente 8 der Laufzeitkette 1 bereits zweimal vollstän dig durchlaufen hat, wobei augenblicklich zudem die ersten zwei Verzögerungselemente 8 der Laufzeitkette 1 von der Takt flanke des Taktsignals b durchlaufen worden sind. Des weite ren sei angenommen, daß zu dem in Fig. 2 gezeigten Zeitpunkt t₃, d. h. nach Ablauf der Taktperiode T des Taktsignals a, das Register 3 von der Laufzeitkette 1 die binären Informationen y₂ = "1111100000" und von dem Zähler 9 die Information n₂ = "5" empfängt. Dies bedeutet, daß die (positive) Taktflanke des Taktsignals b bzw. b' während der in Fig. 2 dargestellten Taktperiode T des Taktsignals a die Laufzeitkette 1 insgesamt fünfmal vollständig und zudem die ersten fünf Verzögerungs elemente 8 der Laufzeitkette 1 durchlaufen hat.

Aufgrund der in dem Register 3 gespeicherten Laufzeitinforma tionen kann der Mikroprozessor 4 die tatsächliche Verzöge rungszeit jedes Verzögerungselementes 8 der Laufzeitkette 1 berechnen. Die Taktperiode T des Taktsignals a ist dem Mikro prozessor 4 bekannt und beispielsweise gespeichert. Die Ver zögerungszeit jedes Verzögerungselementes 8 bzw. die ent sprechende Laufzeit jedes Verzögerungselementes 8 ergibt sich durch Dividieren der Taktperiodendauer T des Taktsignals a durch die Gesamtanzahl m₂ von Verzögerungselementen 8 der Laufzeitkette 1, die während dieser Taktperiode T von dem Taktsignal b durchlaufen worden sind. Wie bereits zuvor be schrieben worden ist, gilt dabei:

m₂ = (n₂.x) + y₂ = (5.10) + 5 = 55.

Für die Verzögerungszeit t_d jedes Verzögerungselementes 8 der Laufzeitkette 1 ergibt sich demnach:

t_d = T/m₂ = 110 ns/55 = 2 ns.

Abhängig von dieser Verzögerungszeit t_d kann der Mikroprozes sor 4 aufgrund der in dem Register 2 abgelegten Laufzeitin formationen die Phasendifferenz zwischen den beiden Taktsi gnalen a und b ermitteln. Wie bereits erläutert worden ist, entsprechen die in dem Register 2 abgelegten Laufzeitinforma tionen der Gesamtzahl m₁ von Verzögerungselementen 8, die von dem Taktsignal b während der in Fig. 2 dargestellten Diffe renzzeitspanne Δt durchlaufen worden sind. Analog zu der Be rechnung von m₂ gilt für m₁:

m₁ = (n₁.x) + y₁ = (2.10) + 2 = 22.

Während der Differenzzeitspanne Δt wurden demnach von dem Taktsignal b insgesamt 22 Verzögerungselemente 8 durchlaufen, so daß sich aufgrund der anhand des Registerinhaltes des Re gisters 3 berechneten Verzögerungszeit jedes Verzögerungsele mentes 8 als Differenzzeitspanne Δt ergibt:

Δt = m₁.t_d = 44 ns.

Diese Differenzzeitspanne Δt entspricht der Phasendifferenz zwischen den beiden Taktsignalen a und b.

Fig. 3 zeigt ein zweites Ausführungsbeispiel der erfindungs gemäßen Anordnung, wobei ergänzend zu Fig. 1 die einzelnen Verzögerungselemente 8 der Laufzeitkette 1 als regelbare Laufzeitglieder ausgestaltet sind, deren Verzögerungszeit einstellbar ist. Eine entsprechende Laufzeitkette 1 mit re gelbaren Laufzeitgliedern 8 ist bereits aus der EP-A2-0 274 606 bekannt. Die einzelnen Laufzeitglieder bzw. Verzögerung selemente 8 sind beispielsweise durch n- und p-Kanal- Feldeffekttransistoren und daraus gebildeten Invertern reali siert.

Mit Hilfe der in Fig. 3 dargestellten Anordnung kann der Mi kroprozessor 4 abhängig von der ermittelten Phasendifferenz die Verzögerungszeiten t_d der einzelnen Verzögerungselemente 8 der Laufzeitkette 1 derart einstellen, daß das am Ausgang der Laufzeitkette 1 verzögert auftretende Signal b'' des Taktsignals b dieselbe Phasenlage aufweist wie ein ent sprechendes Vergleichstaktsignal, insbesondere wie das Takt signal a. Selbstverständlich kann die Ansteuerung der einzel nen Verzögerungselemente 8 der Laufzeitkette 1 auch durch eine separate Phasenausgleichseinrichtung übernommen werden, die zusätzlich zu dem in Fig. 3 dargestellten Mikroprozessor 4 vorhanden ist und die einerseits das zuvor erwähnte Ver gleichstaktsignal, wie z. B. das Taktsignal a, sowie das am Ausgang der Laufzeitkette 1 auftretende Taktsignal b'' emp fängt und ausgangsseitig die Verzögerungszeit der einzelnen Verzögerungselemente 8 der Laufzeitkette 1 einstellt.

Die anhand der Fig. 1 bis 3 erläuterte Erfindung weist gegen über der in Fig. 4 gezeigten bekannten Anordnung den wesent lichen Vorteil auf, daß die für die Laufzeitkette 1 erforder liche Anzahl von Verzögerungselementen 8 deutlich verringert ist, da die einzelnen Verzögerungselemente 8 mehrmals durch laufen werden können. Dadurch verringert sich der für die Er mittlung der Phasendifferenz zwischen den beiden Taktsignalen erforderliche Aufwand erheblich und der Schaltungsaufbau der erfindungsgemäßen Anordnung ist deutlich vereinfacht. In Übereinstimmung mit dem zuvor beschriebenen Beispiel hat sich insbesondere das Vorsehen von zehn Verzögerungselementen 8 in der Laufzeitkette 1 als vorteilhaft erwiesen. Selbstverständ lich kann die Laufzeitkette 1 jedoch im Prinzip auch eine ge ringere (oder größere) Anzahl von Verzögerungselementen 8 aufweisen. Aufgrund der beschränkten Länge der Laufzeitkette 1 bei der in Fig. 4 bekannten Anordnung ist zudem die maximal zu erfassende Anzahl von Verzögerungselementen 8 der Lauf zeitkette 1, die von dem Taktsignal b beispielsweise während der Zeitintervalle Δt oder T durchlaufen werden, beschränkt. Im Gegensatz dazu kann mit Hilfe der erfindungsgemäßen Anord nung im Prinzip eine beliebig große Anzahl von durchlaufenen Verzögerungselementen und demnach auch eine beliebig große Periodendauer T des Taktsignals a und eine beliebig große Phasenverschiebung Δt zwischen den Taktsignalen a und b er faßt werden.

Bezugszeichenliste

1

Laufzeitkette

2

,

3

Register

4

Mikroprozessor

5

,

6

Kippstufe

7

UND-Glied

8

Verzögerungselement

9

Zähler

10

Ablaufsteuerung
a, b, b', b'' Taktsignal
n₁

, n₂

, y₁

,
y₂

, m₁

, m₂

Laufzeitinformation
Δt Differenzzeitspanne
T Periodendauer
t Zeit

Claims

1. Verfahren zum Ermitteln der Phasendifferenz zwischen zwei Taktsignalen (a, b), umfassend die Schritte

a) Zuführen eines ersten Taktsignals (b, b') zu einer aus mehreren in Serie geschalteten Verzögerungselementen (8) be stehenden Laufzeitkette (1), so daß das erste Taktsignal die einzelnen Verzögerungselemente der Laufzeitkette nacheinander durchläuft,
b) Ermitteln einer ersten Gesamtanzahl (m₁) von Verzögerungs elementen der Laufzeitkette, die während einer Differenzzeit spanne (Δt) zwischen einer Taktflanke des ersten Taktsignals und der darauffolgenden Taktflanke mit derselben Polarität des zweiten Taktsignals (a) von dem ersten Taktsignal durch laufen werden,
c) Ermitteln einer zweiten Gesamtanzahl (m₂) von Verzöge rungselementen der Laufzeitkette, die während einer Taktperi ode (T) des zweiten Taktsignals von dem ersten Taktsignal durchlaufen werden,
d) Ermitteln der Verzögerungszeit (t_d) eines Verzögerungs elementes der Laufzeitkette abhängig von der Taktperiode des zweiten Taktsignals und der im Schritt c) ermittelten zweiten Gesamtanzahl von Verzögerungselementen, und
e) Ermitteln der Phasendifferenz zwischen den beiden Takt signalen abhängig von der im Schritt b) ermittelten ersten Gesamtanzahl von Verzögerungselementen und der im Schritt d) ermittelten Verzögerungszeit jedes Verzögerungselementes der Laufzeitkette,
dadurch gekennzeichnet,
daß das erste Taktsignal (b, b') im Schritt a) der Laufzeit kette (1) mehrmals zugeführt und die Anzahl (n₁, n₂) der Durchläufe des ersten Taktsignals durch die Laufzeitkette er mittelt wird, und
daß in den Schritten b) und c) die erste und zweite Gesamtan zahl (m₁, m₂) von Verzögerungselementen abhängig von der beim jeweiligen Ermittlungszeitpunkt (t₂, t₃) gültigen Anzahl von Durchläufen (n₁, n₂) des ersten Taktsignals durch die Lauf zeitkette ermittelt werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in den Schritten b) und c) die erste und zweite Gesamtan zahl (m₁, m₂) von durchlaufenen Verzögerungselementen (8) ab hängig von der beim jeweiligen Ermittlungszeitpunkt (t₂, t₃) gültigen Anzahl (y₁, y₂) von augenblicklich von dem ersten Taktsignal (b, b') durchlaufenen Verzögerungselementen der Laufzeitkette (1) ermittelt werden.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß im Schritt d) die Verzögerungszeit (t_d) eines Verzöge rungselementes (8) durch Dividieren der Taktperiode (T) des zweiten Taktsignals (a) durch die im Schritt c) ermittelte zweite Gesamtanzahl (m₂) von Verzögrungselementen ermittelt wird.

4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß im Schritt e) die Phasendifferenz zwischen den beiden Taktsignalen (a, b) durch Multiplizieren der im Schritt b) ermittelten ersten Gesamtanzahl (m₁) von Verzögerungselemen ten mit der im Schritt d) ermittelten Verzögerungszeit (t_d) jedes Verzögerungselementes (8) der Laufzeitkette (1) ermit telt wird.

5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß die Verzögerungselemente (8) der Laufzeitkette (1) eine einstellbare Verzögerungszeit (t_d) besitzen, und
daß die Verzögerungszeit der Verzögerungselemente der Lauf zeitkette verstellt wird, um die Phasendifferenz zwischen einem am Ausgang der Laufzeitkette (1) auftretenden Takt signal (b'') und dem zweiten Taktsignal (a) auszugleichen.

6. Anordnung zum Ermitteln der Phasendifferenz zwischen zwei Taktsignalen (a, b),
mit einer aus mehreren in Serie geschalteten Verzögerungs elementen (8) bestehenden Laufzeitkette (1), an die ein erstes Taktsignal (b, b') angelegt wird, so daß das erste Taktsignal die einzelnen Verzögerungselemente der Laufzeit kette nacheinander durchläuft,
mit einem ersten Register (2) zum Speichern von ersten Lauf zeitinformationen, die einer ersten Gesamtanzahl (m₁) von während einer Differenzzeitspanne (Δt) zwischen einer Takt flanke des ersten Taktsignals und der darauffolgenden Takt flanke mit derselben Polarität des zweiten Taktsignals von dem ersten Taktsignal durchlaufenen Verzögerungselementen der Laufzeitkette entsprechen,
mit einem zweiten Register (3) zum Speichern von zweiten Laufzeitinformationen, die einer zweiten Gesamtanzahl (m₂) von während einer Taktperiode (T) des zweiten Taktsignals von dem ersten Taktsignal durchlaufenen Verzögerungselementen der Laufzeitkette entsprechen, und
mit einer Auswertungseinrichtung (4), die abhängig von dem in dem ersten und zweiten Register gespeicherten Laufzeitinfor mationen die Verzögerungszeit (t_d) eines Verzögerungselemen tes der Laufzeitkette sowie die Phasendifferenz zwischen den beiden Taktsignalen ermittelt,
dadurch gekennzeichnet,
eine Ablaufsteuereinrichtung (10), die das erste Taktsignal (b, b') mehrmals der Laufzeitkette (1) zuführt, und
eine Durchlauferfassungseinrichtung (9), die die Anzahl (m₁, m₂) der Durchläufe des ersten Taktsignals durch die Laufzeit kette (1) erfaßt,
wobei die in dem ersten Register (2) gespeicherten ersten Laufzeitinformationen Informationen über die Anzahl (n₁) der Durchläufe des ersten Taktsignals durch die Laufzeitkette während der Differenzzeitspanne (Δt) umfassen, und
wobei die in dem zweiten Register (3) gespeicherten zweiten Laufzeitinformationen Informationen über die Anzahl (n₂) der Durchläufe des ersten Taktsignals durch die Laufzeitkette während der Taktperiode (T) des zweiten Taktsignals (a) um fassen.

7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Durchlauferfassungseinrichtung (9) ein Zähler oder Schieberegister ist.

8. Anordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Auswertungseinrichtung (4) durch einen Mikroprozessor gebildet ist.

9. Anordnung nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet,
daß die Auswertungseinrichtung (4) die Verzögerungszeit (t_d) der Verzögerungselemente (8) der Laufzeitkette (1) anhand der im zweiten Register (3) gespeicherten zweiten Laufzeitinfor mationen ermittelt, und
daß die Auswertungseinrichtung (4) die Phasendifferenz zwischen den beiden Taktsignalen (a, b) anhand der somit er mittelten Verzögerungszeit jedes Verzögerungselementes der Laufzeitkette sowie den im ersten Register (2) gespeicherten ersten Laufzeitinformationen ermittelt.

10. Anordnung nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß die Laufzeitkette (1) zehn Verzögerungselemente (8) bein haltet.

11. Anordnung nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet,
daß die Verzögerungselemente (8) der Laufzeitkette (1) eine einstellbare Verzögerungszeit (t_d) besitzen, und
daß eine Phasenausgleichseinrichtung (4) vorgesehen ist, die die Verzögerungszeit der Verzögerungselemente der Laufzeit kette derart einstellt, daß eine Phasendifferenz zwischen einem am Ausgang der Laufzeitkette (1) auftretenden Signal (b'') und dem zweiten Taktsignal (a) ausgeglichen wird.

12. Anordnung nach Anspruch 11, dadurch gekennzeichnet, daß die Phasenausgleichseinrichtung in der Auswertungsein richtung (4) integriert ist.