DE10036672B4 - GaAs-Flüssigphasenepitaxiewafer und Verfahren zum Herstellen desselben - Google Patents

GaAs-Flüssigphasenepitaxiewafer und Verfahren zum Herstellen desselben Download PDF

Info

Publication number
DE10036672B4
DE10036672B4 DE10036672A DE10036672A DE10036672B4 DE 10036672 B4 DE10036672 B4 DE 10036672B4 DE 10036672 A DE10036672 A DE 10036672A DE 10036672 A DE10036672 A DE 10036672A DE 10036672 B4 DE10036672 B4 DE 10036672B4
Authority
DE
Germany
Prior art keywords
gaas
wafer
type
angle
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10036672A
Other languages
English (en)
Other versions
DE10036672A1 (de
Inventor
Tatsuya Itami Moriwake
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE10036672A1 publication Critical patent/DE10036672A1/de
Application granted granted Critical
Publication of DE10036672B4 publication Critical patent/DE10036672B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00Liquid-phase epitaxial-layer growth
    • C30B19/12Liquid-phase epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00Liquid-phase epitaxial-layer growth
    • C30B19/02Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux
    • C30B19/04Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux the solvent being a component of the crystal composition
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42Gallium arsenide

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Es wird ein GaAs-Wafer mit einem Winkel außerhalb des Typs {100} +- 0,02 DEG APPROX +- 0,2 DEG vorgeschlagen. Ein Epitaxiewafer umfaßt einen GaAs-Substratwafer mit einem Winkel außerhalb des Typs {100} +- 0,02 DEG APPROX +- 0,2 DEG , eine GaAs- oder AlGaAs-Schicht des n-Typs, und eine GaAs- oder AlGaAs-Schicht des p-Typs, die auf dem GaAs-Substratwafer mittels Flüssigkeitsphasenepitaxie aus einer Ga-Lösung aufwachsen, welche GaAs und einen amphoteren Dotierstoff Si enthält.

Description

  • Die vorliegende Erfindung betrifft einen Epitaxiewafer aus GaAs (Galliumarsenid) zur Herstellung einer Infrarotlicht-ausbildenden Diode (LED). Infrarot-LEDs werden auf einem GaAs-Einkristallwafer hergestellt. Obwohl die vorliegende Erfindung direkt eine Verbesserung des GaAs-Epitaxiewafers betrifft, liegt das Wesen der vorliegenden Erfindung in den vorhergehenden Schritten bei der Herstellung des Epitaxiewafers. Die Erfindung läßt sich durch die Epitaxieschritte nicht vollständig verstehen. Daher sollen kurz die Schritte zur Herstellung von GaAs überlegt werden, um die Probleme zu verdeutlichen, aufgrund derer die vorliegende Erfindung nötig ist.
  • Ein GaAs-Einkristallrohblock wird aus einem GaAs-Polykristall (oder aus einem Ga-Material und einem As-Material synthetisiert) durch ein horizontales Bridgman-Verfahren (HB) hergestellt, ein vertikales Bridgman-Verfahren (VB), oder ein Flüssigkeitseinkapselungs-Czochralski-Verfahren (LEC). Die Kristallorientierung von GaAs-Rohblöcken kann durch die Orientierung eines Impfkristalls festgelegt werden. Die Kristallstruktur wachsender Rohblöcke folgt der Kristallorientierung des Impfkristalls. Man läßt die GaAs-Kristalle im allgemeinen in einer Richtung eines niedrigen Spiegelindex wachsen, beispielsweise in der Richtung {100} oder der Richtung {111}.
  • In der Kristallographie ist es üblich, daß ein Index mit runden Klammern (...) eine einzelne Ebene bezeichnet, ein Index mit geschweiften Klammern {...} eine gemeinsame Ebene, ein Index mit eckigen Klammern [...] eine einzelne Richtung, und ein Index in spitzen Klammern <...> eine gemeinsame Richtung. Eine Gruppe von drei ganzen Zahlen in den Klammern wird als "Spiegelindex" oder "Ebenenindex" bezeichnet. Ein Wafer, der eine Oberfläche aufweist, die zu einer Ebene mit einem niedrigen Spiegelindex geneigt ist, wird manchmal als "Wafer außerhalb des Winkels" bezeichnet. Der Wafer außerhalb eines Winkels kann nicht durch einen Spiegelindex bezeichnet werden, da bei dem Wafer die regelmäßige Periodizität verloren gegangen ist. Der Neigungswinkel θ gegenüber der Ebene mit niedrigem Spiegelindex, auf welche er sich bezieht, wird als "Winkel außerhalb" bezeichnet.
  • Ein gewachsener GaAs-Rohblock wird zu einem zylindrischen Rohblock Zylinderschleifen umgeformt. Der zylindrische Einkristallrohblock wird in mehrere dünne, runde Kristallplatten geschnitten. Die dünne Platte wird als "geschnittener Wafer" bezeichnet. Die Oberfläche des geschnittenen Wafers wird in vielen Fällen so festgelegt, daß sie eine {100} Oberfläche aufweist, da ein {100} Wafer es Geräteherstellern erlaubt, die natürliche Spaltbildung zum Schneiden eines bearbeiteten Wafers in Gerätechips auszunutzen. Die Spaltebenen von GaAs werden durch {0-1-1} bezeichnet, und liegen senkrecht zur Oberfläche {100}. Die Spaltebenen sind zueinander orthogonal. Daher stellt {100} eine nützliche Ebene für die Oberfläche von Wafern dar. Mechanisches Polieren, Lappen und Ätzen wandeln die geschnittenen Wafer {100} in Spiegelwafer um, welche ebene, glatte Oberflächen wie ein Spiegel aufweisen. Flüssigkeitsphaseneptaxieprozesse stellen Epitaxiewafer aus den GaAs-Wafern her, durch Aufschichten mit Verunreinigungen dotierter GaAs-Schichten und mit Verunreinigungen dotierten AlGaAs-Schichten auf dem GaAs-Wafer. Waferhersteller führen die Epitaxieprozesse von den GaAs-Wafern bis zu den Epitaxiewafern durch. Gerätehersteller kaufen die Epitaxiewafer, erzeugen mehrere Geräte auf dem Epitaxiewafer durch Ausbildung von Elektroden, p-Bereichen oder n-Bereichen durch Photolithographie usw., schneiden den bearbeiteten Wafer in einzelne Chips, und stellen Infrarot-LEDs dadurch her, daß die Chips in Gehäusen untergebracht werden.
  • Die vorliegende Erfindung schlägt eine Verbesserung der Schritte zur Herstellung von Epitaxiewafern vor. GaAs-Epitaxiewafer werden dadurch hergestellt, daß Verunreinigungen des Typs n und Verunreinigungen des Typs p in die Epitaxieschichten auf den Ausgangs-GaAs-Wafern eindotiert werden. Es gibt einige Arten von Verunreinigungen des n-Typs und des p-Typs für GaAs-Kristalle. Mit der vorliegenden Erfindung wird kein Epitaxiewafer mit beliebigen Verunreinigungen angestrebt. Die vorliegende Erfindung begrenzt die Verunreinigung nur auf Si. Si ist eine "amphotere" Verunreinigung für GaAs. Si ist eine Verunreinigung des n-Typs bei einer Temperatur oberhalb einer kritischen Temperatur Tc, jedoch ist Si eine Verunreinigung des p-Typs bei einer Temperatur unterhalb der kritischen Temperatur Tc. Die Verunreinigung des n-Typs liefert Elektronen an die Matrix. Die Verunreinigung des p-Typs liefert Löcher an die Matrix. Die kritische Temperatur Tc wird manchmal als umgekehrte Temperatur bezeichnet. Da sich die Rolle von Si in Abhängigkeit von der Temperatur ändert, wird Si hier als amphotere Verunreinigung bezeichnet. Eine Tatsache, die im Falle des Eindotierens unterschiedlicher Verunreinigungen ohne Bedeutung ist, führt zu einem ernsthaften Problem, wenn die amphotere Verunreinigung zur Herstellung sowohl der n-Bereiche als auch der p-Bereiche eindotiert wird. Mit der vorliegenden Erfindung wird eine Lösung dieses Problems versucht, das bei dem Dotieren mit einer amphoteren Verunreinigung auftritt. Allerdings erfordert die vorliegende Erfindung einen Kunstgriff bei dem Schritt der Herstellung geschnittener Wafer, der dem Schritt der Herstellung von Epitaxiewafern vorausgeht.
  • GaAs-Wafer im allgemeinen als {100}-Wafer hergestellt. In der Praxis treten jedoch bei dem Waferschneiden einige Fehler auf. Die Anforderung an den GaAs-Wafer ist durch {100} ± δ gegeben, wobei δ die Toleranz für die Abweichung der Oberflächung von der {100}-Ebene darstellt. Die Anforderung {100} ± δ verdeutlicht, daß {100}-Wafer die besten sind, jedoch jene Wafer, die eine geringe Abweichung von ± δ aufweisen, nicht die besten darstellen, sondern zulässig sind. Im allgemeinen sind die {100}-GaAs-Wafer am besten. Nunmehr der zugehörige Stand der Technik erläutert.
  • ➀ In dem japanischen offengelegten Patent Nr. 57-1221 "Monolithische Hybridhalbleitergeräte und Verfahren zu deren Herstellung", Anmelderin: Fujitsu Corporation, Erfinder: Kenzo Akita, Itsuo Umezu, wird vorgeschlagen, daß die Dampfphaseneptaxie einen GaAs-wafer außerhalb des Winkels bevorzugt, der um drei Grad bis sieben Grad gegenüber {100} geneigt ist (was durch {100} + 3° ~ 7° Wafer außerhalb des Winkels bezeichnet wird), wogegen die Flüssigkeitsphasenepitaxie einen exakten {100}-GaAs-Wafer bevorzugt. Die Dampfphaseneptaxie ist zur Herstellung von Gunn-Dioden geeignet, und die Flüssigkeitsphasenepitaxie wird zur Herstellung einer LED, einer LD oder einer PD bevorzugt. Das Dokument schlägt einen Hybridwafer vor, der abwechselnd Teile (100) und Teile mit (100) + 3° ~ 7° außerhalb des Winkels aufweist. Der Wafer ist ein komplizierter Mehrfachstufenwafer, der aus Schrägteilen und geraden Teilen besteht. Das Hybridgerät wird dadurch hergestellt, daß eine Gunn-Diode auf den Schrägteilen durch Dampfphaseneptaxie hergestellt wird, und Photodioden auf den geraden Teilen durch die Flüssigkeitsphasenepitaxie hergestellt werden. Bei den geraden Teilen wird eine Toleranz von ± 0,5 Grad als Abweichung von der exakten {100}-Ebene zugelassen. ➀ schreibt vor, daß der exakte {100}-Wafer die Flüssigkeitsphasenepitaxie für die PDs am meisten bevorzugt. ➀ läßt Wafer außerhalb des Winkels nicht zu.
  • ➁ Das japanische offengelegte Patent Nr. 7-302740 "Einkristall-GaAs-Wafer für Flüssigkeitsphasenepitaxie", Anmelderin: Sumitomo Electric Industries LTD, Shin-etsu Semiconductor LTD, Erfinder: Kazuhiko Oida, Makoto Kawasaki, gibt an, daß bisherige GaAs-Wafer mit einer Toleranz von ± 0,5 Grad zugelassen wurden, jedoch der Wert von ± 0,5 Grad zu groß für die Toleranz von GaAs-Wafern ist. Eine derartig starke Neigung von ± 0,5 Grad führt zu einer starken Oberflächenrauhigkeit. Daher schlägt ➁ vor, daß die Toleranz von ± 0,5 Grad auf ± 0,2 Grad verringert werden soll, um die Spiegeloberfläche beizubehalten. Es werden mit Zn dotierte p-Typ-GaAs-Wafer mit (100) ± 0,2 Grad und mit Si dotierte n-Typ-GaAs-Wafer mit (100) ± 0,2 Grad vorgeschlagen. Über den Verwendungszweck der Wafer findet sich keine Angabe. Auch ➁ schlägt GaAs-Wafer mit exakt (100) als die beste Wahl vor. Der neue Vorschlag besteht darin, die Toleranz von 0,5 Grad bis 0,2 Grad zu verringern. ➁ schließt Wafer außerhalb des Winkels aus, ähnlich wie ➀.
  • ➂ Japanisches offengelegtes Patent Nr. 9-18052 "Epitaxiewafer und lichtemittierende Diode", Anmelderin:
    Hitachi Wiring LTD., Erfinder: Sachiya Shibata, Seiji Mizuniwa, Yukio Sasaki schlägt vor, die Herstellung lichtemittierender Dioden durch hintereinander Aufschichten einer p-Mantelschicht, einer p-Aktivschicht, einer n-Mantelschicht auf einem p-GaAs-Substrat (Wafer) zu versuchen. Der Grund für den Einsatz eines Substrats des p-Typs besteht darin, daß das Ziel in der Herstellung einer LED mit Bodenreflexion besteht. Anderenfalls werden LEDs mit Bodenemission dadurch hergestellt, daß durch Epitaxie eine p-Typ-GaAlAs-Mantelschicht, eine p-Typ-GaAlAs-Aktivschicht, eine n-Typ-GaAlAs-Mantelschicht auf ein GaAs-Substrat des p-Typs aufgeschichtet werden, und der Boden des p-Typs-GaAs-Wafers abgeschliffen wird. In ➂ wird ausgeführt, daß im Falle des exakten (100)-GaAs-Substrats dann, wenn die p-Typ-Mantelschicht ausreichend dick ist (mehr als 100 μm), eine wellenförmige Morphologie auftritt, wobei Facetten auf der p-Mantelschicht auftreten. Der Grund für das Auftauchen der wellenförmigen Rauhigkeit wird der Tatsache zugeschrieben, daß die vertikale Wachstumsgeschwindigkeit (aufwärts) höher ist als die horizontale Wachstumsgeschwindigkeit (seitlich), wodurch Stufen in der dicken Mantelschicht erzeugt werden.
  • In ➂ wird ausgeführt "im Falle des exakten (100)-Wafers sind wenige Schritte und eine Knicke zulassende Kernerzeugung auf der (100)-Oberfläche vorhanden. Der Kristall wächst nicht, bis eine hohe Überschußsättigung erfolgt. Wenn die Schmelze eine hohe Überschußsättigung in einem kritischen Zustand erreicht, wächst der Kristall plötzlich zum Ausgleich der Überschußsättigung. Dann hält das Wachstum für eine Weile an, bis die Schmelze erneut die Überschußsättigung erreicht. Wenn die Überschußsättigung den kritischen Zustand erreicht, wächst der Kristall erneut plötzlich. Das Wachstum und der Stillstand werden intermittierend wiederholt. Das intermittierende Wachstum erzeugt die Stufen und die Rauhigkeit der Oberfläche".
  • Wenn es sich beim p-GaAs-Substrat um den exakten GaAs-(100)-Wafer handelt, so betont ➂, daß die exakte (100)-Oberfläche die Oberflächenmorphologie beeinträchtigt. Um die Beeinträchtigung der Morphologie zu verhindern gibt an, daß der Substratwafer ein p-GaAs-Wafer außerhalb des Winkels sein sollte, bei welchem die b-Achse [010] um 0,25 bis 2 Grad zu der a-Achse [100] geneigt ist, und die c-Achse [001] um 0 bis 2 Grad zur a-Achse [100] geneigt ist. Die Summe des Winkels außerhalb (Neigung) beträgt 0,25 bis 2,8 Grad. Durch den Wafer außerhalb des Winkels verschwinden die wellenförmigen Muster auf der Epitaxieschicht (bei der p-Mantelschicht mit einer Dicke von mehr als 100 μm). Allerdings ist der Winkel außerhalb nur bei der sehr dicken Epitaxieschicht mit einer Dicke von mehr als 100 μm bei der Flüssigkeitsphasenepitaxie in einem Fall wirksam, bei welchem eine p-Typ-GaAlAs-Mantelschicht auf dem p-GaAs-Substrat wächst. ➂ empfiehlt immer noch das exakte (100)-GaAs-Substrat für dünne Epitaxieschichten, welche mittels Flüssigkeitsphasenepitaxie wachsen. In ➂ wird behauptet, daß ein GaAs-Wafer mit (100) ± mehr als 1 Grad für MOVPE (metallorganische Dampfphaseneptaxie) geeignet ist. Aus ➂ erhält man zahlreiche Aufschlüsse. Allerdings schlägt ➂ immer noch das exakte (100)-GaAs-Substrat als das am besten geeignetste zum Aufwachsen einer dünnen Epitaxieschicht auf dem p-GaAs-Wafer durch die Flüssigkeitsphasenepitaxie vor.
  • ➃ japanisches offengelegtes Patent Nr. 59-117111 "Flüssigkeitsphasenepitaxie von Verbundleitern", Anmelderin: Mitsubishi Electric LTD., Erfinder: Toshio Tanaka, Toshio Togawa, Saburo Takamiya, schlägt eine Verbesserung des Substrats zur Herstellung von Laserdioden (LDs) auf einem n-Typ-GaAs-Substrat (Wafer) vor. Die LDs werden auf einem Epitaxiewafer durch Aufeinanderschichten mittels Epitaxie einer mit Te-dotierten n-AlGaAs-Mantelschicht, einer undotierten n-GaAs-Aktivschicht, einer mit Ge dotierten p-AlGaAs-Mantelschicht und einer mit Ge dotierten p-GaAs-Kontaktschicht hintereinander auf einem mit Si-dotierten n-Typ-(100)-GaAs-Wafer (Substrat) mittels Flüssigkeitsphasenepitaxie hergestellt. In ➃ wird auf das Problem der Beeinträchtigung der Oberflächenmorphologie durch Muster in Form von Wellen, kleiner Wellen oder Fischschuppen hingewiesen.
  • Die Muster in Form kleiner Wellen traten zwischen dem (100)-n-GaAs-Substrat und der mit Te dotierten n-AlGaAs-Mantelschicht auf. Die Störung in Form kleiner Wellen der Oberflächenmorphologie führt zu einem ernsthaften Problem, da es sich bei dem Gerät nicht um eine LED sondern um eine LD handelt. In ➃ wird angenommen, daß das exakte (100)-GaAs-Substrat zum Auftreten der kleinen Wellen auf der Oberfläche der Epitaxieschicht führt. In ➃ wird eine Lösung vorgeschlagen, nämlich den mit Si dotierten n-Typ-GaAs-Wafer um 1 Grad gegenüber der (100)-Ebene zu neigen. Es wurde geschildert, daß eine ebene, glatte Oberfläche dann erhalten wurde, wenn eine mit Te dotierte n-Typ-AlGaAs-Mantelschicht auf einem Wafer mit (100) + 1 ° außerhalb des Winkels angeordnet wurde. In ➃ wird allgemein ein Wafer des Typs (100) + 0,2 bis 5 ° außerhalb des Winkels aus GaAs vorgeschlagen.
  • In ➄, dem japanischen Patent Nr. 2914246 "Epitaxiewafer und Halbleiterlichtemissionsgeräte", Anmelderin: Showa Denko LTD., Erfinder: Atsushi Yoshinaga, wird ein GaAs-Wafer des Typs (100) + 0,5 bis 5 ° außerhalb des Winkels bei der Herstellung von Laserdioden (LDs) vorgeschlagen, durch ein Verfahren, welches am besten die Umkehrung des natürlichen Leitungstyps von amphoterem Si einsetzt, durch Aufschichten mit einer Si-dotierten AlGaAs-n-Typ-Schicht und einer mit Si-dotierten AlGaAs-p-Typ-Schicht auf ein n-Typ-GaAs-Substrat mittels Flüssigkeitsphasenepitaxie. Bei dem voranstehend geschilderten Druckschriften ➀, ➁, ➂ und ➃ wurden unterschiedliche Dotierstoffe zur Herstellung von Schichten des n-Typs und des p-Typs verwendet. Anders als ➀, ➁, ➂ und ➃ wird bei ➄ Si als amphotere Verunreinigung zur Herstellung der Laser sowohl des n-Typs als auch des p-Typs eingesetzt. ➄ stimmt mit der vorliegenden Erfindung in Bezug auf die Auswahl der Verunreinigung überein. Der Grund dafür, warum die Orientierung des GaAs-Substrats von (100) abweichen sollte, wurde damit angegeben, daß verhindert werden sollte, daß ein "blitzförmiger" Thyristor in dem pn-Übergang auftaucht. Die Erzeugung eines abnormen pn-Übergangs in dem Epitaxiewafer wird in ➄ als "blitzförmiger" Thyristor bezeichnet, wegen der Form eines abnorm wachsenden pn-Übergangs, der schräg gegenüber einem Teil des normalen horizontalen pn-Übergangs entsteht. 5 zeigt einen Schnitt durch einen Epitaxiewafer zur Verdeutlichung des Auftretens des Blitz-Thyristors. Der Epitaxiewafer besteht aus einem n-GaAs-Substrat, einer n-GaAs-Schicht und einer p-GaAs-Schicht, die durch Epitaxie auf dem n-GaAs-Substrat aufgeschichtet werden. Wenn unterschiedliche Arten an Dotierstoffen verwendet werden, tritt eine derartige Abnormität niemals auf. Wenn der pn-Übergang durch Dotieren des GaAs-Substrats mit amphoterem Si durch Steuern der Temperatur hergestellt wird, führen Temperaturschwankungen manchmal zum Auftreten der Abnormität gemäß 5. Die Form des parasitären pn-Übergangs gleicht jener eines Blitzes. Ein Vertikalschnitt zur Oberfläche enthält drei pn-Übergänge und einen Schichtaufbau n-p-n-p. Der n-p-n-p-Schichtaufbau ist ähnlich wie beim Thyristor (einer von SCRs). Die Abnormität stellt ein inhärentes Problem bei dem Verfahren mit Umkehrung des natürlichen Leitungstyps unter Verwendung des amphoteren Dotierstoffes Si dar. In ➄ wird angegeben, daß das exakte (100)-GaAs-Substrat leicht zu dem Blitz-Thyristor bei dem Verfahren mit Umkehrung des natürlichen Leitungstyps führt. Jene Teile, welche den Thyristor enthalten, können weder verkauft noch eingesetzt bei Epitaxiewafern zur Herstellung lichtemittierender Geräte werden, da der doppelte pn-Übergang einen Stromfluß verhindert. In ➄ wird ausgeführt, daß ein GaAs-Wafer außerhalb des Winkels, bei welchem eine Oberfläche um 0,5 Grad bis 5 Grad gegenüber der (100)-Ebene geneigt ist, dazu fähig ist, das Auftauchen des Blitz-Thyristors in einem Epitaxiewafer zu verhindern, der von dem Wafer außerhalb des Winkels ausgeht. In ➄ wird erläutert, daß ein Winkel außerhalb, der kleiner als 0,5 Grad ist, das Auftreten des Blitz-Thyristors zuläßt, und daß ein Winkel außerhalb von mehr als 5 Grad dazu führt, daß eine starke Oberflächenrauhigkeit des Wafers auftritt. Die Rauhigkeit verhindert, daß Hersteller lichtemittierende Geräte auf dem unebenen Epitaxiewafer herstellen können. Ein Wafer mit einem Winkel von 0,5 Grad außerhalb kann zum Auftreten des Blitz-Thyristors führen. Allerdings ist die Länge der Abnormität geringer als 50 μm. Der GaAs-Wafer kann auf jeden Fall zur Herstellung von Geräten verwendet werden. Daher wird in ➄ darauf hingewiesen, daß der bevorzugte Bereich für den Winkel außerhalb zwischen 0,5 Grad und 5 Grad liegt.
  • Es gibt zahlreiche Dotierstoffe, welche bei GaAs-Kristallen zur Leitung des n-Typs oder des p-Typs führen, beispielsweise Zink (Zn), Germanium (Ge), oder Tellur (Te). Die Dotierstoffe führen zu einem definierten Leitungszustand, da sie ein bestimmtes Atom ersetzen, entweder Ga oder As. Sie können sicher als Dotierstoff des n-Typs oder des p-Typs bezeichnet werden. Si stellt dagegen einen seltsamen Dotierstoff dar. Si wirkt als Dotierstoff des n-Typs durch Ersetzen des Ga-Ortes, wirkt jedoch andererseits als Dotierstoff des p-Typs durch Ersetzen des As-Ortes. Die Temperatur legt fest, ob Si die Rolle eines Dotierstoffes des p-Typs oder des n-Typs in GaAs spielt. Daher wird Si als amphoterer Dotierstoff bezeichnet. Die Änderung des Leitungstyps, die durch die Temperaturänderung hervorgerufen wird, wird als Umkehrung der natürlichen Leitung (des natürlichen Leitungstyps) bezeichnet.
  • Die Flüssigkeitsphasenepitaxie ist ein Filmwachstumsverfahren, bei welchem ein Feststoffmaterial in einer Schmelze erwärmt wird, ein Substrat in Berührung mit der erwärmten Schmelze gebracht wird, die Temperatur der Schmelze abgesenkt wird, ein thermisches Gleichgewicht zwischen der Schmelze und dem Substrat aufrechterhalten wird, ein Teil der Schmelze in Berührung mit der Oberfläche des Substrats sich verfestigt, und ein Epitaxiefilm auf dem Substratkristall erzeugt wird. Die Flüssigkeitsphasenepitaxie stellt das älteste Verfahren unter den Epitaxiewachstumsverfahren dar. Allerdings ist die Flüssigkeitsphasenepitaxie immer noch das beste Filmkristallwachstumsverfahren zur Herstellung von LEDs. Die Flüssigkeitsphasenepitaxie (LPE) kann in verschiedene Versionen unterteilt werden. Die Vertikalflüssigkeitsphaseneptaxie ist ein Verfahren, bei welchem Epitaxiefilme dadurch wachsen, daß eine in Vertikalrichtung lange Wanne vorbereitet wird, die mit zahlreichen parallelen Schlitzen versehene Seitenwände aufweist, vertikal mehrere Wafer so aufbewahrt werden, daß sie in die Schlitze in horizontaler Ausrichtung eingeführt werden, eine Schmelze aus einem erwärmten Material in die Wanne eingegeben wird, die Wafer in Berührung mit der erwärmten Schmelze gebracht werden, die Temperatur der Schmelze mit einer Geschwindigkeit verringert wird, durch welche das Wärmegleichgewicht aufrechterhalten werden kann, und ein Teil der Schmelze auf dem Substrat verfestigt wird. Da sich die Wafer in Vertikalrichtung in der Wanne ausrichten, wird das Verfahren als "vertikale LPE" bezeichnet. Bei einem einzigen Posten können etwa 50 bis 100 Wafer zu Epitaxiewafern verarbeitet werden (vgl. das japanische offengelegte Patent Nr. 59-128298). Horizontalflüssigkeitseptaxie ist ein Verfahren, bei welchem Epitaxiefilme so aufwachsen, daß eine horizontale Platte vorbereitet wird, die mehrere wenig tiefe Löcher aufweist, sowie ein horizontales Gleitstück, das mit mehreren Hohlräumen versehen ist, um auf der Platte zu gleiten, ein Wafer in dem wenig flachen Loch aufbewahrt wird, Feststoffmaterialien den Hohlräumen des Gleitstücks zugeführt werden, das Gleitstück und die Platte erwärmt werden, um die Feststoffmaterialien in eine Materialschmelze in den Hohlräumen umzuwandeln, das Gleitstück auf der Platte bewegt wird, um einen Teil der Schmelze in Berührung mit dem GaAs-Wafer zu bringen, die Temperatur mit einer Geschwindigkeit abgesenkt wird, bei welcher das Wärmegleichgewicht aufrechterhalten wird, das Schmelzmaterial auf der Oberfläche des Wafers verfestigt wird, das Gleitstück bewegt wird, um den Wafer in Berührung mit der nächsten Materialschmelze zu bringen, ein weiterer Dünnfilm auf dem ersten Epitaxiefilm erzeugt wird, die voranstehenden Prozesse bei den folgenden Hohlräumen wiederholt werden, und Epitaxiefilme auf dem Substrat aufwachsen. Neben diesen beiden Verfahren gibt es andere Versionen, die zur Kategorie der Flüssigkeitsphasenepitaxie gehören. Die Erfindung kann bei jeglicher Flüssigkeitsphasenepitaxie eingesetzt werden.
  • Gegenstand der vorliegenden Erfindung ist ein Epitaxiewafer, der eine mit Si dotierte Schicht des n-Typs aufweist, und eine mit Si dotierte Schicht des p-Typs, als Ausgangswafer zur Herstellung infraroter LEDs. Si ist eine amphotere Verunreinigung für AlGaAs und GaAs, welche in Abhängigkeit von der Temperatur entweder als n-Verunreinigung oder als p-Verunreinigung wirkt. Si verhält sich bei höherer Temperatur als Verunreinigung des n-Typs, und bei niedrigerer Temperatur als Verunreinigung des p-Typs. Der Temperaturschwellenwert wird als Umkehrtemperatur Tc bezeichnet. Unter Nutzung der amphoteren Eigenschaft erzeugt die Flüssigkeitsphasenepitaxie eine n-Schicht, eine p-Schicht und einen pn-Übergang mit einem einzigen Dotiermittel Si durch Regeln des Absinkens der Temperatur. Durch LPE auf Si-Grundlage kann ein Schmelzhohlraum bei dem Gleitstück entfallen. Die Einrichtung kann dadurch vereinfacht werden, daß Si als Dotierstoff eingesetzt wird. Nachstehend erfolgt eine kurze Erläuterung der Flüssigkeitsphasenepitaxie zur Herstellung eines mit Si dotierten GaAs-Epitaxiewafers. Die Flüssigkeitsphasenepitaxie verringert die Schmelztemperatur der Materialschmelze erheblich weniger als die inhärente Schmelztemperatur von GaAs, durch Mischung von GaAs mit einem geeigneten Lösungsmittel. Streng genommen handelt es sich bei der Schmelze bei der LPE um eine Lösung, die aus einem Lösungsmittel und einem gelösten Stoff besteht. Hierbei wird Ga als Lösungsmittel verwendet, da GaAs in einer Ga-Schmelze lösbar ist. Der gelöste Stoff ist AlGaAs oder GaAs. Ga weist einen niedrigen Schmelzpunkt auf. Eine Ga-Schmelze kann GaAs und AlGaAs bei einer Temperatur lösen, die weit unterhalb des Schmelzpunkts (1238 °C) von GaAs liegt. Wenn GaAs-Feststoff der Ga-Schmelze hinzugegeben wird, wird GaAs bis zu einer Konzentration herauf gelöst, welche als "Sättigungskonzentration" bezeichnet wird. Die Sättigungskonzentration hängt von der Temperatur ab. Eine Ga-Schmelze, welche GaAs enthält, wird nachstehend als Ga-Lösung bezeichnet, um sie von der reinen Ga-Schmelze zu unterscheiden. Die Ga-Schmelze sollte Si als Dotierstoff in geringer Konzentration enthalten. Daher enthält die Ga-Lösung Ga (Lösungsmittel), GaAs (gelöster Stoff), und Si (Dotierstoff). 1 zeigt die Änderung der Temperatur des GaAs-Wafers bei dem Schritt der Flüssigkeitsphasenepitaxie. Auf der Abszisse ist die Zeit t aufgetragen. Die Ordinate gibt die Temperatur T der Ga-Lösung an.
  • [LPE-Verfahren mit Si-dotiertem GaAs]
  • 1. Als Beispiel wird das horizontale LPE-Verfahren erläutert, um die Probleme bei der bisherigen LPE mit Si-Dotierung zu verdeutlichen. Das gleiche Problem tritt bei dem vertikalen LPE-Verfahren auf.
  • Im Falle der horizontalen LPE wird ein n-Typ-GaAs-Wafer (Substrat) in ein wenig tiefes Loch auf der Platte eingesetzt. Eine Ga-Lösung, welche GaAs und Si in Sättigungskonzentration enthält, wird in einem Hohlraum des Gleitstücks aufbewahrt. Das Gleitstück wird auf die Platte auf einem Punkt aufgesetzt, der von dem Wafer in dem Loch getrennt ist. Die Platte und das Gleitstück werden in einen Ofen eingebracht. Der Ofen erwärmt die Platte und das Gleitstück bis zu einer bestimmten Temperatur zum Start des Epitaxiewachstums. Die Wachstumsstarttemperatur (a) beträgt beispielsweise 950 °C. Die Temperatur wird für einen bestimmten Zeitraum aufrechterhalten (t = a ~ t = b). Bei t = b werden das GaAs und die mit Si gesättigte Ga-Lösung in Kontakt mit dem Wafer gebracht, durch Bewegung des Gleitstücks auf der Platte. Die Temperatur wird weiterhin für einen Zeitraum zwischen t = b und t = c aufrechterhalten, beispielsweise eine Stunde, während die mit GaAs gesättigte Ga-Lösung in Kontakt mit dem Wafer bleibt.
  • Im Falle des vertikalen LPE-Verfahrens werden einige hundert GaAs-Wafer in einer vertikalen Kassette aufbewahrt. Die Kassette wird in einer Wanne aufbewahrt. Die Kassette und die Wanne werden in einem Ofen erwärmt. Eine mit GaAs gesättigte Ga-Lösung wird der Wanne in dem Ofen bei t = b zugeführt. Die mit GaAs gesättigte Ga-Lösung gelangt in Kontakt mit den Wafern für einen Zeitraum (t = b bis t = c). Die vertikale LPE und die horizontale LPE weisen entsprechende Schritte in Bezug auf die Temperaturänderung und das Filmwachstum in den folgenden Prozessen auf.
  • 2. Nachdem der Wafer in Kontakt mit der Ga-Lösung gelangt, beginnt die Temperatur der Ga-Lösung bei t = c abzusinken, mit einer Abkühlrate von etwa –2 °C/min bis –3 °C/min. Die Absenkung der Temperatur verringert die Ga-Sättigungskonzentration in der Ga-Lösung. Die Abnahme der Ga-Sättigungskonzentration erzeugt zusätzlichen GaAs-Feststoff. Der zusätzliche GaAs-Feststoff mit Si schlägt sich auf dem GaAs-Wafer nieder, von t = c über t = d bis t = e in 1. Da die Temperatur höher ist als Tc, nehmen Si-Atome die Orte von Ga ein. Das Si, welches Ga ersetzt hat, wird ein Dotierstoff des n-Typs durch Abgabe von Elektronen. Daher wächst ein GaAs-Film des n-Typs auf dem GaAs. Wenn GaAs und Si in dem GaAs-Wafer absorbiert werden, nimmt die Konzentration von GaAs und Si ab. Da die Temperatur abnimmt, nimmt auch die GaAs-Sättigungskonzentration ab. Wenn die Temperatur so geregelt wird, daß die Abnahme der GaAs-Konzentration infolge des Epitaxiewachstums an die Abnahme der GaAs-Sättigungskonzentration angeglichen wird, geht das Epitaxiewachstum in der Ga-Lösung mit der GaAs-Sättigungskonzentration weiter. Im Idealfall wird die Ga-Lösung entlang der Kurve c-d-e-f-g-h abgekühlt, unter Aufrechterhaltung der GaAs-Sättigungskonzentration. Die GaAs-Schicht des n-Typs wächst ständig auf dem GaAs-Wafer.
  • 3. Am Punkt e sinkt die Temperatur auf die Umkehrtemperatur Tc ab (etwa 850 °C). Das Wachstum der GaAs-Schicht des n-Typs hört auf. Der Zeitraum c-e beträgt etwa eine Stunde. Die Rolle des Si ändert sich am Punkt e. Danach wirkt Si als p-Dotierstoff, indem es die Orte von As einnimmt. Dann beginnt GaAs des p-Typs auf der GaAs-Schicht des n-Typs zu wachsen. Ein pn-Übergang wird dazwischen dem n-GaAs und dem p-GaAs erzeugt. Die obere Oberfläche des GaAs des n-Typs, die bei t = e auftaucht, wird der pn-Übergang.
  • 4. Wenn die Temperatur T niedriger ist als Tc (T < Tc), gehen Si-Atome in die Orte von As in einer Epitaxiewachstumsschicht hinein, und erzeugen Akzeptorniveaus. Die wachsende Schicht wird zu einem Kristall des p-Typs. Während die Temperatur der Lösung entlang der Kurve e-f-g absinkt, wächst eine GaAs-Schicht des p-Typs auf der darunter befindlichen n-GaAs-Schicht.
  • 5. Der Temperaturabfall wird geregelt, um die Sättigungskonzentration von GaAs in der Ga-Lösung aufrecht zu erhalten, wie dies voranstehend geschildert wurde. Wenn die Temperatur eine vorbestimmte Temperatur Tg erreicht, wird die Ga-Lösung von dem GaAs-Wafer getrennt (t = g). Die Trennung des GaAs-Wafers von der Ga-Lösung unterbricht das Wachstum der GaAs-Schicht des p-Typs. Das Epitaxiewachstum ist beendet. Es wird ein Epitaxiewafer erhalten, der einen pn-Übergang aufweist.
  • Wenn die Flüssigkeitsphaseneptaxiefilme auf einem exakten {100}-GaAs-Wafer erzeugt werden, ist die Oberfläche des Epitaxiefilms glatt und eben. Wenn es sich beim Substrat dagegen um einen GaAs-Wafer außerhalb des Winkels handelt, dessen Oberfläche in Bezug auf {100} geneigt ist, tritt bei derselben Flüssigkeitsphasenepitaxie eine unregelmäßige Morphologie, die durch die Bündelung von Stufen hervorgerufen wird, auf der Oberfläche des Epitaxiefilms auf. Die unregelmäßige Oberfläche stört die Ausbildung von Elektroden auf der Oberfläche. Um das Auftreten der unregelmäßigen Oberfläche zu vermeiden, haben Waferhersteller exakte {100}-GaAs-Wafer als Substrat bei der Flüssigkeitsphasenepitaxie eingesetzt. Von exakten {100}-Wafern wurde angenommen, daß sie das beste Substrat für die LPE darstellen. In der Praxis wurden {100}-GaAs-Wafer mit einem Fehler innerhalb der Toleranz verwendet. Die ideale Orientierung des Ausgangssubstrats war {100}, um eine zufriedenstellende Oberflächenmorphologie zu erhalten. Tatsächlich wurde bei dem Prozeß des Spaltens des GaAs-Rohblocks in Wafer die Klinge der Spaltvorrichtung auf die exakten {100}-Ebenen in dem Rohblock gerichtet (beispielsweise im japanischen offengelegten Patent Nr. 7-302740).
  • Der Erfinder betrachtete einen Schnitt durch einen Epitaxiewafer, der auf einem exakten (100)-GaAs-Wafer mittels Flüssigkeitsphasenepitaxie unter Verwendung von Si als Dotierstoff hergestellt wurde. 2 zeigt einen vergrößerten Schnitt einschließlich einer Abnormität. Dies stellt ein Beispiel für den Schnitt dar. Es gibt zahlreiche andere Versionen in dem Schnitt. Das n-GaAs am Boden ist ein exaktes (100)-GaAs-Substrat. Die nächste Schicht ist eine n-GaAs-Schicht, die auf dem n-GaAs-Substrat aufgewachsen ist, mit einer siliziumhaltigen Ga-Lösung bei höherer Temperatur. Oben befindet sich eine p-GaAs-Schicht, die auf der n-GaAs-Schicht gewachsen ist, mit derselben siliziumhaltigen Ga-Lösung bei niedrigerer Temperatur. Das GaAs-Substrat ist jenes Teil, welches sandwichartig zwischen der Linie m und der Linie q eingeschlossen ist. Der mittlere Teil, der sandwichartig zwischen der Linie q und der Linie r eingeschlossen ist, ist die n-GaAs-Schicht. Das obere Teil, welches sandwichartig zwischen der Linie r und der Linie System eingeschlossen ist, ist die p-GaAs-Schicht. Die Linie r ist der pn-Übergang. Die Linie r sollte im Falle eines normalen Wachstums eine gerade Linie sein. Bei dem abnormen Wachstum, im Falle des Epitaxiewafers, der aus einem exakten (100)-GaAs-Substrat hergestellt wird, ist die Linie r eine diskontinuierlich gefaltete Linie EFGHIJ.
  • Im Normalfall beträgt die Dicke der n-GaAs-Schicht 36 μm, und die Dicke der p-GaAs-Schicht 42 μm. Die Tiefe des pn-Übergangs sollte nämlich 42 μm gegenüber der oberen Oberfläche betragen. Allerdings weicht der pn-Übergang nach oben gegenüber dem normalen Niveau im Teil GH ab. Die Tiefe des pn-Übergangs GH ist 20 μm. Statt dessen weist die n-GaAs-Schicht eine hohe Dicke von 56 μm bei GH auf. Der pn-Übergang weicht nach oben um 20 μm bei GH ab. Es ist eine Diskrepanz von 2 μm bezüglich der Summe der Dicken zwischen GH und den anderen Teilen vorhanden. Diese Diskrepanz ist Meßfehlern zuzuschreiben.
  • Die normalen Teile HJ und EG des Wafers können als Substrate zur Herstellung von LEDs verwendet erden. Das zentrale Teil FI weist eine übermäßig dicke n-Schicht und eine übermäßig dünne p-Schicht auf. Das Teil FI kann dadurch in LEDs umgewandelt werden, daß oben und unten Elektroden ausgebildet werden.
  • Bei den Seitenteilen GF und IH treten schwerwiegendere Defekte auf, da der pn-Übergang dreifach gefaltet ist, und die n-Schicht in die p-Schicht eindringt. Würden Elektroden oben und unten bei GF und IH ausgebildet, können die Geräte keine LEDs sein. Die Teile GF und IH weisen den komplexen Aufbau von n-p-n-p auf. Wenn eine Spannung zwischen der p-Elektrode und der n-Elektrode angelegt wird, verhindern die mittleren, umgekehrten pn-Übergänge GF und IH, die einen hohen Widerstand aufweisen, einen Fluß des Treiberstroms durch die pn-Übergänge. Es wird kein Elektronen-Lochpaar erzeugt. Kein Übergang tritt zwischen dem Valenzband und dem Leitungsband auf. Dann wird kein Licht erzeugt. Die lokal auftretende n-p-n-p-Struktur wird als Thyristorstruktur bezeichnet.
  • Die Thyristorteile GF und IH sind schlechte Teile, die überhaupt nicht als Ausgangssubstrat zur Herstellung von LEDs dienen können. Bei dem Beispiel beträgt die Breite von GF 600 μm, und die Breite von IH 900 μm. Das mittlere Teil FI, welches kein Thyristor ist, jedoch in Bezug auf die Tiefe des pn-Übergangs nicht dem Standard entspricht, kann nicht als Substrat für LEDs verkauft werden. FI weist eine Breite von 2100 μm auf. Daher stellen die Teile GH = GF + FI + IH Ausschußteile dar. Die Breite des Verlustes beträgt bei dem Beispiel 3600 μm.
  • Ein derartiger Defekt tritt häufig bei dem Epitaxiewachstum auf GaAs-Wafern des Typs {100} ±0,02° auf. Hierbei ist mit "±0,02°" die Toleranz in Bezug auf den maximal zulässigen Fehler gemeint. Die ideale Orientierung beträgt exakt {100}.
  • Nunmehr erfolgt eine Beschreibung von Ausführungsformen der Erfindung zum Erreichen der voranstehend genannten Ziele gemäß dem Zweck der Erfindung.
  • Die vorliegende Erfindung schlägt die Verwendung eines Wafers des Typs {100} mit einem Winkel außerhalb von 0,03 bis 0,15 Grad vor, als Ausgangssubstrat zur Herstellung eines Epitaxiewafers, welche eine GaAs-Schicht oder AlGaAs-Schicht des n-Typs aufweist, eine GaAs-Schicht oder AlGaAs-Schicht des p-Typs, und einen pn-Übergang, mittels Flüssigkeitsphasenepitaxie unter Einsatz des amphoteren Dotierstoffs Si.
  • Weiterhin schlägt die vorliegende Erfindung einen GaAs-Flüssigkeitsphaseneptaxiewafer vor, des Typs {100} mit einem Winkel außerhalb von 0,03 bis 0,15 Grad, eine Schicht des n-Typs aus GaAs oder AlGaAs, die auf dem GaAs-Wafer mittels Flüssigkeitsphasenepitaxie unter Verwendung von Si als Dotierstoff des n-Typs aufwächst, eine Schicht aus GaAs oder AlGaAs des p-Typs, die auf der Schicht aus GaAs oder AlGaRs des n-Typs mittels Flüssigkeitsphasenepitaxie unter Verwendung von Si als Dotierstoff des p-Typs aufwächst, und einen pn-Übergang.
  • Der Winkel außerhalb von {100} wird mit θ bezeichnet. Der Ausgangswafer gemäß der vorliegenden Erfindung kann kurz dadurch charakterisiert werden, daß die Ungleichung 0,03° ≤ θ ≤ 0,15° erfüllt ist. Wenn eine Schneidvorrichtung einen GaAs-Rohblock des n-Typs in dünne Wafer schneidet, zielt die Klinge der Schneidvorrichtung nicht auf exakt {100}, sondern zielt auf eine Ebene, die in Bezug auf {100} um 0,03 Grad bis 0,15 Grad geneigt ist. Die Richtung der Neigung ist willkürlich. Alle Richtungen sind äquivalent. Die Waferoberfläche kann gegenüber (100) in Richtung auf [110], [101], [111] oder eine frei wählbare Richtung geneigt sein. Die Erhöhung des Winkels (des Winkels außerhalb) θ der Waferoberfläche verringert die Wahrscheinlichkeit für das Auftreten defekter Teile in den Epitaxiewafern. In dem angegebenen Bereich zwischen 0,03 Grad und 0,15 Grad führt ein Winkel θ außerhalb von mehr als 0,10 Grad dazu, daß die Defektwahrscheinlichkeit auf einen Wert nahe an Null verringert wird. Ein Winkel außerhalb von θ von mehr als 0,2 Grad unterdrückt perfekt die Defektwahrscheinlichkeit auf Null.
  • Durch eine andere Bedingung wird jedoch der Umfang des Winkels außerhalb eingeschränkt. Ein zu großer Winkel θ außerhalb führt zu zahlreichen hohen Stufen auf dem Epitaxiewafer. Es ist schwierig, Elektroden auf einer unregelmäßigen Oberfläche auszubilden, welche zahlreiche Stufen enthält. Die Herstellung der Elektroden macht es wünschenswert, einen kleineren Winkel θ außerhalb zu wählen. Daher ist die Obergrenze auf 0,2 Grad festgelegt. Der minimale Winkel außerhalb, der dazu wirksam ist, das Auftreten der Abnormität des pn-Übergangs zu unterdrücken, beträgt 0,02 Grad. Daher liegt bei einer erläuternden Ausführungsform, die nicht Teil der vorliegenden Erfindung ist, der Wert von θ im Bereich von 0,02 Grad bis 0,2 Grad (0,02° ≤ θ ≤ 0,2°). In der Praxis sind bei der tatsächlichen Herstellung Herstellungsfehler vorhanden. Zur Berücksichtigung des Fehlers sollte eine Toleranz α festgelegt werden. Die Festlegung der Toleranz hängt von der Spaltmaschine und dem eingesetzten Verfahren ab. In der Praxis sollte die Klinge der Schneidvorrichtung aus Sicherheitsgründen auf eine Ebene zielen, die gegenüber {100} um einen Winkel zwischen 0,02° +α und 0,2° –α geneigt ist.
  • Ein geeigneter Bereich für den Winkel außerhalb des GaAs-Wafers, gemäß der vorliegenden Erfindung, beträgt zwischen 0,03 Grad bis 0,15 Grad (0,03 ≤ θ ≤ 0,15).
  • Nunmehr werden Vorteile der vorliegenden Erfindung erläutert. Bei der Erfindung findet ein Epitaxiewachstum von mit Si dotierten GaAs-Schichten oder von mit Si dotierten AlGaAs-Schichten statt, auf einem GaAs-Wafer des Typs {100} ±0,03° bis ±0,15° in Bezug auf den Winkel außerhalb, durch Flüssigkeitsphasenepitaxie unter Verwendung des amphoteren Dotierstoffes Si. Durch den Winkel außerhalb wird die Abnormität eines keilförmigen pn-Übergangs vollständig ausgeschlossen. Der Winkel außerhalb ist so klein (kleiner als 0,15 Grad), daß eine zufriedenstellende Oberflächenmorphologie des Epitaxiewafers aufrechterhalten wird. Die Oberflächenmorphologie stört nicht die Ausbildung von Elektroden. Die vorliegende Erfindung unterdrückt das Auftreten der Abnormität in Bezug auf den pn-Übergang, und erhöht die Rate nutzbarer Teile eines Epitaxiewafers.
  • Beispiele für die Erfindung werden unter Bezugnahme auf die verschiedenen Figuren der beigefügten Zeichnungen erläutert. Es zeigt:
  • 1 ein Diagramm der zeitabhängigen Änderung der Temperatur der Ga-Lösung bei der Flüssigkeitsphasenepitaxie zur Herstellung von GaAs-Schichten mit amphoterem Si als Dotierstoff, wobei auf der Abszisse die Zeit und auf der Ordinate die Temperatur der Ga-Lösung aufgetragen ist;
  • 2 einen Schnitt eines Epitaxiewafers (GaAs), der durch Flüssigkeitsphasenepitaxie unter Verwendung von Si als amphoterem Dotierstoff hergestellt wurde, um eine Abnormität des pn-Übergangs zu zeigen;
  • 3 einen vergrößerten Schnitt des (100)-GaAs-Substrats, welches Außerhalbfacetten (Kanten) und Facetten aufweist, zur Erläuterung des Wachstums einer GaAs-Schicht auf dem Substrat;
  • 4 ein Diagramm, welches die Häufigkeit des Auftretens keilförmiger pn-Übergänge (partieller Thyristoren) in Epitaxiewafern zeigt, die durch Übereinanderschichten einer mit Si-dotierten Ga-Lösung mittels Flüssigkeitsphasenepitaxie auf GaAs-Wafern mit einem Winkel außerhalb auftreten, deren Winkel außerhalb von 0 Grad bis 0,25 Grad in Einheitsschritten von 0,01 Grad geändert werden, wobei auf der Abszisse die Rate (Prozent) für das Auftreten einer Abnormität des pn-Übergangs aufgetragen ist, und auf der Ordinate der Winkel außerhalb (Grad);
  • 5 einen vereinfachten Schnitt durch eine Epitaxiewafer, der einen abnormen pn-Übergang aufweist, um das Auftreten des Blitz-Thyristors zu erläutern, der in dem japanischen Patent Nr. 2914246 geschildert wurde;
  • 6 einen Schnitt durch einen Epitaxiewafer, welcher Außerhalbfacetten (Ränder) und Facetten aufweist, zur Erläuterung der Richtung eines wachsenden Epitaxiefilms und der Richtung der wachsenden Stufen, wie dies im japanischen Patent Nr. 2914246 beschrieben wurde.
  • Die Beziehung zwischen dem Winkel außerhalb und dem abnormen Zustand des pn-Übergangs wird dadurch untersucht, daß ein GaAs-Einkristallrohblock in 25 unterschiedliche Arten von (100)-GaAs-Wafern mit einem Winkel außerhalb geschnitten werden, die einen Winkel außerhalb zwischen 0 Grad und 0,25 Grad aufweisen, in Schritteinheiten von 0,01 Grad, man dann mit Si-dotierte GaAs-Schichten des n-Typs aufwachsen läßt, sowie mit Si-dotierte GaAs-Schichten des p-Typs, auf den GaAs-Wafern mit einem Winkel außerhalb, die pn-Übergänge in Abschnitten untersucht werden, und die Häufigkeit des Auftauchens abnormer pn-Übergänge für jede Art eines Winkels außerhalb gezählt wird. 4 zeigt die Versuchsergebnisse. Auf der Ordinate sind die Winkel Θ außerhalb des GaAs-Wafers des Substrats aufgetragen. Die Ordinate ist von 0 Grad bis 0,25 Grad numeriert, mit einer Schritteinheit von 0,01 Grad, entsprechend dem Winkel außerhalb des Ausgangssubstratwafers aus GaAs. Die Abszisse gibt die Häufigkeit (%) schlechter Epitaxiewafer an, bei denen zumindest ein abnormer pn-Übergang bei den pn-Übergängen auftaucht. Ein Wafer, der in zumindest einem pn-Übergang eine Abnormität aufweist, wird den schlechten Wafern zugerechnet, unabhängig von der Anzahl oder der Fläche der abnormen Zustände. Die Häufigkeit ist der Quotient der Anzahl an schlechten Wafern und der Anzahl sämtlicher Epitaxiewafer.
  • Bei den exakten (100)-GaAs-Wafern tritt eine sehr hohe Rate von 32 % des Auftretens abnormer pn-Übergänge auf. 32 % der exakten (100)-Epitaxiewafer enthält nämlich zumindest einen abnormen Zustand (Keilform) eines pn-Übergangs. Aus diesem Grund weist die vorliegende Erfindung die exakten (100)-GaAs-Wafer zurück. Die Rate des Auftretens für einen abnormen Zustand mit Keilform beträgt immer noch 28 % für die Wafer des Typs (100) mit einen Winkel außerhalb von ± 0,01 °. Gemäß der vorliegenden Erfindung werden auch diese Wafer mit einem Winkel außerhalb des Typs (100) ± 0,01 ° zurückgewiesen.
  • Die Rate des Auftretens eines abnormen pn-Übergangs beträgt 8 % für die Wafer mit einen Winkel außerhalb des Typs (100) ± 0,02 °. Die vorliegende Erfindung läßt die Wafer mit einem Winkel außerhalb des Typs (100) ± 0,02 ° aus Ausgangswafern für die Flüssigkeitsphasenepitaxie unter Verwendung der amphoteren Verunreinigung Si zu. Wenn der Winkel θ außerhalb 0,02° überschreitet, sinkt die Rate des Auftretens eines abnormen pn-Übergangs schnell ab. Bei den Wafern mit einem Winkel außerhalb des Typs (100) ±0,04° beträgt die Rate des Auftretens eines abnormen pn-Übergangs 1%. Die Rate des Auftretens eines abnormen pn-Übergangs (Keil) sinkt auf 4% für die Wafer mit einem Winkel außerhalb des Typs (100) ±0,05° ab. Bei den Wafern mit einem Winkel außerhalb des Typs (100) ±0,07° ist keine Rate für das Auftreten eines abnormen pn-Übergangs (Keil) festzustellen. Die Rate des Auftretens eines abnormen pn-Übergangs (keilförmig) ist gleich Null für Wafer mit einem Winkel außerhalb des Typs (100) ±0,09° ~ 0,25°. Die Abnormität in Keilform tritt selten bei Wafern mit Winkeln außerhalb zwischen 0,02 Grad bis 0,25 Grad auf.
  • Je größer der Winkel außerhalb gegenüber (100) der Ausgangs-GaAs-Wafer ansteigt, desto weniger verringert sich die Rate des Auftretens eines abnormen pn-Übergangs. Wenn jedoch der Winkel außerhalb gegenüber (100) der GaAs-Substrate 0,2 Grad überschreitet, beeinträchtigt das Auftreten wellenförmiger Muster, stufenförmiger Muster oder rauher Muster die Morphologie der Oberfläche der Epitaxiewafer. Die rauhe Morphologie führt zu Schwierigkeiten bei der Herstellung von Elektroden auf den Oberflächen der Wafer. Ein großer Winkel außerhalb erhöht die Anzahl an Stufen auf der Oberfläche des Substratwafers, und führt zur Bündelung der Stufen auf den mittels Epitaxie aufgewachsenen Filmen. Eine rauhe Morphologie mit Fischschuppenmustern tritt bei den Oberflächen der Epitaxiewafer auf.
  • Aus dem Versuch hat der Erfinder geschlossen, daß der bevorzugte Winkel θ außerhalb für die GaAs-Wafer für die Flüssigkeitsphasenepitaxie unter Verwendung von amphoterem Si als Dotierstoff 0,03 Grad bis 0,15 Grad beträgt (0,03 ≤ θ ≤ 0,15), um das Auftreten abnormer pn-Übergänge zu verhindern, und Flüssigkeitsphasenepitaxiewafer herzustellen, die eine zufriedenstellende Oberflächenmorphologie aufweisen. Daher schlägt die vorliegende Erfindung einen GaAs-Wafer mit einem Winkel außerhalb des Typs {100} ±0,03 bis 0,15 Grad als Ausgangswafer für die Flüssigkeitsphasenepitaxie unter Verwendung von Si als amphoterer Verunreinigung zur Herstellung eines Epitaxiewafers vor. Darüber hinaus schlägt die vorliegende Erfindung einen Epitaxie-GaAs-Wafer vor, der einen GaAs-Wafer mit einem Winkel außerhalb von {100} ±0,03 bis 0,15 Grad umfaßt, eine GaAs- oder AlGaAs-Schicht des n-Typs, die auf dem GaAs-Wafer mittels Flüssigkeitsphasenepitaxie unter Verwendung von Si als Dotierstoff des Typs n hergestellt wird, eine GaAs- oder AlGaAs-Schicht des p-Typs, die auf der GaAs-Schicht des n-Typs mittels Flüssigkeitsphasenepitaxie unter Verwendung von Si als Dotierstoff des Typs p hergestellt wird, und einen pn-Übergang zwischen GaAs oder AlGaAs des Typs n und der GaAs- oder AlGaAs-Schicht des Typs p.
  • Die vorliegende Erfindung schlägt die Verwendung der Wafer mit einem Winkel außerhalb vor, um das Auftreten eines abnormen pn-Übergangs in Epitaxieschichten zu vermeiden. Der Grund für das Auftreten eines derartig abnormen pn-Übergangs in Form eines Keils (2) ist bislang noch nicht klar. Nachstehend ist eine Vermutung des Erfinders über den Grund angegeben, der zum Auftritt eines abnormen pn-Übergangs führt (partielle Thyristoranordnung). 3 zeigt das Epitaxiewachstum auf dem exakten (100)-Wafer. Das Wachstum von GaAs umfaßt horizontales Wachstum und vertikales Wachstum auf der Oberfläche.
  • (1) Horizontales Wachstum
  • Der (100)-Wafer weist eine Oberfläche ABCD auf. Obwohl die Oberfläche makroskopisch eben parallel zu (100) ist, weist die Oberfläche mikroskopisch zahlreiche Stufen auf. 3 zeigt den mikroskopischen Aufbau in Form von Stufen. Hierbei werden zwei Teile einer Stufe definiert. Eine Stufe besteht aus einer breiten horizontalen Facette und einer kleinen Auswärtsfacette (Rand). Die horizontalen Facetten liegen parallel zu (100). Die Auswärtsfacette (der Rand) weist einen Abfall mit einer Höhe gleich der Gitterkonstanten auf. Der mittlere Teil BC ist eine Facette von exakt (100). Abfallende Stufen folgen dem mittleren Teil BC in beiden Richtungen. Einzelne Facetten sind auf (100) gerichtet, jedoch weisen die Linie AB und die Linie BC von (100) ab. Die Gitterorientierung ist lokal durch die Gitterverzerrung oder die Waferkrümmung gestört. Hierbei wird eine quadratische Verzerrung angenommen. Wenn die Kristallorientierung geringfügig gegenüber (100) abweicht, wird eine Anzahl an Stufen in der Schrägoberfläche ausgerichtet. Da die Höhe H des Randes nur in der Größenordnung der Größe eines Atoms liegt, tauchen zahlreiche Stufen auf den Gefällen auf. Die Facette weist eine (100)-Oberfläche auf. Die Länge S der Facette ist ausreichend groß, damit sich 1/Θ Atome in der Schrägrichtung ausrichten können. Die Höhe des Randes und die Länge der Facette stehen daher in einer Beziehung gemäß der Gleichung H = SΘ.
  • Der GaAs-Wafer steht in Kontakt mit der Ga-Lösung. Die Ga-Lösung enthält GaAs in Sättigungskonzentration und Si als Dotierstoff. Wenn die Temperatur abnimmt, wird die Ga-Lösung durch GaAs übersättigt. Zusätzliche GaAs-Moleküle und Si-Atome, die aus der Ga-Lösung ausgestoßen werden, werden an den Rändern auf den Stufen absorbiert. Die Ränder weisen eine Anziehungskraft für freie Moleküle und Atome auf. Die Facette hat keine Anziehungskraft. Die Ränder breiten sich zu den offenen Seiten hin aus. Wenn das bis zum nächsten Rand fortschreitet, wird eine Schicht durch die absorbierten Moleküle und Atome verstärkt, welche die Facetten bedecken.
  • Die Facetten werden schichtweise von den Rändern aus mit GaAs und Si bedeckt. Das Wachstum geht in den horizontalen Richtungen weiter. GaAs-Moleküle und Si-Atome haften nicht an beliebigen Punkten auf der Facette an, sondern werden selektiv an den Rändern absorbiert. Das Wachstum beginnt an den Rändern. Wenn sämtliche Facetten mit einer einzigen Schicht aus GaAs-Molekülen und Si-Atomen abgedeckt sind, erhält die Epitaxieschicht insgesamt eine Schicht. Die Facetten erstrecken sich auf der offenen Seite in den horizontalen Richtungen, durch Einfang zusätzlicher GaAs-Moleküle und Si-Atome, die aus der übersättigten Ga-Lösung ausgefallen sind. Die Wiederholungen des horizontalen Wachstums führen zur Erzeugung einer Epitaxieschicht. Das horizontale Wachstum tritt auf den schrägen Teilen AB und CD auf.
  • (2) Vertikales Wachstum
  • Die ebene, exakte (100)-Ebene BC weist nur eine ebene Facette auf, ist jedoch mit keinem Rand versehen, der GaAs-Moleküle und Si-Atome zur Adsorption einlädt. Da die Facette keine Anziehungswirkung aufweist, werden GaAs-Moleküle nicht auf der exakten (100)-Ebene BC niedergeschlagen. Die Sättigungskonzentration ist nicht dazu ausreichend, daß sich GaAs-Moleküle auf BC niederschlagen könnten. Eine zusätzliche Übersättigung ermöglicht es, daß GaAs-Moleküle und Si-Atome auf der (100)-Ebene BC ausfallen können. Wenn die Konzentration eine übersättigte Konzentration erreicht, beginnt das vertikale Wachstum.
  • Nunmehr werden das vertikale Wachstum und das horizontale Wachstum miteinander verbunden. Da sich das vertikale Wachstum nicht auf die Ränder stützen kann, erfordert das vertikale Wachstum eine höhere Energie als das horizontale Wachstum. Das vertikale Wachstum versucht daher, die Energie dadurch zu verringern, daß Ga-Orte durch Si-Atome in dem GaAs-Kristall ersetzt werden. Si wirkt nämlich als Dotierstoff des Typs n für das Wachstum von GaAs. In den Schrägteilen AB und CD verhält sich, da die Temperatur ausreichend hoch ist, Si als Dotierstoff des Typs n. Obwohl das vertikale Wachstum auf dem exakten (100)-Teil BC schwach ist, durchzieht das horizontale Wachstum die Schrägteile AB und CD. Das horizontale Wachstum geht nach außen hin weiter. Wenn der Winkel Θ außerhalb größer ist, breitet sich das horizontale Wachstum schneller aus. Da das vertikale Wachstum langsamer und das horizontale Wachstum erheblich schneller ist, erstreckt sich das ebene Teil BC zu beiden Seiten. Es entwickelt sich die Linie BC. Die Schwierigkeit des vertikalen Wachstums hält an. Die GaAs-Schicht des n-Typs breitet sich in beiden Richtungen aus, da Si als Dotierstoff des Typs n eindotiert ist. Die Temperatur sinkt bis zur Umkehrtemperatur Tc ab. Unterhalb von Tc ersetzen Si-Atome die As-Orte als ein Dotierstoff des Typs p. Auf den Schrägteilen wächst eine GaAs-Schicht des Typs p mit hoher Geschwindigkeit. Auf dem ebenen Teil BC werden jedoch Si-Atome das erste Mal bei einer überschüssigen Übersättigungskonzentration absorbiert. Si-Atome ersetzen immer noch die Ga-Orte als ein Dotierstoff des Typs n. Eine n-GaAs-Schicht wächst auf dem ebenen (100)-Teil BC.
  • Obwohl es sich um Teile desselben Substrats handelt, wächst eine n-GaAs-Schicht auf dem ebenen Teil BC, jedoch wachsen p-GaAs-Schichten auf den Schrägteilen AB und CD aus derselben Ga-Lösung, welche GaAs und Si enthält. Darüber hinaus breitet sich das ebene Teil BC in beiden Richtungen aus, wenn das Wachstum weitergeht. Si ist ein n-Dotierstoff auf BC, jedoch stellt Si einen p-Dotierstoff auf AB und CD dar. Da das vertikale Wachstum auf BC langsamer vor sich geht als das horizontale Wachstum auf AB und CD, zieht sich das linke Schrägteil AB nach links zurück, zieht sich das rechte Schrägteil AB nach rechts zurück, und erweitert sich das ebene Teil BC in beiden Richtungen. Obwohl die Temperatur absinkt, entwickelt sich der Bereich BC des Typs n, und wird der Bereich des Typs p schmäler. Eine derartige Wachstumsanomalie kann den keilförmigen pn-Übergang (partielle Thyristoranordnung) FGHI ausbilden, wie dies in 2 gezeigt ist.
  • Die horizontale Wachstumsgeschwindigkeit wird mit "w" bezeichnet, und die vertikale Wachstumsgeschwindigkeit durch "u". Die horizontale Wachstumsgeschwindigkeit w ist höher, da sie von den Rändern ausgeht. Die vertikale Wachstumsgeschwindigkeit u ist langsamer, da das Wachstum beim Ausgleich der Übersättigung in der Ga-Lösung oberhalb von BC beginnt. Das vertikale Wachstum hängt von der Temperatur T ab. Die Übersättigung stellt einen instabilen Zustand dar. Es gibt eine Temperaturgrenze dafür, daß die Ga-Lösung die Übersättigung aufrechterhalten kann. Der Punkt B verschiebt sich um (-wdt) in der x-Richtung in einem infinitesimalen Zeitraum dt. Der Punkt B verschiebt sich um (udt) in der y-Richtung in einem infinitesimalen Zeitraum dt. Die Verschiebung des Punktes B und des Punktes C legt die Linien FG und IH in 2 fest. Der Neigungswinkel der Linien FG und IH beträgt daher tan-1(u/w).
  • Wenn die Temperatur weiter absinkt, können Si-Atome in der übersättigten Ga-Lösung nicht die Ga-Orte besetzen, sondern besetzen die As-Orte ebenfalls auf BC. Daher wird eine Schicht des p-Typs auf dem ebenen Teil BC aufwachsen. Ein zusätzlicher pn-Übergang GH taucht plötzlich auf dem (100)-Teil BC auf. Die voranstehend geschilderten Ereignisse können der Grund dafür sein, daß der abnorme pn-Übergang in 2 entsteht. Wenn die voranstehend geschilderte Vermutung richtig ist, würde die quadratische Verzerrung (konvexe Verzerrung) ABCD in 3 dazu führen, daß der abnorme pn-Übergang (keilförmig) mit partiellen Thyristoranordnungen entsteht. Die Ausschaltung des ebenen (100)-Teils BC würde dazu wirksam sein, das Auftreten der Abnormität des pn-Übergangs zu verhindern. Die konvexe Form tritt infolge der Tatsache auf, daß die Seitenteile AB und CD zu unterschiedlichen Richtungen hin geneigt sind. Um das obere ebene Teil BC auszuschalten, sollten die Seitenteile AB und CD Neigungen zu einer gemeinsamen Richtung hin aufweisen, und sollten Stufen in derselben Richtung haben. Wenn sich die Teile AB und CD zu einer gemeinsamen Richtung hin neigen, stellt der mittlere BC nicht mehr eine Spitze dar. Daher sollten Spitzenteile aus der Oberfläche ausgeschlossen werden, um die Abnormität des pn-Übergangs auszuschalten. Aus demselben Grund sollten Bodenteile aus der Oberfläche ausgeschlossen werden, da eine Anzahl von M Böden eine Anzahl von M Oberseiten auf einer durchgehenden Oberfläche erfordern würden. Obwohl er makroskopisch eben und glatt aussieht, enthält der exakte (100)-Wafer zahlreiche mikroskopische Böden und zahlreiche mikroskopische Oberseiten, welche zum Auftreten der Abnormität des pn-Übergangs führen würden.
  • Wenn sich die Oberfläche des Substrats schräg zur (100)-Ebene in einem endlichen Winkel erstrecken würde, könnten die Oberseiten oder Böden auf der Oberfläche nicht mehr existieren. Ohne BC oben würde keine Abnormität des pn-Übergangs auftreten. Um wieviel Grad sollte die Oberfläche des Wafers geneigt sein? Nur Versuche legen den Umfang des zu bevorzugenden Winkels außerhalb fest. Der Erfinder hat das in 4 dargestellte Experiment durchgeführt, welches das Ergebnis von Messungen bei annähernd 10.000 GaAs-Epitaxiewafern darstellt. 4 zeigt, daß ein Winkel außerhalb von 0,02° in ausreichender Weise einen abnormen pn-Übergang verhindern kann. Das Experiment verdeutlicht, daß der maximale Winkel für die Schrägteile wie AB und CD etwa 0,02 Grad beträgt. Ist die Oberfläche des Wafers um einen Winkel von mehr als 0,02 Grad geneigt ausgebildet, ist das (100)-Teil BC mit Neigungen nach unten an beiden Seiten nicht mehr vorhanden. Sämtliche (100)-Teile weisen eine aufsteigende Neigung an einer Seite und eine absteigende Neigung an der anderen Seite auf. Die (100)-Teile stellen daher nicht die Oberseiten oder die Böden dar, mit Ausnahme der End-(100)-Ebenen. Da kein Maximum in der kontinuierlichen Oberfläche vorhanden ist, ist das vertikale Wachstum verboten. Nur das horizontale Wachstum tritt auf. Auch die Übersättigung ist verboten. Die Ausschaltung der Übersättigung führt zu einer eindeutigen Beziehung zwischen der Temperatur und der Umkehr des Leitungstyps von Si. Das Vorhandensein der eindeutigen Beziehung schließt den abnormen Thyristoraufbau bei dem pn-Übergang aus. Der pn-Übergang ist in einer ebenen Ebene über dem gesamten Wafer gemäß der vorliegenden Erfindung vorhanden.
  • Gemäß einer erläuternden Ausführungsform, die nicht Teil der vorliegenden Erfindung ist, werden die Oberflächen von GaAs-Wafern um 0,02 Grad bis 0,2 Grad zur {100}-Ebene geneigt, um den abnormen, keilförmigen pn-Übergang auszuschalten.
  • Ein Bereich des Winkels außerhalb reicht, gemäß der vorliegenden Erfindung, von ±0,03° bis ±0,15° (0,03° ≤ θ ≤ 0,15°).
  • Der voranstehend geschilderte Stand der Technik ➄ (japanisches Patent Nr. 2914246) sollte erneut diskutiert werden, da in ➄ ein Epitaxiewafer beschrieben wird, der ein GaAs-Substrat aufweist, eine Schicht aus GaAs oder AlGaAs, die auf dem GaAs-Substrat mittels Flüssigkeitsphasenepitaxie aufwächst, und einen pn-Übergang, der unter Nutzung der natürlichen Umkehr von Si in der Epitaxieschicht hergestellt wird, wobei der GaAs-Einkristallwafer eine Oberfläche aufweist, die gegenüber (100) um einen Winkel zwischen 0,5 Grad bis 5 Grad geneigt ausgebildet ist. Der Stand der Technik ➄ zeichnet sich durch 0,5° ≤ θ ≤ 5° aus. In ➄ ist das Problem angesprochen, daß der abnorme pn-Übergang in der mit Silizium dotierten Schicht aus GaAs oder AlGaAs auftaucht, die auf einem (100)-GaAs-Substrat aufwächst. 5 zeigt die Abnormität des pn-Übergangs gemäß ➄. In ➄ wird der abnorme pn-Übergang als "Blitz-Thyristor" bezeichnet. In ➄ werden Wafer mit einem Winkel außerhalb gemäß 0,5° ≤ θ ≤ 5° vorgeschlagen, nur um das Auftreten einer Abnormität des pn-Übergangs zu verhindern. Auch die vorliegende Erfindung schlägt Wafer mit einem Winkel außerhalb gemäß 0,03° ≤ θ ≤ 0,15° vor, um das Auftreten einer Abnormität des pn-Übergangs zu verhindern. Der Zweck scheint der gleiche zu sein. Der Umfang des bevorzugten Winkels außerhalb ist allerdings zwischen ➄ und der vorliegenden Erfindung vollständig verschieden. Die vorliegende Erfindung schlägt einen kleineren Winkel außerhalb von 0,03° ≤ θ ≤ 0,15° vor. Die Obergrenze 0,15 Grad ist so festgelegt, daß das Auftreten einer rauhen Oberfläche verhindert wird. Ein Winkel außerhalb von mehr als 0,15 Grad würde zu einer schlechteren Oberflächenmorphologie bei der vorliegenden Erfindung führen.
  • Allerdings wird in ➄ ein erheblich größerer Winkel außerhalb von 0,5° ≤ θ ≤ 5° vorgeschlagen. In ➄ wird ausgeführt, daß die Untergrenze von 0,5° darin liegt, daß eine Beeinträchtigung der Morphologie verhindert werden soll, und daß ein Winkel außerhalb von weniger als 0,5° zu einer schlechten Morphologie führen würde. In ➄ wird ausgeführt, daß ein gewünschter Winkel außerhalb etwa fünf mal bis zwölf mal so groß ist wie gemäß der vorliegenden Erfindung.
  • Der Vergleich der vorliegenden Erfindung mit ➄ führt zu einem schwierigen Problem. Warum unterscheiden sich die gewünschten Winkel außerhalb zwischen der vorliegenden Erfindung und dem Stand der Technik ➄ 0,5° ≤ θ ≤ 5°? Was führt zu dem Unterschied zwischen 0,03° ≤ θ ≤ 0,15° und 0,5° ≤ θ ≤ 5°? Kurz gefaßt ist der Grund in dem Unterschied der zu überwindenden Abnormität des pn-Übergangs zu sehen. In ➄ ist angestrebt, den blitzförmigen Thyristor gemäß 5 auszuschalten. Mit der vorliegenden Erfindung wird jedoch angestrebt, die Abnormität des keilförmigen pn-Übergangs auszuschalten, wie dies in 2 gezeigt ist.
  • Der Unterschied in Bezug auf die betreffenden Abnormitäten des pn-Übergangs führt tatsächlich zu den Unterschieden zwischen 0,02° ≤ Θ ≤ 0,2° und 0,5 ° ≤ Θ ≤ 5 °. Der blitzförmige Thyristor besteht aus zwei Linien (des pn-Übergangs), die schräg zu denselben Richtungen in 5 verlaufen. 6 ist ein vergrößerter Schnitt des GaAs-Substrats zur Erläuterung der Erzeugung des abnormen pn-Übergangs (Blitz-Thyristors) von ➄. Die Oberfläche von ➄ enthält weder obere Teile (wie BC in 2) noch untere Teile, sondern enthält nur Stufen, die monoton nach rechts hin absinken.
  • Vorher wurde bezüglich der vorliegenden Erfindung geschildert, daß der Gradient der Linie FG durch tan-1(u/w) gegeben ist, wobei w die horizontale Wachstumsgeschwindigkeit von den Rändern aus ist, und u die vertikale Wachstumsgeschwindigkeit auf dem oberen Teil BC. Die vorliegende Erfindung legt eindeutig den Schrägwinkel des pn-Übergangs auf tan-1(u/w) fest. Gemäß der vorliegenden Erfindung kann kein anderer Winkel der Schrägwinkel des pn-Übergangs sein. Das Ende der Übersättigung erzeugt den nach oben verschobenen, horizontalen pn-Übergang GH in 2. Der Kreuzungswinkel FGH beträgt ebenfalls tan-1(u/w), da GH parallel zu EF verläuft. Es ist nur ein Schrägwinkel des pn-Übergangs gemäß der vorliegenden Erfindung vorhanden. Der blitzförmige Thyristor tritt bei der vorliegenden Erfindung nicht auf. Das Hauptproblem ist die Abnormität in Bezug auf die Dicke von FI (2100 μm) der zu dicken n-Schicht und der zu dünnen p-Schicht. Die seitlichen Thyristoren GF und IH sind nur sekundär signifikant. Die vorliegende Erfindung berücksichtigt die Steigung in der Nähe von x = 0 der quadratischen Kurve y = -β x2, welche die Oberfläche angibt, wie dies in 3 gezeigt ist. Der Durchmesser des exakten {100}-Teils BC ist mit "d" bezeichnet. Die linke Seite AB weist einen Gradienten +βd auf, und die rechte CD einen Gradienten –βd. Die Gradienten +βd und –βd führen zu der keilförmigen Abnormität FGHI in 2. Allgemeiner ausgedrückt führt das Vorhandensein der bidirektionalen Gradienten zum Auftreten der keilförmigen Abnormität. Das Vorhandensein bidirektionaler Gradienten (positiver und negativer Gradienten) entspricht dem Vorhandensein einer Oberseite oder einer Unterseite. Anders ausgedrückt führt das Vorhandensein der Oberseite BC zur Abnormität des pn-Übergangs. Gemäß der vorliegenden Erfindung wird die Oberfläche in einem Winkel von mehr als βd gegenüber der ursprünglichen Situation geneigt, um die obere oder untere (100)-Ebene aus der Oberfläche auszuschließen. Der Winkel außerhalb (die Oberflächenneigung) vernichtet sämtliche negativen Gradienten oder sämtliche positiven Gradienten. Nur in einer Richtung verlaufende Neigungen können nicht den keilförmigen, abnormen pn-Übergang hervorrufen.
  • Im Gegensatz fehlt bei ➄ das ebene Teil BC von 2 von Anfang an. ➄ beginnt mit dem Substrat, bei welchem die Stufen in einer Richtung ausgerichtet sind, wie dies in 6 gezeigt ist. In 6 enthält die Oberfläche unterschiedliche Arten von Stufen. Die obere Stufe umfaßt eine obere Facette und einen unteren Rand. Die untere Stufe umfaßt eine untere Facette und einen unteren Rand. Die vertikale Wachstumsgeschwindigkeit auf der oberen Facette wird durch u1 bezeichnet. Die vertikale Wachstumsgeschwindigkeit auf der unteren Facette wird durch u2 bezeichnet. Die Übersättigung ist schwächer auf der oberen Facette als auf der unteren Facette, da die Temperatur der Ga-Lösung nach unten hin abnimmt. Die Übersättigung erleichtert das vertikale Wachstum. Daher ist u1 kleiner als u2 (u1<u2). Die obere Stufe und die untere Stufe wachsen schräg mit einer Geschwindigkeit w in der Horizontalrichtung und mit einer Geschwindigkeit u1 oder u2 in der Vertikalrichtung. Da die vertikalen Wachstumsgeschwindigkeiten verschieden sind, sind die Schrägwinkel des Wachstums für die obere Facette und für die untere Facette unterschiedlich. Die obere Facette wächst in dem Schrägwinkel von tan-1(u1/w). Die untere Facette wächst in dem Schrägwinkel tan-1 (u2/w).
  • Zwei Schrägwinkel ergeben die Schräglinien in 5. Die beiden Schräglinien treffen sich, wegen der Beziehung tan-1(u1/w) < tan-1(u2/w). Der Kreuzungspunkt entspricht dem Ende des Blitz-Thyristors von 5. Wie aus 6 hervorgeht, ist nur an dem positiven Teil x>0 auf der quadratischen Kurve y = –βx2 interessiert. Der Fußpunkt des Blitz-Thyristors ist gegeben durch x = c bis x = c+d. Die Breite der Abnormität beträgt "d" an dem Fuß. Die Steigung der Oberfläche beträgt 2βc bei x = c, 2βc+2βd bei x = c+d und 2βc+βd bei x = c+d/2. In ➄ wurde angenommen, daß dann, wenn die Oberfläche in entgegengesetzter Richtung um einen Winkel von mehr als 2βc+βd geneigt würde, die Differenz bezüglich der Übersättigung ausgeschaltet wurde, und die Abnormität entfallen würde. Bei der Entfernung c des Thyristors gegenüber x = 0 wird angenommen, daß sie gleich der Breite FI von 2 ist. Daher ist der Winkel außerhalb, der bei ➄ erforderlich ist, größer als das Doppelte des Winkels außerhalb gemäß der vorliegenden Erfindung.
  • Die voranstehenden Überlegungen stellen eine Vermutung des Erfinders der vorliegenden Erfindung dar, um die Unterschiede in Bezug auf den Winkel außerhalb zwischen 0,5° ~ 5°, wie gemäß vorgeschlagen, und 0,03° ~ 0,15° zu erläutern, wie gemäß der vorliegenden Erfindung vorgeschlagen. Die betreffenden Abnormitäten des pn-Übergangs sind bei ➄ und der vorliegenden Erfindung unterschiedlich. Bei ➄ wurde eine seltene Abnormität des pn-Übergangs beachtet, welche zu dem Blitz-Thyristor von 5 führt. Dagegen versucht die vorliegende Erfindung das Auftreten einer keilförmigen Abnormität (einer Abnormität in Bezug auf die Dicke) zu verhindern. Die Einrichtungen zum Vermeiden der Abnormitäten sind ebenfalls bei ➄ und der vorliegenden Erfindung verschieden.

Claims (2)

  1. Verfahren zum Herstellen eines GaAs-Flüssigkeitsphasenepitaxiewafers, wobei das Verfahren umfasst: Bereitstellen eines GaAs-Einkristallwafers, der zumindest eine Oberfläche als ein Substrat aufweist, wobei die zumindest eine Oberfläche gegenüber {100} um 0,03 Grad bis 0,15 Grad geneigt ist, und Aufwachsen einer GaAs- oder AlGaAs-Schicht des n-Typs und einer GaAs- oder AlGaAs-Schicht des p-Typs auf dem Substrat mittels Epitaxie durch Flüssigkeitsphasenepitaxie, unter Verwendung von Si als amphoterem Dotierstoff.
  2. GaAs-Flüssigkeitsphasenepitaxiewafer, der umfasst: einen GaAs-Einkristallwafer, der zumindest eine Oberfläche als ein Substrat aufweist, wobei die zumindest eine Oberfläche gegenüber {100} um 0,03 Grad bis 0,15 Grad geneigt ist, eine GaAs- oder AlGaAs-Schicht des n-Typs, die mittels Epitaxie auf dem Substrat durch Flüssigkeitsphasenepitaxie unter Verwendung von Si als Dotierstoff des n-Typs aufwächst, und eine GaAs- oder AlGaAs-Schicht des p-Typs, die durch Epitaxie auf der GaAs- oder AlGaAs-Schicht des n-Typs durch Flüssigkeitsphasenepitaxie unter Verwendung von Si als Dotierstoff des p-Typs aufwächst.
DE10036672A 1999-08-02 2000-07-27 GaAs-Flüssigphasenepitaxiewafer und Verfahren zum Herstellen desselben Expired - Fee Related DE10036672B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11218257A JP2001048694A (ja) 1999-08-02 1999-08-02 GaAs単結晶ウエハ及びGaAs液相エピタキシャルウエハ
JP11218257 1999-08-02

Publications (2)

Publication Number Publication Date
DE10036672A1 DE10036672A1 (de) 2001-02-15
DE10036672B4 true DE10036672B4 (de) 2006-01-19

Family

ID=16717053

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10036672A Expired - Fee Related DE10036672B4 (de) 1999-08-02 2000-07-27 GaAs-Flüssigphasenepitaxiewafer und Verfahren zum Herstellen desselben

Country Status (4)

Country Link
JP (1) JP2001048694A (de)
KR (1) KR100403543B1 (de)
DE (1) DE10036672B4 (de)
TW (1) TW451308B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270516A (ja) 2001-03-07 2002-09-20 Nec Corp Iii族窒化物半導体の成長方法、iii族窒化物半導体膜およびそれを用いた半導体素子
CN101591811B (zh) * 2009-07-03 2011-11-09 中国科学院上海微系统与信息技术研究所 Gsmbe制备ⅲ-ⅴ化合物半导体纳米管结构材料的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS571221A (en) * 1980-06-03 1982-01-06 Fujitsu Ltd Monolithic composite semiconductor device and its manufacture
JPS59117111A (ja) * 1982-12-23 1984-07-06 Mitsubishi Electric Corp 化合物半導体の液相成長法
JPH07302740A (ja) * 1994-04-28 1995-11-14 Sumitomo Electric Ind Ltd 液相エピタキシャル成長用GaAs単結晶基板
JPH0918052A (ja) * 1995-06-29 1997-01-17 Hitachi Cable Ltd エピタキシャルウェハ及び発光ダイオード
DE19627838A1 (de) * 1995-10-12 1997-04-17 Showa Denko Kk Epitaxialwafer und lichtemittierende Halbleitervorrichtung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19611043B4 (de) * 1995-03-20 2006-02-16 Toshiba Ceramics Co., Ltd. Verfahren zum Herstellen eines Siliciumwafers, Verfahren zum Bilden eines Siliciumwafers und Verfahren zur Herstellung eines Halbleiterbauelements

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS571221A (en) * 1980-06-03 1982-01-06 Fujitsu Ltd Monolithic composite semiconductor device and its manufacture
JPS59117111A (ja) * 1982-12-23 1984-07-06 Mitsubishi Electric Corp 化合物半導体の液相成長法
JPH07302740A (ja) * 1994-04-28 1995-11-14 Sumitomo Electric Ind Ltd 液相エピタキシャル成長用GaAs単結晶基板
JPH0918052A (ja) * 1995-06-29 1997-01-17 Hitachi Cable Ltd エピタキシャルウェハ及び発光ダイオード
DE19627838A1 (de) * 1995-10-12 1997-04-17 Showa Denko Kk Epitaxialwafer und lichtemittierende Halbleitervorrichtung

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP 08-139305 A. Japio [online]. h1: STN, Accession No. 1996-139305 [rech. am 03.05.02]
JP 08139305 A. Japio [online]. h1: STN, AccessionNo. 1996-139305 [rech. am 03.05.02] *
JP 59-096776 A. Japio [online]. h1: STN, Accession No. 1984-096776 [rech. am 03.05.02]
JP 59096776 A. Japio [online]. h1: STN, AccessionNo. 1984-096776 [rech. am 03.05.02] *

Also Published As

Publication number Publication date
KR100403543B1 (ko) 2003-11-01
TW451308B (en) 2001-08-21
JP2001048694A (ja) 2001-02-20
DE10036672A1 (de) 2001-02-15
KR20010021132A (ko) 2001-03-15

Similar Documents

Publication Publication Date Title
DE10213395B4 (de) Indiumgalliumnitrid-Glättungsstrukturen für III-Nitried-Anordnungen
EP0903792B1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterlasern
DE112006001847B4 (de) Ausrichtung von Laserdioden auf fehlgeschnittenen Substraten
DE10213358B4 (de) Licht emittierende III-Nitrid-Anordnung und Verfahren zu deren Herstellung
DE60017637T2 (de) Verfahren zum Trennen einer epitaktischen Schicht von einem Substrat und ihre Übertragung auf ein anderes Substrat
DE69838313T2 (de) Optoelektronische Halbleiteranordnung auf Basis einer Nitridverbindung der Gruppe III
EP2169733B1 (de) Halbleiterlichtquelle
DE69834415T2 (de) Lichtemittierendes galliumnitridhalbleiterelement mit einer aktiven schicht mit multiplexquantentrogstruktur und halbleiterlaserlichtquellenvorrichtung
DE60200261T2 (de) Kristall einer Verbindung und Verfahren zur deren Herstellung
DE69631562T2 (de) GaN-System-Halbleiterlaservorrichtung
DE2626775C2 (de) Diodenlaser mit Heteroübergang
DE2527179A1 (de) Halbleiterbauelement mit heterostruktur sowie herstellungsverfahren hierfuer
DE2714945A1 (de) Optoelektronisches halbleiter- bauelement
DE4119921C2 (de) Halbleiterlaser zur Erzeugung sichtbaren Lichts
DE1802618A1 (de) Lichtemittierende Diode und Verfahren zu ihrer Herstellung
DE2423816A1 (de) Verfahren zur herstellung von halbleiteranordnungen und durch dieses verfahren hergestellte halbleiteranordnungen
DE2934994C2 (de)
DE19945465A1 (de) Photonische Halbleitervorrichtung
EP0002658B1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE10036672B4 (de) GaAs-Flüssigphasenepitaxiewafer und Verfahren zum Herstellen desselben
EP0301893B1 (de) Lichtemittierende Halbleitervorrichtung
DE19938480A1 (de) Photonische Halbleitervorrichtung
DE2929719C2 (de) Halbleiterlaser
DE3723222A1 (de) Material fuer ein lichtemittierendes element und verfahren zur zuechtung von dessen kristallen
DE3322388C2 (de) Halbleiterlaser

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee