KR20010021132A - ＧａＡｓ단결정웨이퍼 및 ＧａＡｓ액정에피택셜웨이퍼 - Google Patents

Abstract

본 발명은, 양성(兩性)불순물의 Si를 사용해서 n형, p형의 GaAs, AlGaAs박막을 {100} GaAs기판에 성장시킬 때 pn접합의 높이가 부적당하거나 2중으로 되었거나 한부분이 발생하지 않게하는 GaAs기판을 제공하는 것을 목적으로 한 것이며, 그 구성에 있어서, {100}으로부터 0.02°∼0.2°경사된 GaAs기판, 및 {100}으로부터 0.02°∼0.2°경사된 GaAs기판을 사용하여, Si, GaAs를 함유하는 Ga용액을 사용하여, n형, p형의 AlGaAs, GaAs층을 액상(液相)에피택셜성장시킨 에피택셜웨이퍼인 것을 특징으로 한 것이다.

Description

ＧａＡｓ단결정웨이퍼 및 ＧａＡｓ액정에피택셜웨이퍼{GaAs single crystal wafer and GaAs liquid phase epitaxial wafer}

본 발명은 적외발광다이오드를 제조하기 위하여 사용되는 GaAs에피택셜웨이퍼에 관한 것이다. 적외발광다이오드(LED)는 GaAs기판위에 제작된다. 본 발명은 GaAs에피택셜웨이퍼에 관한 것이나, 실제로는 앞단계에 연구가 이루어진다. 에피택셜웨이퍼만으로는 설명할 수 없다. 그러므로 GaAs디바이스의 전체제조공정을 위시하여 간단히 설명한다. GaAs단결정잉곳은 GaAs다결정(또는 Ga원료와 As원료로부터)으로부터 수평브리지맨(HB)법, 수직브리지맨(VB)법, 또는 액체실링초코랄스키(LEC)에 의해서 제조한다. 씨결정의 방위에 따라서 제조되는 결정의 방위를 제어할 수 있다. 이때 낮은면의 지수방향, 예를 들면 {100}방향, 또는 {111}방향으로 성장시킨다.

여기서 개별적인 면의 방위는 (…)에 의해, 집합된 면의 방위는 {…}에 의해서 표현하고, 개별방향은 […]에 의해, 집합방향은 <…>에 의해서 표현하는 관례인 것이다. 낮은면의 지수의 방위로부터 경사된 표면을 갖는 웨이퍼는 오프앵글웨이퍼로 호칭되는 일도 있다. 경사각Θ을 오프앵글로 호칭하는 일도 있다.

잉곳을 얇게 절단한 것이 방위절단웨이퍼이다. 디바이스를 제조한 후 칩으로 절단하나, 자연적인 벽개(劈開)를 이용하기 위해 웨이퍼는 {100}로 하는 일이 많다. GaAs의 벽개면은 {0-1-1}이므로 표면{100}과 직교하여 벽개면 끼리도 직교하기 때문이다. {100}방위절단웨이퍼를 기계연마, 래핑, 에칭등에 의해서 미러 웨이퍼로 한다. GaAs의 웨이퍼위에 불순물을 함유하는 GaAs층, AlGaAs층을 액상에피택시에 의해서 형성해서 에피택셜웨이퍼로 한다. 여기까지는 웨이퍼제조업자에 의해서 이루어진다. 디바이스제조업자는 에피택셜웨이퍼를 구입해서, 사진평판등에 의해 전극등을 형성하고 칩으로 잘라내어 패키지에 수용해서 적외LED로 한다.

본 발명은 에피택셜웨이퍼를 제조하는 단계의 개량에 관한 것이다. 그것도 불순물의 종류에 한정이 있다. GaAs에피택셜웨이퍼를 제조하는데는 n형 불순물과 p형 불순물을 다른층에 도프한다는 방법도 있다. 그러나, 여기서는 양성의 불순물인 Si를 도프하는 것을 전제로한다. 상이한 p형, n형 불순물을 도프하는 경우는 문제로 되지않는 것이 Si를 도팬트로 하는 경우에 심각한 문제가 된다. 그러나, 본 발명은 에피택셜웨이퍼의 단계에서는 이루지않고, 그 전의 웨이퍼제조의 단계에서 이루어진다.

GaAs웨이퍼는 정확히 {100}면을 가지는 것으로서 제조된다. 실제로는 오차를 수반하기 때문에 허용오차δ를 가지게한 {100}±δ로서 요구사양이 부여된다. 어디까지나 {100}이 꼭 최상이다. 그 다음에 ±δ의 방위의 오차는 감수한다는 것이다.

① 일본국 특개소 57-1221호 [모놀리식복합반도체장치와 그 제조방법]출원인; 후지츄주식회사, 발명자; 아키타 켄조, 바이쇼이츠오는, 기상에피택셜에는 {100}에서부터 3°∼7°어긋난 GaAs웨이퍼가 썩알맞으며, 액상에피택셜에는 정확한 것이 썩알맞으며, 건다이오드는 기상, 수광소자발광소자는 액상으로 제조한 쪽이 좋으므로, 하나의 GaAs웨이퍼상에 (100)의 면과 (100)+3°∼7°의 면을 번갈아 만든다고 말하고 있다. 평탄면과 경사면이 혼재하기 때문에 웨이퍼는 층계로 되어버린다. 복잡한 웨이퍼이다. 경사면에는 기상에피택셜로 건 다이오드, 평탄면에는 액상에피택셜로 수광소자를 만드는 것으로 하고 있다. 허용오차로서 ±0.5°를 부여하고 있다. 액상에피택셜로서는 어디까지나(100)웨이퍼가 최상이며, 어긋남각도로서 0.5°까지 허용한다는 것이다.

② 일본국 특개평 7-302740호 「액상에피택셜성장용 GaAs단결정기판」출원인; 스미토모덴코주식회사, 신에쯔반도체주식회사, 발명자; 오이타 가즈히코, 가와사키 마코토는, 종래의 GaAs기판이 허용오차로서 ±0.5°를 허용해왔으나 그것은 지나치게 크며, 0.5°나 어긋나면 표면이 거칠어지므로 바람직하지않다고 말하고 있다. 0.5°에 대신해서 0.2°로 허용오차를 작게해야한다고 주장한다. Zn도프 p형(100)GaAs기판으로 (100)±0.2°, Si도프n형(100)±0.2GaAs기판이라는 것을 제안하고 있다. 용도는 기록하고 있지 않으므로 알수없다. (100)이 정확히 최상이라는 입장은 변함이 없고, 허용오차를 좁게하고 있을 뿐이다.

③ 일본국 특개평 9-18052호 「에피택셜웨이퍼 및 발광다이오드」출원인; 히다치덴센주식회사, 발명자; 시바타 사치야, 미즈니와 세이지, 사사키 사치오는, p형 GaAs기판상에 p형 피복층, p형 활성층, n형 피복층을 적층해서 발광다이오드를 제작하고자 한다. 뒷면반사형 LED때문에 p형 기판을 사용하는 것으로 설명하고 있다. p형 GaAs기판상에 p형 GaAlAs층 피복층, p형 GaAlAs활성층, n형 GaAlAs피복층을 에피택셜성장시켜 LED구조를 제작한 후에, p형 GaAs기판을 연마제거했으면 뒷면으로부터 광을 꺼낼 수 있게 된다. ②에도 p형 GaAs기판의 예가 설명되고 있다. p형 피복층이 두꺼운 (100㎛이상)경우 p형기판(100)면이 정확하면, 테라스를 수반한 물결모양의 모폴로지가 나타난다고 설명하고 있다. 그 원인으로서 (100)이 정확한 경우, 결정핵의 세로방향의 성장이 가로방향의 성장보다 빠르므로 표면이 층계지게 된다고 말하고 있다.

「(100)이면…, 핵이 발생하기 위한 계단부분(킹)이 적어지며, 큰 과포화도가 아니면 성장하지 않으나, 큰 과포화도일때에, 일거에 성장한 후 성장이 정지하고, 다시 또 과포화도가 채우진 시점에서, 재성장하게 된다는 간헐적인 성장기구로 된다.」

즉 p형기판에 p형 GaAlAs피복층을 에피택셜성장시킬때 (100)이 정확하면 모폴로지가 잘못되게 단계지는 것으로 말하고 있다. 이것을 방지하기 위해서, b축 [010]을 a축[100]방향으로 0.25°∼2°기울어지게하고, c축[001]을 a축[100]방향으로 0°∼2°기울어지게한 p형 GaAs기판을 사용해야한다고 주장하고 있다. 합계의 기울기는 0.25°∼2.8°이다. 이렇게하면 에피택셜성장면(100㎛이상의 p형 피복층)으로부터 물결모양이 없어진 것으로 설명하고 있다. 이것은 p형 GaAs기판에 100㎛이상의 p형 GaAlAs피복층을 성장시키는 경우이다. 얇은 에피택셜층을 액상에피택셜에 의해 성장시키는 경우는 (100)기판이 좋고, MOVPE(유기금속기상에피택셜)의 경우는, (100)에서부터 1°이상 기울어진 GaAs기판을 사용해야한다고 설명되고 있다. ③은 함축성이 많은 명세서이지만, p형 GaAs기판에 얇은 막을 액상에피택셜성장시키는 경우는 표면상태에 관하여, (100)기판이 최적한 것으로 언급되고 있는 것이다.

④ 일본국 특개소 59-117111호 「화합물반도체의 액상성장법」출원인: 미쯔비시덴기주식회사, 발명자: 타나카 토시오, 소가와 토시오, 타카미야 사부로는, n형 GaAs기판상에 반도체레이저(LD)를 제조할 경우의 기판의 개량을 제안한다. Si도프 n형 GaAs(100)기판상에 Te도프n형 AlGaAs피복층, 언도프n형 GaAs활성층, Ge도프 p형 AlGaAs피복층, Ge도프p형 GaAs콘택트층을 액상에피택셜성장시키나, 표면이 작은 물결, 비늘모양으로 흐트러진 다는 것을 문제 삼는다.

잔물결모양은 n형 GaAs기판과, Te도프n형 AlGaAs피복층 사이에 발생하는 것으로 되어 있다. LED가 아니라 LD이기 때문에 표면의 잔물결은 문제가 된다. (100)정확히 비늘모양, 잔물결형상모양이 나타난다고 한다. 그래서 Si도프n형 GaAs기판을 (100)으로부터 1°경사지게 하는 것이 좋은 것으로 하고 있다. (100)+1°의 Si도프n형 GaAs기판상에, Te도프 n형 AlGaAs피복층을 성장시켰을 경우, 평탄한 면이 된다고 기술하고 있다. 일반적으로 (100)+0.2°∼5°좋은 것으로 하고 있다.

⑤ 일본국 특허 제 2914246호 「에피택셜웨이퍼 및 반도체발광소자」출원인; 쇼화덴코주식회사, 발명자; 요시나가 아쯔시는, n형 GaAs기판상에 Si도프AlGaAs층을 액상에피택셜성장시켜, 자연적인 도팬트반전에 의해 pn접합을 제작해서 LD로 할때에, GaAs기판을 (100)으로부터 0.5°∼5°경사진것을 사용한다는 것을 제안하고 있다. 이것은 ①∼④와는 달리, 양성불순물의 Si를 사용해서 1종류의 불순물에 의해서 pn접합을 제작하고 있다. 이런점에서 본 발명과 공통이다. GaAs기판의 면방위를 (100)에서부터 어긋나게하는 이유는 번개무늬형 사이리스터의 발생을 방지하기 위한 것으로 되어있다. 직선형상의 pn접합으로부터 화살과 같이 가늘한 pn접합이 경사진 방향으로 튀어나온 형상의 pn접합이상을, 형상에 연관해서 번개무늬형이라 호칭하고 있다. GaAs기판(100)에 Si를 도팬트로하는 AlGaAs층을 성장시켜, 온도변화에 따라서 n형층과 p형층을 형성하는 자연반전법에 의해 에피택셜웨이퍼를 제작하지만, (100)이 정확한 경우 번개무늬형 사이리스터가 완성된다고 한다. pn접합이 2중으로 되기 때문에 발광소자기판으로서 사용할 수 없다. 이를 방지하기 위하여 기판의 면방위를 (100)에서부터 0.5°∼5°경사지게 하는 것이다. 5°이상 경사지게하면 에피택셜표면에 요철이 발생해서 발광소자를 제작하기 어렵다고 기술하고 있다. 0.5°보다 작은 경사각의 경우, 번개무늬형 사이리스터가 발생한다고 기술하고 있다. 0.5의 경우 번개무늬형 사이리스터는 제작가능하나, 길이가 50㎛보다 짧으므로 지장이 없다는 것이다.

GaAs에 전도성을 부여하기 위한 도팬트는 Zn, Ge, Te 등 여러개 있으나, 그것이 치환하는 원소는 결정되어 있으며 전도성은 p형 또는 n형이라는 상태로 일의적으로 정해진다. 그러나, Si는 Ga사이트를 치환하면 n형으로, As사이트를 치환하면 p형으로 된다. 온도에 따라서, 어느것이 되는지를 결정할 수 있다. 어느쪽이라도 되기 때문에 양성불순물이라 호칭한다. 온도에 따라서 전도형이 변하는 것을 자연반전이라고도 호칭한다.

액상에피택셜법이라는 것은 원료를 액체상태로해서 결정을 접촉시켜 열평형상태에서 결정성장시키는 방법이다. 오래된 방법이지만, LED를 만드는데에는 액상에피택셜법이 가장 적합하다. 액상에피택셜법에도 몇가지의 종류가 있다. 세로형의 에피택셜법은 수많은 웨이퍼를 수평으로해서 상하로 나란히하여 용기에 넣어서 용기에 원료용액을 유입해서 용액과 웨이퍼를 접촉시키는 방법이다. 50매∼100매정도의 웨이퍼를 한꺼번에 처리할 수 있다(예, 일본국 특개소 59-128298). 가로타입의 액상에피택셜법은, 웨이퍼를 수용한 구멍이 있는 판의 위를 적당한 수의 용액저장소를 가진 슬라이더가 슬라이딩해가며, 웨이퍼와 용액정장소를 접촉시켜서 적당한 온도로 하고 액체상태에서 결정성장을 행하는 방법이다. 슬라이더의 움직임에 의해서 웨이퍼와 용액을 접촉시킬 수 있다. 이들 이외에도 독자적인 방법이 있으나, 본 발명은 어느 액상에피택셜법에서도 적용할 수 있다.

본 발명은 적외 LED기판으로서의 Si도프 GaAs에피택셜웨이퍼를 대상으로 한다. AlGaAs, GaAs에 대해서 Si은 양성불순물로서 온도조건에 따라서 n형으로도 p형으로도 된다. 고온에서 n형으로 저온에서 p형으로 된다. 액상에피택셜에 의해서 Si를 도프하면 온도변화에 의해서 자연적으로 pn접합을 만들 수 있다. n형불순물, p형불순물의 따로따로의 용액저장소가 불필요하고 장치구조를 작게할 수 있다. 이하에 Si도프 GaAs에피택셜웨이퍼의 액상에피택셜에 의한 제조방법의 개략을 설명한다. 금속Ga를 용매로한다. 용질은 성장시키야할 재료와 도팬트이며, 재료는 포화농도가 되도록 첨가한다. AlGaAs층을 성장시키는 경우는 AlGaAs가 용질로 된다. 어느것이든 동일하나, 여기서는 용질은 GaAs로서 설명한다. 도팬트는 물론 Si이다. 도 1은 웨이퍼온도의 시간변화를 표시한 그래프이다.

[Si도프 GaAs-LPE법]

① 가로타입의 경우 n형 GaAs웨이퍼는, 조작판의 웨이퍼수납구멍에 삽입하고 있다. 슬라이더에는 GaAs, Si를 포화농도로 용해한 Ga용액이 수용된다. 웨이퍼와 Ga용액이 분리된 상태에서 노를 가열해서 온도를 올린다. 성장개시온도(예: 950℃)에 도달한 다음 일정시간후에 (점 a∼b), 슬라이더를 작동시켜서, GaAs 및 Si의 포화용액과 n형 GaAs기판을 접촉(점b)시킨다. 접촉후 1시간정도(b∼c) 그대로의 온도를 유지한다. 세로타입의 경우는, 세로타입카세트에 100매정도의 GaAs웨이퍼가 수평으로 수용되어 있다. 이것을 용기에 넣고, 가열한 Ga용액을 공급함에 따라서 Ga용액과 GaAs웨이퍼를 접촉시킨다. 가로타입와 세로타입 어느것이라도 온도와 막형성에 관해서는 거의 동일한 일을 행한다.

② 접촉후, 서서히 온도를 저하시킨다. 2℃/분∼3℃/분정도이다. Ga용액의 포화농도가 저하함으로, GaAs기판에 Si를 불순물로서 함유한 GaAs에피택셜층이 석출된다(점 cd). GaAs에피택셜층속의 Si는, 온도가 높을때는 주로 결정속에서 Ga의 위치에 들어가기 때문에, 도너로 된다. 에피택셜층은 n형이 된다. n형 GaAs에피택셜층이 성장한다. GaAs웨이퍼에 GaAs와 Si성분이 흡수되어, 용액속의 GaAs, Si농도가 내려간다. 온도를 내려가면, GaAs의 포화농도도 내려간다. 에피택셜성장에 의해서 내려가는 GaAs농도와 포화농도가 동등하게 되는 온도제어를 하면 항상 포화를 유지하면서 액상성장시킬 수 있다.

③ 곧 e점에서 반전온도 TC(약 850℃)에 도달한다. c∼e구간은 약 1시간정도이다. 여기서 Si의 역할이 반전한다. 지금까지 성장된 GaAs는 n형, 지금부터 성장하는 것은 p형 GaAs로 된다. 그러므로 시간 e에서 드러내고 있는 GaAs면이 pn접합으로 되는 것이다.

④ GaAs에피택셜층속의 Si는 온도T가 낮을때(T<Tc)는 주로 결정속에서 As의 위치에 들어가기 때문에 액셉터가 된다. 에피택셜층은 p형이 된다. 선 efg와 같이 온도가 하강하고, 그 사이에 P형의 GaAs층이 성장한다.

⑤ 소정의 온도(Tg)까지 냉각하고, Ga용액과 GaAs기판을 분리시킨다(g점). 이 시점에서 성장은 종료한다. 에피택셜층내부에 pn접합이형성된 웨이퍼를 얻게된다.

액상에피택셜(LPE)법, GaAs{100}면위에서 상기와 같은 성장을 행하는 경우, 기판의 면방위가 {100}에서부터 크게 어긋나 있는 경우는, 성장후의 에피택셜층표면에 스텝 집군(集群)에 의한 요철이 형성된다. 이 요철의 존재에 의해서 웨이퍼에의 전극의 형성이 곤란하게 된다. 그러므로 GaAs기판성장면은 될수있는 한 {100}면에 가까운것을 사용해왔다. 오차가 있는 것은 할수 없으나, 최량의 기판면방위는 {100}인 것이다. 보다 구체적으로는 GaAs잉곳을 절단해서 기판을 제작할때, 절단면의 겨누는 중심은 {100}정확한 면인 것으로해왔다(예, 일본국 특개평 7-302740호).

(100) 정확한 기판을 사용한 에피택셜웨이퍼의 단면을 관찰하면 도 2와 같이 되어있는 것을 알게되었다. 이것은 한예에 지나지 않고 여러가지의 경우가 있다. n형 GaAs기판상에 n형 GaAs층이 형성되고, 다시 그 위에 P형 GaAs층이 있다. 선 m선 q에 끼워지는 부분이 GaAs기판이다. 선qr에 끼워지는 부분이 n형 GaAs층이다. 선 rs에 끼워지는 부분이 p형 GaAs층이다. 정상적인 경우 선 r은 직선이 아니면 않된다. 그러나, (100)정확한 기판을 사용한 에피택셜웨이퍼의 경우, 선 r은 꺾인 선, E, F, G, H, I, J와 같이 절곡되어 있다.

정상적인 경우 n형 GaAs층의 두께 qr은 36㎛이다. p형 GaAs층의 두께는 42㎛이다. 즉 표면에서부터 pn접합의 깊이는 42㎛이다. 그러나, GH의 부분에서는 pn접합이 더욱 위에 치우쳐있고 표면에서부터 20㎛로 되어있다. 대신에 n형 층이 두꺼워서 56㎛로 되어있다. GH에 있어서 pn접합이 20㎛위에 어긋나 있는 것이다. 두께합계가 2㎛어긋나지만, 측정오차이다. 중앙의 pn접합이 1겹침의 부분(F1사이)에서는 pn접합의 높이가 소정의 값에서부터 어긋나 있다. 이것은 전극을 부가하면 LED가 될 수 있다. 그 양쪽의 꺾인선 GF, IH의 부분은 더욱 치명적인 결합으로 되어있다. pn접합이 3중으로 되어있고 n형 층의 사이에 p형층이 일부 짜넣어지고 있다. p형층의 사이에 n형층이 일부 침입하고 있다. 전극을 부가해서 LED로 했을 경우, 면과 직각인 방향으로 전압이 걸리지만, GF, HI의 부분은 3중의 pn접합때문에, npnp라고하는 복잡한 구조로 된다. LED로하기 위하여 p전극에 플러스, n전극에 마이너스의 전압을 걸어서도 중간의 pn접합이 역바이어스가 되어서 전류가 흐르지 않는다. 전류가 흐르지않기 때문에 전자정공쌍을 만들 수 없다. 밴드간의 천이가 발생하지 않으므로 발광하지 않는다. npnp구조는 사이리스터의 구조와 동일하므로 사이리스터구조라 호칭하는 일이 있다.

사이리스터부분의 GF, IH는 불량이다. 본예에서는 GF의 넓이는 600㎛, HI는 900㎛이다. 중간의 F1는 사이리스트가 아니고 pn접합의 깊이가 잘못되고 있을뿐이나, 역시 불량이다. 그 부분은 2100㎛의 넓이가 있었다. 그러자 pn접합이상에 의한 불량부분의 깊이 GH는 본예에서는 3600㎛라는 것으로 된다.

이와 같은 에피택셜웨이퍼의 불량은 특히 {100}±0.02°미만의 면방위를 가진 기판에서 에패틱셜성장하면 많이 나타난다. 여기서, 0.02°라는 것은 허용오차이며 이상치는 정확히{100}인 것이다.

도 1은, 양성(兩性)불순물인 Si를 도팬트로서 함유하는 GaAs박막을 액상(液相)에피택셜법으로 성장시킬때의 온도제어도면. 횡축이 시간이고 종축이 온도임.

도 2는, 액상에피택셜성장시킨 에피택셜웨이퍼의 단면의 pn접합도면

도 3은, 스텝과 단계를 가진 GaAs(100)기판의 면상으로부터의 GaAs박막의 액상에피택셜성장을 설명하기 위한 설명도

도 4는, {100}으로부터의 어긋남각(오프앵글)을 0°∼25°까지 0.01°씩되게하는 GaAs기판을 베어내어서, 그위에 Si도프 GaAs박막을 성장시켜 쐐기형상 pn접합이 출현한 웨이퍼의 비율을 측정한 결과를 표시한 그래프. 횡축이 쐐기형상 pn접합의 출현 빈도(%), 종축이 {100}으로부터의 어긋남각도

도 5는, 일본국 특허 제 2914246호의 도 1에 기재된 번개무늬형 사이리스터를 설명하기 위한 에피택셜웨이퍼단면도

도 6은, 상기 특허 제 2914246호의 도 3에 기재된 에피택셜성장의 방향과 원자스텝의 성장방향을 설명하기 위한 GaAs웨이퍼의 단면도

본 발명은, Si를 도팬트로해서 액상에피택셜법에 의해서 pn접합을 가진 에피택셜웨이퍼를 제조하기 위한 단결정 GaAs기판으로서 {100}에서부터 경사각 Θ가 0.02°∼0.2°인 것을 사용하도록 한다(0.02°≤Θ≤0.2°). n형 GaAs잉곳으로부터 웨이퍼를 잘라낼때 {100}정확히 목표를 하는 것이 아니고, {100}에서부터 비스듬히 0.02°∼0.2°의 면에서 절단하도록 하는 것이다. 기울게하는 방위는 [110]에서도 [101]쪽에서도 [111]의 방위에서도 된다. 어느 방위도 동등하다. 경사각Θ를 증가시키면 이와 같은 불량부분의 발생빈도가 저하한다. 0.10°이상에서 거의 0이 된다고할 수 있다. 0.2°이상이면 완전히 발생빈도는 0이다.

그러나, 경사각Θ가 크면 표면의 스텝이 현저하게 되며, LED의 전극을 제작하는 일이 어렵게 된다. 웨이퍼프로세스를 원활히 행하기 위해서는, 역시 경사각 Θ는 작은쪽이 좋다. 그래서 경사의 상한은 0.2°정도로 한다. pn접합이상 발생을 억제하는 효과가 있는것은 0.02°이상의 Θ이다. 각도를 이와 같이 지정하나, 실제로는 제조오차가 있어 허용오차를 부여할 필요가 있다. 허용오차α를 규정하는 것은 잉곳절단장치나 기술력에 의하나, 본 발명의 경우 잉곳절단의 목표각도는 허용오차α분을 고려해서, 0.02°+α∼0.2°-α라는 것으로 된다.

(발명의 실시의 형태)

GaAs잉곳을 절단하는 데 있어, (100) 정확히에서부터 0.01°씩 경사각Θ를 0.25°까지 증가한 웨이퍼를 잘라내고, Si도프 GaAs층을 에피택셜성장시켜 pn접합쐐기구조의 출원하는 빈도를 조사했다. 도 4에 그 결과를 표시한다. 세로축은 Θ이며, 0∼0.25°의 사이에서, 0.01°씩 측정이 이루어지고 있다. 가로축은 쐐기형 pn접합의 발생율(%)이다. 웨이퍼의 전체면에 있어서 1개라도 접합의 이상이 있으면, 그것은 1매로 계산한다. pn접합이상부분의 면적의 대소에 상관없이 하나로 하는 것이다.

기판면 방위가 (100)정확한 경우 32%라는 높은 쐐기형 pn접합발생율이었다. (100)±0.01°일때에도 pn쐐기의 발생율이 높아 27%나 된다. (100)±0.02%에서 8%였다. 경사Θ가 0.02%를 초과하면 쐐기형 pn접합의 발생율이 대폭으로 저하하였다. Θ가 0.04°에서 1%정도이다. Θ가 0.05°의 경우에 0.4%로 저하한다. 0.02°를 초과하여 0.25°까지 pn접합쐐기의 발생은 거의 발견되지 않았다.

이와 같이 기판면 방위가 (100)에서 어긋날수록 pn접합이상은 적게된다. 그러나, 기판의 면방위가 0.2을 초과하면 에피택셜표면이 거칠어져 전극형성등이 곤란하게 된다. 기울기가 크면 기판표면의 원자스텝의 수가 너무 많아지게되기 때문에, 에피택셜성장중에 스텝의 집군(심하게 혼합한 상태)이 발생한다. 에피택셜성장종료후의 에피택셜층표면에 비늘모양과, 요철이 발생한다. 이와 같은 거칠어진 표면상태에서는 전극의 형성은 어렵다.

이상의 결과로부터, pn경계면에 쐐기구조를 발생시키지 않고, 또한 표면상태가 양호한 액층에피택셜웨이퍼를 얻기 위해서는, 기판면방위를 {100}면에서부터 0.02°∼0.2°의 각도를 이루도록 잘라내면 된다는 것을 알게되었다.

상기와 같은 이상한 pn접합구조가 형성되는 원인은 아직 명확하지 않다. 본 발명자의 추측을 설명하면 다음과 같다. (100)웨이퍼의 위의 에피택셜성장의 상태를 그린 도 3에 의해서 설명한다.

(1) 가로성장

웨이퍼의 표면을 ABCD로 한다. (100)정확히된 웨이퍼라고 하더라도 전체에서 방위가(100)이 아니고 방위가 요동하고 있다. 도 3에 있어서 중앙부 BC는 (100)정확하다. 그 양쪽 AB, CD는 (100)에서부터 약간 어긋나있는 것으로한다. 동일기판면상에서도 경자의 만곡웨이퍼의 왜곡에 의해서 결정방위가 똑같지 않다. 여기서는 제곱변형이 있는 것으로 하고 있다. 측방에 있어서 기판방위가 약간이라도 (100)면에서부터 경사지고 있으면, 그 표면에는 무수한 원자 1개분의 높이의 스텝(계단)이 존재한다. 스텝의 윗면은 (100)이다. 높이 H는 원자 1개분이지만, 안길이 S는 1/Θ개분의 원자가 배열하게 되는 폭을 가지고 있다.

액상에피택셜법에 있어서, Ga용액에 포화농도의 GaAs, Si가 함유되도록 하고 있기 때문에, 계통의 온도가 하강함에 따라서 Ga용액은 GaAs, Si등의 용질에 대해 과포화가 된다. 그 만큼의 GaAs, Si가 원자스텝의 끝(계단부분)에서부터 기판에 발붙이고 스텝을 확장하도록 결정성장해간다. 각각의 스텝이 가로방향으로 뻗어지는 성장을 하는 것이다. 계단부로부터 떨어져서 고립해서 GaAs원자나 Si원자가 흡착되는 일은 없다. GaAs기판상에 석출해서 에피택셜층을 형성하나, 그때 석출하는 물질은 먼저 원자스텝에 발붙여서 성장한다. 그 때문에 스텝은 석출물질(GaAs, Si)을 도입하면서 가로방향으로 성장해간다. 그 가로성장이 겹쳐쌓이므로서 두께를 가진 에피택셜층이 형성된다.

(2) 세로성장

(100) 정확한 부분 BC에 있어서는 성장개시하기 쉬운 원자스텝이 존재하지 않는다. 그러므로 (100)의 위에는 좀체 GaAs가 석출하지 않는다. 포화농도에서는 (100)에 석출이 발생하지 않고, 과포화로 될때까지 (100)면은 그대로이다. 그 때문에, 스텝이 있는 경우에 비해서 보다 높은 포화도가 필요하게 된다. 어느 일정한 포화도에 도달하면, 세로방향으로의 성장이 시작된다.

세로성장과 가로성장의 양자를 비교하면 계단부분 없는 부분에 흡착되기 때문에, 세로성장하기 위한 에너지는 가로성장에 필요한 에너지보다도 높은것으로 추정된다. 그 때문에 세로성장부분에서는 첨가불순물인 Si를 GaAs속의 Ga사이트에 도입함에 따라서, 에너지를 저하시키고 있는 것으로 생각된다. 즉, Si는 n형 도팬트가 된다. 경사부 AB, CD에서도 처음에는 온도가 높기때문에 Si는 n형 도팬트이다. 정확한 부분 BC에서는 세로성장이 열세인데, 경사부 AB와 CD에서는 가로성장이 빠른속도로 행하여진다. 이 가로성장은 바깥쪽을 향하는 적층성장이다. 경사면의 경사Θ가 심할수록, 계단의 밀도 (Θ에 비례하는)가 높아 가로성장도 빠르다. BC에서 성장이 느리고, 그 양쪽에서 빠르다고하는 것은 중앙의 평탄부분BC가 서서히 확대해간다고 하는 것이다. BC의 길이가 양쪽으로 확대해가나, BC위에서의 성장곤란성은 계속한다. 곧 온도가 반전온도 TC에 도달한다. 경사부AB, CD에서는 Si가 As사이트를 바꿔놓게 된다. 그러나, 평탄부분 BC에서는 성장속도는 느리고 과포화로 되어서 비로소 Si가 표면에 흡착되기 때문에 여전히 Si는 Ga를 바꿔놓고 n형으로 된다.

동일기판상인데 평탄부분 BC에서는 n형, 경사부 AB, CD에서는 P형이 된다. 또한 BC부는 서서히 양쪽으로 확대해간다. BC부에서는 Si는 n형 도팬트로 되고, AB, CD부에서는 Si는 P형이 된다. AB, CD는 양쪽으로 후퇴하고, BC는 확대된다.라고하는 것은 BC의 n형이 확대한다는 것이다. 용액의 온도가 내려감에도 불구하고 BC부근의 n형 영역이 확대되어 P형 부분이 좁게된다. 그와 같은 이상한 성장운동이 도 2의 쐐기형 pn접합FGHI를 형성하도록 된다. 보다 엄밀히 논의하고자 한다. 가로방향의 성장속도를 W로 하고, 세로방향의 성장속도를 U로 한다. W는 계단으로부터의 가로방향의 성장이므로보다 고속이다. U는 BC면에서의 과포화를 해소하기 위한 성장이므로 저속이다. 이는 당연히 온도 T에도 관계된다. 과포화는 불안정한 상태이며, 과포화를 유지할 수 있는 온도에는 한계가 있기 때문이다. 시간 dt에서 B점은 가로방향(-x방향)에 wdt이동하고, 세로방향(y방향)에 udt만큼이동한다. B점이나 C점의 이동이 도 2의 선부분 FG, 1H를 결정하는 것이다. 그러므로, 선부분 FG, 1H의 격사각도는 tan^-1(u/w)이다.

온도강하가 진행하여 평탄부분 BC에 있어서 도 Si가 Ga를 바꿔놓을수 없고, AS를 바꿔놓게 된다. 그때에 BC에 있어서의 pn접합GH가 형성된다. 이와같이해서 도 2의 쐐기형의 pn접합이상이 형성된다.

이와 같은 추론이 만일 올바른것이라면, 도 3과 같은 결정방위의 제곱변형을 없애면 된다는 것이 된다. 평탄부분 BC가 처음부터 없으면 되는것이다. 그렇게하는데는 BC의 양쪽의 AB, CD가 동일방향으로 계단부를 가지도록 되면된다. 도 3과 같은 형상은 실제로 존재하는 일도 있으나, 결정격자의 하향의 변형(상향이 아니고)에 의해서 기하학적인 평면표면에도 존재할 수 있다. 미러웨이퍼는 평탄하고 외관상변형이 없는 것 같이 관찰되어도 격자변형이 존재하는 것이다.

그래서 GaAs기판표면을 처음부터 (100)면에 대해서 어느정도 경사지게해두면 도 3과 같은 평탄면 BC가 존재하지 않기 때문에 이상한 성장은 발생하지 않을 것이다. 몇도 경사지게 하는지? 라고 하는 것은 실험에 의하지 않으면 알수없는 것이다. 도 4에 표시한 실험은 GaAs웨이퍼 약 1만매에 대한 것이지만, 0.02°의 면방위의 경사에 의해서 거의 pn접합이상이 발생하지 않게되어 있다. 그것은 도 3에 있어서 경사부 AB, CD의 (100)면에 대한 경사각의 최대치가 0.02°정도라고 하는 것을 의미한다. 그러자 도 3과 같은 미시적인 단면도에 있어서 계단부가 양쪽에 없고, 다만 한쪽만으로 발생하기 때문에 가로성장만이 발생하고, 세로성장이 발생하지 않게된다. 즉 과포화라는 상태도 없어진다. 그러므로 온도와 Si의 전도성의 반전의 관계도 일의적으로 된다.

본 발명은 쐐기형의 pn접합이상을 소거하기 위하여 GaAs기판을 {100}에서부터 0.02°∼0.2°경사지게 한 표면을 갖는 것으로 한다. 보다 바람직하게는, 0.03°∼0.15°경사지게 한 표면을 갖는 것으로 한다. 즉 {100}에서부터의 오프앵글 Θ를, 0.02°≤Θ≤0.2°로 하는 것이다. 앞서 종래기술로서 거론한 ⑤(일본국 특허 제 2914246호)가 문제로 된다. ⑤도 Si도프 n형, P형의 GaAs, AlGaAs박막의 pn접합의 이상을 문제로 한다. pn접합이상을 ⑤는 번개무늬형 사이리스터구조로 호칭하고 있다. 도 5에 번개무늬형 사이리스터라고 호칭하고 있는 것을 도면표시하였다. ⑤는 번개무늬형 사이리스터의 출현을 막기 위해, 0.5°∼5°의 오프앵글 GaAs기판을 제안하고 있다. 본 발명도 pn접합이상을 막기위해 기판의 오프앵글을 제안하고 있다. 그러나 그 각도가 현저하게 다르다. 본 발명은 0.02°∼0.2°를 좋은 것으로 하고 있다. 상한의 0.2°라는 것은 표면의 거칠음, 즉 스텝의 증가를 막기위하여 부여하고 있다. 그 이상으로 되면 표면의 요철이 심하게 되어서 전극형성 등에 악영향을 미치게 한다. ⑤는 Θ의 하한을 0.5로 하고 있으나, 그것은 에피택셜웨이퍼표면에 요철을 약기하여 바람직하지 않는 것으로 본 발명자는 생각한다.

왜 기판오프앵글의 각도범위에 틀림이 있는지? 그것은 대상이 되는 pn접합이상(異常)이 틀리기 때문이다. 도 5에 ⑤의 번개무늬형 사이리스터의 저의를 표시한다. 도 6은 번개무늬형사이리스터의 생성을 설명하기 위한 도면이다. ⑤는 도 6에 표시한 바와 같이 처음부터 전체에서 결정방위가 경사지고 있는 경우를 상정하고 있다. 본 발명의 도 3에 표시한 바와 같은 중앙평탄부분 BC와 같은 것은 고려하고 있지 않다. 앞서 본 발명에 있어서, 도 2의 FG의 기울기는 tan^-1(u/w)인 것으로 설명하였다. u는 BC의 세로성장속도, w는 계단에서의 가로성장속도이다. 본 발명에서는 pn접합의 경사각도는 일의적으로 결정된다. tan^-1(u/w)밖에 없는 것이다. 과포화의 종료에 따라서 수평의 pn접합GH가 생성되면, 이것과 GF의 교차각도도 tan^-1(u/w)이다. GH는 EF에 평행하기 때문이다. pn접합의 경사가 하나밖에 없으므로, 본 발명의 경우는, 번개무늬형의 사이리스터가 발생하지 않는다. 본 발명이 주로 문제로 하는 것으 {100}정확히 BC의 위쪽에 생기는 에피택셜두께이상 F1(2100㎛)인것이며, 양쪽의 사이리스터 1H, GH는 이에 관련되는 것이다. 즉, 2차곡선 y=-βx²의 x=0의 근처에서의 경사만을 문제로 삼는다. {100}정확한 부분 BC의 직경을 d로하면, {100} 정확한 부분BC좌측에서의 면의 기울기는 -βd, 우측에서의 면의 기울기는 +βd가 된다. 상이하는 방향의 기울기가 있어서는 않됨으로, 본 발명은 웨이퍼를 처음부터 {100}보다 βd만큼 어긋나게 하는 것이다.

⑤는 그렇지않고 평탄부분 BC와 같은 것은 없다. 도 6과 같은 경사면이지만, 상이한 폭의 평탄부가 경사중에 상하로 2개 있는 것이다. 2개의 평탄부분의 사이에 계단이 존재하지 않는 것으로 한다. 그러므로, 그 사이에서 포화성장(p형 층성장)이 일어나지 않는 것으로 한다. 상부평탄부분에서의 세로방향성장속도 u₁과 하부평탄부분에서의 세로방향성장속도 u₂라는 것이 있다. 과포화정도는 상부평탄부분쪽이 낮으므로 u₁은 보다 작다. u₁＜u₂이다. 각각의 평탄부분은 u와 w의 차이에 의해 경사진 상부에 성장해가나, 그 각도는 tan^-1(u₁/w)와 tan^-1(u₂/w)이다. 이 경사가 도 5의 번개무늬형 pn접합의 2개의 선부분의 각도를 부여하는 것이다. tan^-1(u₁/w)＜tan^-1(u₂/w)이므로 2개의 선온 곧 교차한다. 그것이 도 5의 번개무늬형 사이리스터의 종점이다. ⑤는 그러므로 2차곡선 y=βx²에 있어서 처음부터 x＞0의 영역을 문제로 하고 있다. 번개무늬형 사이리스터의 범위를 x=c∼c+d로 하면(d는 사이리스터 시발점에서의 폭)이것을 기울게 해서 동일한 높이로 할려고하므로 c+d/2에서의 기울기 β(2c+d)만큼 반대쪽으로 경사지게하면 된다. 번개무늬형사이리스터의 시발점에서의 폭은 여러가지이다. 사이리스터의 정점(頂点)x=0에서의 어긋남을 c로하나, 이것이 본 발명의 pn접합이상의 초기폭 F1과 거의 동등한 것으로 하면, ⑤가 필요하는 경사각은, 본 발명의 2배이상이라는 것으로 된다.

이와 같은 뜻에서 ⑤는 바람직한 경사각이 0.5°∼5°가 되고, 본 발명의 0.02°∼0.2°와는 현저하게 어긋날것으로 생각된다. 요컨대 pn접합이상(異常)이라 하더라도 ⑤와 본 발명에서는 상이한 pn접합이상을 보고있는 것이다. ⑤는 번개무늬형 사이리스터를 만드는 극히 드물은 pn접합의 이상을 문제로 삼고, 본 발명은 오히려 도 2의 F1사이와 같은 두께이상을 중요시하고 있는 것이다. 그 형성요인은 상위하고, 그것을 회피하는 수단도 다르다. 그러므로 바람직한 경사각이 상위하는 것은 오히려 당연하다고 할 수 있다.

{100}면에서부터 0.02°∼0.2°의 오프앵글의 GaAs단결정기판을 사용해서 Si도프 GaAs, AlGaAs를 액상에피택셜성장시킨다. 오프앵글 때문에 쐐기형 pn접합이상(異常)이 발생하지 않는다. 또 0.2°이하의 작은 오프앵글이므로 표면의 거칠음은 무시할 수 있는 정도이다. 전극형성의 방해가 되는 일은 없다. GaAs에피택셜웨이퍼의 LED기판으로서의 이용효율을 현저하게 높일 수 있다.

Claims (4)

1. Si를 도팬트로해서 n형과 p형의 GaAs 또는 AlGaAs박막을 액상에피택셜성장시키기 위한 GaAs단결정기판으로서, {100}면에서부터 0.02°∼0.2°경사지고 있는 것을 특징으로 하는 GaAs단결정웨이퍼.
2. 제 1항에 있어서, Si를 도팬트로해서 n형과 p형의 GaAs 또는 AlGaAs박막을 액상에피택셜성장시키기 위한 GaAs단결정기판으로서, {100}면에서부터 0.03°∼0.15°경사지고 있는 것을 특징으로 하는 GaAs단결정웨이퍼.
3. {100}면에서부터 0.02°∼0.2°경사지고 있는 GaAs단결정웨이퍼의 위에 Si를 도팬트로해서 n형과 p형의 GaAs 또는 AlGaAs박막을 액상에피택셜성장시킨 것을 특징으로 하는 GaAs액상에피택셜웨이퍼.
4. 제 3항에 있어서, {100}면에서부터 0.03°∼0.15°경사지고 있는 GaAs단결정웨이퍼의 위에 Si를 도팬트로해서 n형과 p형의 GaAs 또는 AlGaAs박막을 액상에피택셜성장시킨 것을 특징으로 하는 GaAs액상에피택셜웨이퍼.