DE10028603C1 - Schaltungsanordnung zur Erzeugung eines Ausgangs-Phasensignals mit einer bezüglich einer Referenzphase beliebig veränderlichen Phasenverschiebung - Google Patents
Schaltungsanordnung zur Erzeugung eines Ausgangs-Phasensignals mit einer bezüglich einer Referenzphase beliebig veränderlichen PhasenverschiebungInfo
- Publication number
- DE10028603C1 DE10028603C1 DE10028603A DE10028603A DE10028603C1 DE 10028603 C1 DE10028603 C1 DE 10028603C1 DE 10028603 A DE10028603 A DE 10028603A DE 10028603 A DE10028603 A DE 10028603A DE 10028603 C1 DE10028603 C1 DE 10028603C1
- Authority
- DE
- Germany
- Prior art keywords
- phase
- output
- signal
- switches
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Eine Schaltungsanordnung ermöglicht das Erzeugen eines Ausgangs-Phasensignals mit einer bezüglich einer Referenzphase beliebig veränderlichen Phasenverschiebung. Sie enthält eine Oszillator (10), der an n Ausgängen Phasensignale abgibt, die sich jeweils um phi = 360 DEG /n in ihrer Phasenlage unterscheiden. Diese Phasensignale werden in ausgewählter Weise über Multiplexer einem Phaseninterpolator zugeführt, an dessen Ausgang das Signal mit der sich bezüglich der Referenzphase verändernden Phasenlage abgegeben wird. Das Ausgangs-Phasensignal wird in einer Ladeschaltung erzeugt, in der ein Kondensator durch Zu- bzw. Abschalten von Stromquellen mit Hilfe von Phasenschalter entsprechend der zu erzeugenden Phasenlage des Ausgangssignals verändert werden kann. Zur Vermeidung von Phasenschwankungen beim Übergang von einer Phasenlage zur anderen sind in die Verbindung zwischen den Stromquellen und der Ladeschaltung Trennschalter eingefügt, die so gesteuert sind, daß sie sich nie gleichzeitig im geöffneten Zustand befinden.
Description
Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Erzeugung
eines Ausgangs-Phasensignals mit einer bezüglich einer Referenzphase
beliebig veränderlichen Phasenverschiebung.
Auf dem Gebiet der Telekommunikation und auch auf dem Gebiet der
Datenverarbeitung gibt es Anwendungsfälle, in denen es erforderlich
ist, eine erste Signalfolge mit einer zweiten Signalfolge zu
synchronisieren. Beispielsweise kommt es vor, daß eine lokal erzeugte
Signalfolge sowohl frequenz- als auch phasenmäßig mit einer
empfangenen Signalfolge in Übereinstimmung gebracht werden muß. Zur
Erzielung dieser Übereinstimmung muß die lokal erzeugte Signalfolge
ständig der Phase der empfangenen Signalfolge nachgeführt werden. Zu
diesem Zweck werden Schaltungsanordnungen eingesetzt, die in der
englischsprachigen Literatur als "Phase Aligners" bezeichnet werden.
Ein Beispiel einer solchen Phasensynchronisierschaltung findet sich in
IEEE Journal of Solid-State Circuits, Vol. 32, No. 11. November 1997
"A Semidigital Dual Delay-Locked Loop". Diese bekannte Phasen
synchronisierschaltung ist im Prinzip eine Schaltungsanordnung zur
Erzeugung eines Ausgangs-Phasensignals mit einer bezüglich einer
Referenzphase beliebig veränderlichen Phasenverschiebung, mit einem
Oszillator, der an n Ausgängen Phasensignale abgibt, die von einem
Ausgang zum nächsten jeweils um ϕ = 360°/n gegeneinander phasen
verschoben und dementsprechend Δt zeitlich gegeneinander versetzt
sind, einem ersten Multiplexer, dessen Eingänge mit den geradzahligen
Ausgängen des Oszillators verbunden sind und der abhängig von einem
durch das zu erzeugende Phasen-Ausgangssignal bestimmten Phasenwähl
signal ein von einem Ausgang x des Oszillator abgegebenes Phasensignal
zu seinem Ausgang durchschaltet, einem zweiten Multiplexer, dessen
Eingänge mit den ungeradzahligen Ausgängen des Oszillators verbunden
sind und der abhängig von dem Phasenwählsignal das vom Ausgang x + 1 des
Oszillators abgegebene Phasensignal zu seinem Ausgang durchschaltet,
einem Phaseninterpolator, der die von den Multiplexern abgegebenen
Phasensignale empfängt und mit ihnen das periodische Öffnen und
Schließen von Phasenschaltern im zeitlichen Abstand von Δt steuert,
wobei der Phaseninterpolator eine Ladeschaltung enthält, in der eine
Ladespannung eines Kondensators durch Zu- bzw. Abschalten von den
Phasenschaltern zugeordneten Stromquellen entsprechend dem Öffnen und
Schließen der Phasenschalter veränderlich ist, wobei eine der Anzahl
der zu erzeugenden Zwischenphasenverschiebungswerte zwischen den
Phasenverschiebungen der durch das Phasenwählsignal bestimmten
Phasensignale entsprechende Anzahl von Stromquellen vorgesehen ist,
denen jeweils wenigstens zwei Phasenschalter zugeordnet sind, von
denen der eine jeweils von dem vom ersten Multiplexer abgegebenen
Phasensignal und der andere jeweils von dem vom zweiten Multiplexer
abgegebenen Phasensignal gesteuert ist, und wobei in die Verbindung
zwischen jedem der Phasenschalter und der zugeordneten Stromquelle
jeweils ein erster Trennschalter eingefügt ist.
Diese Schaltungsanordnung ermöglicht es, durch das periodische Öffnen
und Schließen der Phasenschalter Ausgangs-Phasensignale zu erzeugen,
deren Phasenlage sich bezüglich der Referenzphase ständig ändert, so
daß das Ziel der Phasensynchronisierung mit einem anderen Signal
erreicht werden kann. In der Praxis hat sich jedoch herausgestellt,
daß beim Öffnen und Schließen der Phasenschalter und dem damit
angestrebten Ändern der Phasenlage von einem Wert zum nächsten kein
"sauberer" Übergang erhalten wird, sondern Phasenschwankungen
entstehen, die auch als "Jitter" bezeichnet werden. Diese
Phasenschwankungen sind unerwünscht und sollen zur Erzielung einer
möglichst quasi-kontinuierlichen Phasenverschiebung soweit wie möglich
vermieden werden.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanord
nung der eingangs angegebenen Art so auszugestalten, daß die beim
Stand der Technik auftretenden Phasenschwankungen beim Übergang von
einem Phasenwert zum nächsten möglichst vermieden oder zumindest
minimiert werden.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß in die
Verbindung zwischen jedem Phasenschalter und der Ladeschaltung jeweils
ein zweiter Trennschalter eingefügt ist und daß eine Steuerschaltung
vorgesehen ist, die die jeweils einem Phasenschalter zugeordneten
ersten Trennschalter und die dem gleichen Phasenschalter zugeordneten
zweiten Trennschalter bei einer Änderung der Phasenlage des Ausgangs-
Phasensignals bezüglich der Referenzphase so steuert, daß sie nie
gleichzeitig geöffnet sind.
Durch das Einfügen der zusätzlichen Trennschalter und die Steuerung
aller Trennschalter durch die Steuerschaltungen in der Weise, daß nie
alle Trennschalter gleichzeitig geöffnet sind, wird gewährleistet, daß
beim Übergang von einem Phasenverschiebungswert zum nächsten keine
oder nur minimale Phasenschwankungen (Jitter) auftreten.
Die Erfindung wird nun anhand der Zeichnung beispielshalber erläutert.
Es zeigen:
Fig. 1 ein allgemeines Blockschaltbild zur Erläuterung der Anwendung
der erfindungsgemäßen Schaltungsanordnung,
Fig. 2 ein sehr stark vereinfachtes Prinzipschaltbild zur Erläuterung
des der erfindungsgemäßen Schaltungsanordnung zugrundeliegenden
Prinzips,
Fig. 3 ein Diagramm normierter Signale, auf die bei der Erläuterung
der Erfindung Bezug genommen wird,
Fig. 4 ein genaueres Schaltbild der erfindungsgemäßen Schaltungs
anordnung, und
Fig. 5 ein Ausführungsbeispiel einer Steuerschaltung zur Steuerung
der Trennschalter.
Die zu erläuternde Schaltungsanordnung kann aufgrund ihrer Wirkung als
Phasen-Interpolator bezeichnet werden, da es mit ihrer Hilfe möglich
ist, beliebig veränderliche Phasenverschiebungen bezüglich einer
Referenzphase zu erzeugen. Als Referenzphase kann beispielsweise das
am Ausgang 1 des Oszillators 10 von Fig. 1 abgegebene Phasensignal
verwendet werden. Dieser Oszillator 10 gibt an seinen Ausgängen 1-n
jeweils um 360°/n voneinander verschiedene Phasensignale ab. Wie zu
erkennen ist, werden die von den geradzahligen Ausgängen abgegebenen
Phasensignale an einen Multiplexer 12 angelegt, während die von den
ungeradzahligen Ausgängen des Oszillators 10 abgegebenen Phasensignale
an den Multiplexer 14 angelegt werden. Abhängig von einem von einer
Phasenwählschaltung 16 abgegebenen Phasenwählsignal schalten die
Multiplexer 12 und 14 jeweils die von zwei benachbarten Ausgängen des
Oszillators 10 abgegebenen Phasensignale zu ihren Ausgängen durch und
geben sie an den Interpolator 18 weiter. Die durchgeschalteten Signale
müssen nicht die Phasensignale selbst sein, sondern es können auch
Schaltsignale sein, deren Phasenlage genau der Phasenlage von zwei
ausgewählten, benachbarten Ausgängen des Oszillators 10 entspricht.
Der Interpolator 18 erzeugt mit Hilfe der ihm zugeführten Signale ein
Ausgangssignal, dessen Phasenverschiebung einen Wert hat, der zwischen
den Phasenverschiebungen der Signale an den gewählten benachbarten
Ausgängen des Oszillators 10 liegt, wobei dieser Wert durch die
Phasenwählschaltung 16 bestimmt werden kann.
Das Prinzip des Interpolators kann anhand des sehr stark vereinfachten
Schaltbildes von Fig. 2 und durch Bezugnahme auf das Diagramm von
Fig. 3 erläutert werden.
Die Schaltungsanordnung von Fig. 2 weist zwei Steuereingänge 20, 22
auf, denen die Ausgangssignale SM1 aus dem Multiplexer 12 bzw. SM2 aus
dem Multiplexer 14 zugeführt werden. Diese Signale SM1 und SM2 sind
von Phasensignalen abgeleitet, die den Multiplexern von den Ausgängen
1 und 2 des Oszillators 10 zugeführt werden. Diese Phasensignale sind
in Fig. 3 bei Ph1 bzw. Ph2 dargestellt. Die Signale SM1 und SM2
steuern zwei Gruppen von Schaltern PS1a, PS2a bzw. PS1b, PS2b. Diese
Schalter schalten immer dann in den jeweils anderen Schaltzustand um,
wenn die von den Multiplexern 12, 14 abgegebenen Phasensignale Ph1 und
Ph2 den normierten Wert 0,5 haben. Wie zu erkennen ist, werden die
Schalter in jeder Gruppe so gesteuert, daß der eine der beiden
Schalter jeweils geschlossen ist, während der andere geöffnet ist. Die
Schaltsignale bewirken, daß die Schalter ihre jeweils anderen Zustände
einnehmen. Eine Ladeschaltung L1 enthält einen Widerstand R1 und einen
damit in Serie geschalteten Kondensator C1 zwischen einer Versorgungs
spannungsklemme VK1 und Masse. Eine Ladeschaltung L2 enthält einen
Widerstand R2 in Serie mit einem Kondensator C2 zwischen einer Ver
sorgungsspannungsklemme VK2 und Masse. An den Versorgungsspannungs
klemmen VK1 und VK2 liegt die gleiche Versorgungsspannung Vcc. Die zu
erzeugende, in gewünschter Weise phasenverschobene Ausgangsspannung
kann an den Klemmen V1 bzw. V2 abgegriffen werden, die jeweils mit dem
Verbindungspunkt zwischen dem Widerstand und dem Kondensator in der
jeweiligen Ladeschaltung in Verbindung stehen.
Für die Beschreibung der Wirkungsweise der Schaltung von Fig. 2 sei
angenommen, daß die Stromquelle S1 einen Strom I1 liefern kann, der
zehnmal so groß wie ein angenommener Grundstrom Io ist, während die
Stromquelle S2 einen Strom I2 liefern kann, der zweiundzwanzigmal so
groß wie der Grundstrom Io ist.
Bei der Beschreibung der Wirkungsweise von Fig. 2 wird zunächst nur
erläutert, wie die Ausgangsspannung V1 erzeugt wird. Die Erzeugung der
Spannung V2 erfolgt nämlich völlig analog zur Erzeugung der Spannung
V1, sie ist lediglich um 180° gegenüber der Spannung V1 phasenver
schoben.
Zunächst wird davon ausgegangen, daß die Schalter PS1a und PS1b
geschlossen sind, so daß über den Widerstand R1 ein Strom fließen
kann, der 32 Io beträgt. Am Kondensator C1 stellt sich somit eine sehr
niedrige Ladespannung ein, die gleichzeitig die Ausgangsspannung V1
darstellt. Wenn nun im Zeitpunkt t0 das vom Phasensignal Ph1
abgeleitete Signal SM1 an den Schalter PS1a angelegt wird, geht dieser
Schalter in den geöffneten Zustand über. Dies bedeutet, daß über den
Widerstand nurmehr ein Strom mit dem Wert 22 Io fließen kann, da die
Verbindung zur Stromquelle S1 unterbrochen wird. Die Ladespannung am
Kondensator C1 beginnt daher im Bereich zwischen t0 und t1
anzusteigen, wie der Verlauf dieser Spannung V1 in Fig. 3 zeigt. Der
Spannungsanstieg erfolgt relativ langsam, da immer noch 22 Io vom
Kondensator C1 abfließen können.
Im Zeitpunkt t1 wird nun aber das vom Phasensignal Ph2 abgeleitete
Signal SM2 an den Schalter PS1b angelegt, so daß auch dieser Schalter
in den geöffneten Zustand übergeht. Dies hat zur Folge, daß keine der
Stromquellen S1, S2 mehr mit dem Verbindungspunkt zwischen dem
Widerstand R1 und dem Kondensator C1 verbunden ist, so daß die
Ladespannung am Kondensator C1 entsprechend der durch diese beiden
Bauelemente bestimmten Zeitkonstanten rasch auf den hohen Wert der
Versorgungsspannung Vcc ansteigt. Das Diagramm von Fig. 3 zeigt
diesen Anstieg, der im Zeitpunkt t1 beginnt. Das Diagramm von Fig. 3
läßt auch erkennen, daß die Phase der Spannung V1 gegenüber der Phase
des Phasensignals PH1 um Δϕa verschoben ist.
Falls es erwünscht ist, eine andere Phasenlage der Spannung V1 zu
erreichen, muß in der Schaltung von Fig. 1 lediglich das Verhältnis
der beiden Ströme I1 und I2 verändert werden. Soll beispielsweise eine
kleinere Phasenverschiebung Δϕa bezogen auf die Phasenlage des
Phasensignals PH1 erreicht werden, dann muß der Strom I1 auf einen
größeren Wert eingestellt werden, und der Strom I2 muß dementsprechend
kleiner gemacht werden. Die Spannung V1 würde dann im Bereich zwischen
t0 und t1 stärker ansteigen, so daß sich der ab dem Zeitpunkt t1
auftretende weitere Spannungsanstieg an diesen höheren Spannungswert
am Zeitpunkt t1 anschließen würde, so daß der zur Bestimmung der
Phasenverschiebung betrachtete Referenzpunkt bei einem normierten
Spannungswert 0,5 früher erreicht würde. Dies ist in Fig. 3
beispielsweise durch die gestrichelt angeordnete Kurve der Spannung
V1' gezeigt, die den für die Phasenlage maßgeblichen Punkt bereits bei
t2 erreicht.
Die Schalter PS2a und PS2b werden jeweils gegenphasig zu den Schaltern
PS1a und PS1b angesteuert, so daß sich eine Ausgangsspannung V2
ergibt, die gemäß der Darstellung von Fig. 3 gegenüber der Spannung
V1 um 180° phasenverschoben ist. Die Erzeugung dieser zwei
Ausgangsspannungen ist darin begründet, daß in der angewendeten
Technik größtenteils mit Differenzbausteinen wie Operationsverstärkern
mit Differenzeingang gearbeitet wird, so daß stets in allen
Verarbeitungsstufen zwei Signale, nämlich das direkte Signal und das
um 180° phasenverschobene Signal benötigt werden.
Das beschriebene bekannte Prinzip der Erzeugung von phasenverschobenen
Signalen wird auch in der in Fig. 4 dargestellten Schaltung der
erfindungsgemäßen Ausführung angewendet, jedoch sind dort weitere
Schalter eingefügt, und es ist eine besondere Art der Ansteuerung
dieser Schalter vorgesehen. Überdies ist für jede Schaltergruppe eine
eigene Stromquelle vorhanden, die jeweils den Grundstromwert Io
liefert, was bedeutet, daß insgesamt 32 Schalterstufen mit
entsprechenden 32 Stromquellen vorhanden sind.
Während bei der Beschreibung des bekannten Prinzips unter Bezugnahme
auf Fig. 2 angenommen wurde, daß ein Ausgangssignal und das
zugehörige, um 180° phasenverschobene Ausgangssignal mit einer
bestimmten Phasenlage in bezug auf das Phasensignal Ph1 erzeugt werden
soll, dient die Schaltung von Fig. 4, bei der das bekannte Prinzip
angewendet wird, dazu, ein Ausgangssignal und das dazugehörige, um
180° phasenverschobene Ausgangssignal mit einer sich ständig
verändernden Phasenlage bezüglich der Referenzphase des Phasensignals
Ph1 zu erzeugen. Die bereits erwähnten zusätzlich eingeführten
Schalter sorgen dafür, daß der Übergang von einer Phasenlage zur
nächsten erreicht wird, ohne daß ein sogenanntes Phasen-Jitter
eintritt. Diese zusätzlichen Schalter sind die Schalter TR1a, TR1b bis
TR32a, TR32b, die in der Verbindung der jeweiligen Stromquellen S1 bis
S32 mit den zugehörigen Phasenschaltern PS1a-1, PS2a-1 bis PS1a-32,
PS2a-32 bzw. PS1b-1, PS2b-1, PS1b-32, PS2b-32 eingefügt sind. Weitere
Schalter TR1a-1 bis TR1a-32, TR2a-32, TR1b-1 bis TR1b-32 und TR2b-1
bis TR2-32 sind in die Verbindung zwischen jedem der Phasenschalter
und der zugehörigen Ladeschaltung L1 bzw. L2 eingefügt, wie ebenfalls
aus Fig. 4 zu erkennen ist.
Bei der nachfolgenden Beschreibung der Erzeugung der Ausgangssignale
mit sich ständig ändernder Phasenlage bezüglich der durch das
Phasensignal Ph1 gebildeten Referenzphase wird nur das Ausgangssignal
am Ausgang V1 betrachtet; das Ausgangssignal am Ausgang V2 ist wie
bereits in der Schaltung von Fig. 2 lediglich das bezüglich des
Signals am Ausgang V1 um 180° phasenverschobene Signal. Alle Schalter
PS1a und PS1b befinden sich zunächst wie in der Darstellung von Fig.
4 in der geschlossenen Stellung, und die Steuerschaltung SS1 gibt an
ihrem Ausgang A ein Signal ab, das die Schalter TR1a und TR1a-1 im
geschlossenen Zustand hält. Am Ausgang B gibt sie ein Signal ab, das
die Schalter TR1b und TR1b-1 im geöffneten Zustand hält. Die
Steuerschaltungen SS2 bis SS32 geben dagegen an ihren Ausgängen A und
B jeweils Signale ab, die die genannten Schalter in die
entgegengesetzten Stellungen bringen.
Die Steuerschaltungen SS1 bis SS32 werden jeweils über ein Signal an
ihren Eingängen E1 bis E32 angesteuert, wobei jede Steuerschaltung
über eine Ader SL1 bis SL32 einer 32-adrigen Steuerleitung SL
angesteuert wird. Die Ansteuerung dieser Steuerschaltungen SS1 bis
SS32 erfolgt dabei so, daß periodisch zunächst die Steuerschaltung SS1
ein Ansteuersignal, dann zusätzlich die Steuerschaltung SS2 und der
Reihe nach die weiteren Steuerschaltungen jeweils das Ansteuersignal
empfangen, bis dieses schließlich an allen Steuerschaltungen anliegt,
worauf ein erneuter periodischer Durchlauf der Anlegung der
Ansteuersignale beginnt. Die Schilderung der Funktionsweise der
Schaltung von Fig. 4 beginnt damit, daß, wie erwähnt, nur die
Steuerschaltung SS1 das Ansteuersignal empfängt und daß die
Trennschalter die bereits erwähnten Stellungen einnehmen.
Wie zu erkennen ist, besteht im geschilderten Ausgangsfall eine
Verbindung zwischen den Stromquellen S1-S32 und der Ladeschaltung L1
über die geschlossenen Phasenschalter PS1a-1 und PS1b-2-PS1b-32 sowie
die geschlossenen Trennschalter TR1a, TR1a-1 und TR2b-TR32b und TR1b-2
bis TR1b-32. Wenn nun das vom Phasensignal Ph1 abgeleitete Signal SM1
aus dem Multiplexer 12 zum Eingang 20 gelangt, werden alle Schalter
PS1a-1 bis PS1a-32 in die geöffnete Stellung gebracht. Vor diesem
Öffnen im Zeitpunkt t0 war die Spannung V1 am Ausgang der
Ladeschaltung L1 auf dem niedrigsten Wert, wie im Diagramm von Fig. 3
zu erkennen ist. Mit dem Öffnen der Schalter PS1a-1 bis PS1a-32 wird
lediglich die Stromquelle S1 von der Ladeschaltung L1 abgetrennt,
während die anderen Stromquellen S2 bis S32 weiterhin über die
geschlossenen Trennschalter TR2b-TR32b und TR1b-2-TR1b-32 sowie die
geschlossenen Phasenschalter PS1b-2 bis PS1b-32 mit der Ladeschaltung
L1 verbunden bleiben. Die Ausgangsspannung V1 steigt daher bis zum
Zeitpunkt t1 nur unwesentlich an. Wenn dann im Zeitpunkt t1 auch das
Signal SM2 vom Multiplexer 14 an den Eingang 22 gelangt und das
Umschalten der Phasenschalter PS1b-1 bis PS1b-32 in die geöffnete
Stellung bewirkt, dann steigt die Spannung V1 entsprechend dem
Diagramm von Fig. 3 bis auf ihren Maximalwert mit der Aufladung des
Kondensators C1 an.
Im Zeitpunkt t0" gelangt wieder das Signal SM1 an den Eingang 20, so
daß die Schalter PS1a-1 bis PS1a-32 wieder in die geschlossene
Stellung gebracht werden. Da jedoch nur der Trennschalter TR1a
geschlossen ist, hat dies nur eine geringe Auswirkung auf die Spannung
V1, so daß diese im Bereich von t0 ' bis t1" nur geringfügig absinkt.
Erst wenn durch das Signal SM2 am Eingang 22 alle Schalter PS1b-1 bis
PS1b-32 in die geöffnete Stellung gebracht werden, sinkt die Spannung
V1 entsprechend dem Diagramm von Fig. 3 bis zum Erreichen des
Minimums ab. Die sich ergebende Spannung V1 hat gegenüber der
Referenzphase, die durch das Phasensignal Ph1 festgelegt ist, eine
Phasenverschiebung Δϕa. Insoweit gleicht die geschilderte
Funktionsweise der Funktionsweise der Prinzipschaltung von Fig. 2,
jedoch kann in der Schaltung von Fig. 4 durch die Einwirkung des den
Steuerschaltungen SS1 bis SS32 zugeführten Steuersignals erreicht
werden, daß sich die Phasenlage der Ausgangsspannung V1 in 32
Schritten über einen Bereich ändert, der der Phasenverschiebung der
zwei Phasensignale Ph1 und Ph2 entspricht. Wenn also im geschilderten
Fall ein Signal mit der Phasenverschiebung Δϕa bezüglich der
Phasenlage des Phasensignals Ph1 erzeugt wird, dann kann das
Ausgangssignal V1 in einem nächsten Schritt um Δϕ0/32 verschoben
werden, wenn zusätzlich zur Steuerschaltung SS1 auch die
Steuerschaltung SS2 aktiviert wird.
Das Aktivieren der Steuerschaltung SS2 hat zur Folge, daß an deren
Ausgang A2 ein Signal abgegeben wird, das die Trennschalter TR2a,
TR1a-2 und TR2a-2 schließt. Das am Ausgang B2 abgegebene Signal
bewirkt das Öffnen der Trennschalter TR2b, TR1b-2 und TR2b-2. Die von
der Steuerschaltung SS1 gesteuerten Schalter behalten ihre Positionen
unverändert bei.
An dieser Stelle ist es wichtig, zu erwähnen, daß die von den
Steuerschaltungen SS1 und SS2 abgegebenen Schaltsignale für die
Trennschalter zeitlich so zueinander liegen, daß die durch den
Buchstaben a gekennzeichneten Schalter und die durch den Buchstaben b
gekennzeichneten Schalter nie gleichzeitig offen sind. Dies bedeutet
im konkreten Fall beispielsweise, daß die Trennschalter TR2b, TR1b-2
und TR2b-2 durch das Signal vom Ausgang B2 erst dann geöffnet werden,
wenn die Trennschalter TR2a, TR1a-2 und TR2a-2 bereits in den
geschlossenen Zustand versetzt worden sind. Wie die Steuerschaltungen
SS1 bis SS32 aufgebaut sind, um diese zeitliche Beziehung der an den
Ausgängen A und B abgegebenen Signale zu erzielen, wird später noch
unter Bezugnahme auf Fig. 5 erläutert.
Wenn also aufgrund der Aktivierung der Steuerschaltung SS2 das Signal
an deren Ausgang A2 das Schließen der Trennschalter TR2a und TR1a-2
bewirkt, wird auch die Stromquelle S2 mit der Ladeschaltung L1
verbunden. Dies hat zur Folge, daß die Ausgangsspannung V1 im Bereich
zwischen t0 und t1 stärker ansteigt als in Fig. 3 dargestellt ist, so
daß der durch das Signal SM1 am Eingang 22 im Zeitpunkt t1 ausgelöste
weitere Anstieg der Spannung V1 von einem höheren Spannungswert aus
beginnt, so daß demgemäß auch der für die Phasenlage bezüglich des
Phasensignals Ph1 maßgebliche normierte Spannungswert von 0,5 im
Diagramm von Fig. 3 an einem früheren Zeitpunkt erreicht wird. Die
Differenz zur Phase des in Fig. 3 dargestellten Signals V1 beträgt
Δϕ0/32, wenn Δϕ0 die Phasendifferenz zwischen den Phasensignalen Ph1
und Ph2 ist.
Durch aufeinanderfolgendes Aktivieren der Steuerschaltungen SS1 bis
SS32 kann nun der für die Phasenlage der Spannung V1 maßgebliche
Referenzpunkt schrittweise um jeweils Δϕ0/32 verschoben werden.
Analoge Überlegungen gelten für die Erzeugung der Ausgangsspannung V2,
die eine um 180° phasenverschobene Version der Ausgangsspannung V1
ist. Diese Ausgangsspannung V2 wird in der Ladeschaltung L2 durch
entsprechendes Öffnen und Schließen der Phasenschalter PS2a-1, PS2b-1
bis PS2a-32, PS2b-32 sowie der zugehörigen Trennschalter TR1b bis
TR32b und TR2b-1, TR2b-32 erhalten.
Die größte Verschiebung des Referenzpunktes der Ausgangsspannung V1
ergibt sich dann, wenn alle Steuerschaltungen SS1 bis SS32 aktiviert
sind. In diesem Fall können alle Stromquellen S1 bis S32 unter der
Steuerung durch die Signale SM1 und SM2 wirksam mit der Ladeschaltung
L1 verbunden werden, so daß der Anstieg der Spannung V1 im Bereich
zwischen t0 und t1 sowie ab dem Zeitpunkt t1 bis zum Maximum
wesentlich steiler erfolgt. Der Referenzpunkt beim normierten
Spannungswert 0,5 wird daher früher erreicht, wobei der Unterschied
zwischen dem Zeitpunkt t2 und dem früheren Zeitpunkt t2' dem
zeitlichen Abstand zwischen t1 und t0 entspricht. Somit ist gezeigt
worden, daß mit Hilfe der Schaltung von Fig. 4 der auf der
ansteigenden Flanke der Spannung V1 liegende Referenzpunkt durch
aufeinanderfolgendes Aktivieren der Steuerspannungen SS1 bis SS32
verschoben werden kann, nämlich um 32 Schritte von jeweils Δϕ0/32.
Um eine weitere Verschiebung des Referenzpunktes auf der Flanke zu
erreichen, schaltet die Phasenwählschaltung den Multiplexer 12 so um,
daß er an seinem Ausgang ein Signal abgibt, das vom Phasensignal vom
Ausgang 3 des Oszillators 10 abgeleitetes Signal abgibt. Auf diese
Weise werden dem Interpolator 18 zwei Signale SM1 und SM2 zugeführt,
die vom Phasensignal Ph3 bzw. vom Phasensignal Ph2 abgeleitet sind.
Die Multiplexer 12 und 14 tauschen dabei ihre Rolle insofern, als nun
der Multiplexer 14 das die Referenzphase bestimmende Signal liefert,
auf das die am Ausgang des Interpolators abgegebene Phase bezogen ist.
Wenn nun nacheinander wieder die Steuerschaltungen SS1 bis SS32 in der
oben ausführlich beschriebenen Art und Weise aktiviert werden, dann
wird eine Ausgangsspannung V1 erhalten, deren Phase bezüglich der
Phase des dann als Referenz dienenden Phasensignals Ph2 weiter in
Schritten zu je Δϕ0/32 verschoben wird. Auf diese Weise ist es
möglich, unter der Steuerung durch die Phasenwählschaltung 16
nacheinander kontinuierlich die Bereiche umzuschalten, in denen sich
die Phasenlage der Ausgangsspannung V1 jeweils um die Schritte Δϕ0/32
ändert. Damit wird das gewünschte Ziel erreicht, nämlich die Erzeugung
eines Signals, dessen Phasenlage bezüglich einer Referenzphase über
den gesamten Bereich von 360° verändert werden kann. Wenn ein Übergang
von einem Phasenwert zum nächsten innerhalb eines Bereichs zwischen
zwei Ausgangsphasen des Oszillators erfolgt, wird ein Phasen-Jitter
dadurch verhindert, daß die Steuerschaltung die Trennschalter TR1a und
TR1b bis TR32a und TR32b, wie oben bereits erwähnt wurde, jeweils so
betätigt, daß die jeweils einer Stromquelle zugeordneten Schalter nie
gleichzeitig geöffnet sind. Auch bei einem Übergang von einem Bereich
der Ausgangsphasen des Oszillators zum nächsten tritt kein Phasen-
Jitter im Ausgangssignal auf. Dies ergibt sich dadurch, daß bei diesem
Übergang sowohl die dabei von den Multiplexer-Ausgangssignalen
gesteuerten Schalter PS1a, PS1b als auch die zugehörige Stromquelle
vom Ausgang V1, V2 abgetrennt sind.
Die Steuerschaltungen haben den in Fig. 5 dargestellten Aufbau. Die
in Fig. 5 als Beispiel dargestellte Steuerschaltung SS1 enthält zwei
NAND-Schaltungen N1 und N2. Der Eingang E1 ist über ein von einem
Negator gebildetes Verzögerungsglied D1 mit einem Eingang der NAND-
Schaltung N1 verbunden, und er ist mit einem Eingang der NAND-
Schaltung N2 direkt verbunden. Die jeweils anderen Eingänge der NAND-
Schaltungen N1 und N2 sind kreuzweise mit dem Ausgang der jeweils
anderen NAND-Schaltung verbunden. Die Ausgänge der NAND-Schaltungen N1
und N2 bilden jeweils die Ausgänge A1 bzw. B1 der Steuerschaltung SS1.
Die Steuerschaltung SS1 von Fig. 5 verhält sich so, daß die an den
Ausgängen A1 und B1 abgegebenen Signale nie gleichzeitig den Signal
wert "0" haben, wenn sich das Eingangssignal E1 vom Signalwert "1" auf
den Signalwert "0" oder umgekehrt ändert. Wenn die Trennschalter im
Schaltbild von Fig. 4 dann so aufgebaut sind, daß sie geschlossen
werden, wenn die Signale an den Ausgängen A und B den Signalwert "1"
haben, und geöffnet werden, wenn diese Signale den Signalwert "0"
haben, dann wird mit dieser Schaltung von Fig. 5 erreicht, daß diese
Trennschalter nie gleichzeitig geöffnet sind.
Claims (2)
1. Schaltungsanordnung zur Erzeugung eines Ausgangs-Phasensignals mit
einer bezüglich einer Referenzphase beliebig veränderlichen Phasen
verschiebung, mit
einem Oszillator, der an n Ausgängen Phasensignale abgibt, die von einem Ausgang zum nächsten jeweils um ϕ = 360°/n gegeneinander phasenverschoben und dementsprechend um Δt zeitlich gegeneinander versetzt sind,
einem ersten Multiplexer, dessen Eingänge mit den geradzahligen Aus gängen des Oszillators verbunden sind und der abhängig von einem durch das zu erzeugende Phasen-Ausgangssignal bestimmten Phasenwählsignal ein von einem Ausgang x des Oszillator abgegebenes Phasensignal zu seinem Ausgang durchschaltet,
einem zweiten Multiplexer, dessen Eingänge mit den ungeradzahligen Ausgängen des Oszillators verbunden sind und der abhängig von dem Phasenwählsignal das vom Ausgang x + 1 des Oszillators abgegebene Phasensignal zu seinem Ausgang durchschaltet,
einem Phaseninterpolator, der die von den Multiplexern abgegebenen Phasensignale empfängt und mit ihnen das periodische Öffnen und Schließen von Phasenschaltern im zeitlichen Abstand von Δt steuert,
wobei der Phaseninterpolator eine Ladeschaltung enthält, in der eine das zu erzeugende Ausgangs-Phasensignal bildende Ladespannung eines Kondensators durch Zu- bzw. Abschalten von den Phasenschaltern zugeordneten Stromquellen entsprechend dem Öffnen und Schließen der Phasenschalter veränderlich ist,
wobei eine der Anzahl der zu erzeugenden Zwischenphasenverschiebungs werte zwischen den Phasenverschiebungen der durch das Phasenwählsignal bestimmten Phasensignale entsprechende Anzahl von Stromquellen vor gesehen ist, denen jeweils wenigstens zwei Phasenschalter zugeordnet sind, von denen der eine jeweils von dem vom ersten Multiplexer abgegebenen Phasensignal und der andere jeweils von dem vom zweiten Multiplexer abgegebenen Phasensignal gesteuert ist, und wobei in die Verbindung zwischen jedem der Phasenschalter und der zugeordneten Stromquelle jeweils ein erster Trennschalter eingefügt ist,
dadurch gekennzeichnet,
daß in die Verbindung zwischen jedem Phasenschalter und der Ladeschaltung jeweils ein zweiter Trennschalter eingefügt ist;
und daß eine Steuerschaltung (SS1-SS32) vorgesehen ist, die die jeweils einem Phasenschalter (PS1a-1 bis PS1a-32, PS1b-1 bis PS1b-32) zugeordneten ersten Trennschalter (TR1a bis TR32a, TR1b bis TR32b) und die dem gleichen Phasenschalter zugeordneten zweiten Trennschalter (TR1a-1 bis TR1a-32, TR1b-1 bis TR1b-32) bei einer Änderung der Phasenlage des Ausgangs-Phasensignals bezüglich der Referenzphase so steuert, daß sie nie gleichzeitig geöffnet sind.
einem Oszillator, der an n Ausgängen Phasensignale abgibt, die von einem Ausgang zum nächsten jeweils um ϕ = 360°/n gegeneinander phasenverschoben und dementsprechend um Δt zeitlich gegeneinander versetzt sind,
einem ersten Multiplexer, dessen Eingänge mit den geradzahligen Aus gängen des Oszillators verbunden sind und der abhängig von einem durch das zu erzeugende Phasen-Ausgangssignal bestimmten Phasenwählsignal ein von einem Ausgang x des Oszillator abgegebenes Phasensignal zu seinem Ausgang durchschaltet,
einem zweiten Multiplexer, dessen Eingänge mit den ungeradzahligen Ausgängen des Oszillators verbunden sind und der abhängig von dem Phasenwählsignal das vom Ausgang x + 1 des Oszillators abgegebene Phasensignal zu seinem Ausgang durchschaltet,
einem Phaseninterpolator, der die von den Multiplexern abgegebenen Phasensignale empfängt und mit ihnen das periodische Öffnen und Schließen von Phasenschaltern im zeitlichen Abstand von Δt steuert,
wobei der Phaseninterpolator eine Ladeschaltung enthält, in der eine das zu erzeugende Ausgangs-Phasensignal bildende Ladespannung eines Kondensators durch Zu- bzw. Abschalten von den Phasenschaltern zugeordneten Stromquellen entsprechend dem Öffnen und Schließen der Phasenschalter veränderlich ist,
wobei eine der Anzahl der zu erzeugenden Zwischenphasenverschiebungs werte zwischen den Phasenverschiebungen der durch das Phasenwählsignal bestimmten Phasensignale entsprechende Anzahl von Stromquellen vor gesehen ist, denen jeweils wenigstens zwei Phasenschalter zugeordnet sind, von denen der eine jeweils von dem vom ersten Multiplexer abgegebenen Phasensignal und der andere jeweils von dem vom zweiten Multiplexer abgegebenen Phasensignal gesteuert ist, und wobei in die Verbindung zwischen jedem der Phasenschalter und der zugeordneten Stromquelle jeweils ein erster Trennschalter eingefügt ist,
dadurch gekennzeichnet,
daß in die Verbindung zwischen jedem Phasenschalter und der Ladeschaltung jeweils ein zweiter Trennschalter eingefügt ist;
und daß eine Steuerschaltung (SS1-SS32) vorgesehen ist, die die jeweils einem Phasenschalter (PS1a-1 bis PS1a-32, PS1b-1 bis PS1b-32) zugeordneten ersten Trennschalter (TR1a bis TR32a, TR1b bis TR32b) und die dem gleichen Phasenschalter zugeordneten zweiten Trennschalter (TR1a-1 bis TR1a-32, TR1b-1 bis TR1b-32) bei einer Änderung der Phasenlage des Ausgangs-Phasensignals bezüglich der Referenzphase so steuert, daß sie nie gleichzeitig geöffnet sind.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß
eine zweite Ladeschaltung (L2) vorgesehen ist, daß parallel zu jedem
Phasenschalter ein zweiter Phasenschalter (PS2a-1 bis PS2a-32, PS2b-1
bis PS2b-32) angeordnet ist, der der jeweils gegenphasig zu dem im
zugeordneten Phasenschalter umschaltbar ist, und daß in die Verbindung
zwischen den jeweils zweiten Phasenschaltern und der Ladeschaltung
jeweils ein weiterer Trennschalter (TR2a-1 bis TR2-32, TR2b-1 bis TR2-
32) eingefügt ist, der gleichphasig mit den in der Verbindung zwischen
einer Stromquelle und der ersten Ladeschaltung (L1) liegenden ersten
und zweiten Trennschaltern umgeschaltet wird, wodurch von der zweiten
Ladeschaltung (L2) ein zweites Ausgangs-Phasensignal (V2) erzeugbar
ist, das gegenüber dem von der ersten Ladeschaltung (L1) erzeugten
Ausgangs-Phasensignal (V1) um 180° phasenverschoben ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10028603A DE10028603C1 (de) | 2000-06-09 | 2000-06-09 | Schaltungsanordnung zur Erzeugung eines Ausgangs-Phasensignals mit einer bezüglich einer Referenzphase beliebig veränderlichen Phasenverschiebung |
US09/877,583 US6947510B2 (en) | 2000-06-09 | 2001-06-08 | Circuit for generating an output phase signal with a variable phase shift relative to a reference phase |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10028603A DE10028603C1 (de) | 2000-06-09 | 2000-06-09 | Schaltungsanordnung zur Erzeugung eines Ausgangs-Phasensignals mit einer bezüglich einer Referenzphase beliebig veränderlichen Phasenverschiebung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10028603C1 true DE10028603C1 (de) | 2001-12-13 |
Family
ID=7645248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10028603A Expired - Fee Related DE10028603C1 (de) | 2000-06-09 | 2000-06-09 | Schaltungsanordnung zur Erzeugung eines Ausgangs-Phasensignals mit einer bezüglich einer Referenzphase beliebig veränderlichen Phasenverschiebung |
Country Status (2)
Country | Link |
---|---|
US (1) | US6947510B2 (de) |
DE (1) | DE10028603C1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005081403A1 (en) * | 2004-02-13 | 2005-09-01 | Texas Instruments Deutschland Gmbh | Phase adjusting circuit for minimizing irregularities at phasesteps |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7203259B2 (en) * | 2002-01-02 | 2007-04-10 | Intel Corporation | Phase interpolator |
US7266169B2 (en) * | 2002-09-13 | 2007-09-04 | Broadcom Corporation | Phase interpolater and applications thereof |
US7412477B1 (en) * | 2003-10-07 | 2008-08-12 | Xilinx, Inc. | Interpolation of signals from a delay line |
EP2383839A2 (de) * | 2005-04-18 | 2011-11-02 | Agency for Science, Technology and Research | Sender und Empfänger mit einer Zeitverzögerungsvorrichtung |
US7379382B2 (en) * | 2005-10-28 | 2008-05-27 | Micron Technology, Inc. | System and method for controlling timing of output signals |
US7659763B2 (en) * | 2008-03-04 | 2010-02-09 | International Business Machines Corporation | Conditioning input buffer for clock interpolation |
US8890595B2 (en) * | 2012-05-16 | 2014-11-18 | Fmax Technologies, Inc. | Dynamic clock phase control architecture for frequency synthesis |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4787392A (en) * | 1986-05-16 | 1988-11-29 | Siemens Aktiengesellschaft | Method and apparatus for digital delay of ultrasound signals upon reception thereof |
DE19922712A1 (de) * | 1998-05-18 | 1999-11-25 | Nat Semiconductor Corp | Phaseninterpolator und Verzögerungsinterpolationsschaltung |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5245637A (en) * | 1991-12-30 | 1993-09-14 | International Business Machines Corporation | Phase and frequency adjustable digital phase lock logic system |
USRE38482E1 (en) * | 1992-05-28 | 2004-03-30 | Rambus Inc. | Delay stage circuitry for a ring oscillator |
US6228344B1 (en) * | 1997-03-13 | 2001-05-08 | Mallinckrodt Inc. | Method of measuring physiological function |
JP3495311B2 (ja) * | 2000-03-24 | 2004-02-09 | Necエレクトロニクス株式会社 | クロック制御回路 |
US6525615B1 (en) * | 2000-07-14 | 2003-02-25 | International Business Machines Corporation | Oscillator with digitally variable phase for a phase-locked loop |
-
2000
- 2000-06-09 DE DE10028603A patent/DE10028603C1/de not_active Expired - Fee Related
-
2001
- 2001-06-08 US US09/877,583 patent/US6947510B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4787392A (en) * | 1986-05-16 | 1988-11-29 | Siemens Aktiengesellschaft | Method and apparatus for digital delay of ultrasound signals upon reception thereof |
DE19922712A1 (de) * | 1998-05-18 | 1999-11-25 | Nat Semiconductor Corp | Phaseninterpolator und Verzögerungsinterpolationsschaltung |
Non-Patent Citations (1)
Title |
---|
SIDIROPOULOS, S.: A Semi-digital Dual Delay- Locked Loop, in: IEEE Journal of Solid-State Circuits, Vol. 32, No. 11, Nov. 97, S. 1683-1692 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005081403A1 (en) * | 2004-02-13 | 2005-09-01 | Texas Instruments Deutschland Gmbh | Phase adjusting circuit for minimizing irregularities at phasesteps |
DE102004007172A1 (de) * | 2004-02-13 | 2005-09-01 | Texas Instruments Deutschland Gmbh | Phaseneinstellungsschaltung für minimale Unregelmäßigkeiten bei Phasenschritten |
DE102004007172B4 (de) * | 2004-02-13 | 2007-10-04 | Texas Instruments Deutschland Gmbh | Phaseneinstellungsschaltung für minimale Unregelmäßigkeiten bei Phasenschritten |
Also Published As
Publication number | Publication date |
---|---|
US20020021775A1 (en) | 2002-02-21 |
US6947510B2 (en) | 2005-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2109936C3 (de) | Schaltung zum Erzeugen von Mehrphasentaktsignalen doppelter und einfacher Breite | |
DE602004004533T2 (de) | Phasenmischschaltung mit verzögertem regelkreis | |
DE3100410A1 (de) | Verstaerker mit offset-spannungskompensation | |
DE19531962A1 (de) | Taktsignalverteilerschaltung | |
DE2657948B2 (de) | Logikschaltung | |
DE19736857C1 (de) | Ringoszillator | |
EP0262412A1 (de) | Lastangepasster Taktgenerator in CMOS-Schaltungen | |
DE2343128C3 (de) | R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren | |
DE10028603C1 (de) | Schaltungsanordnung zur Erzeugung eines Ausgangs-Phasensignals mit einer bezüglich einer Referenzphase beliebig veränderlichen Phasenverschiebung | |
DE10149585C2 (de) | Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie Verfahren zum Betrieb einer Verzögerungseinrichtung | |
DE112004001067T5 (de) | Mehrtakterzeuger mit programmierbarer Taktverzerrung | |
DE10130123A1 (de) | Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale | |
DE102006027419A1 (de) | Digitale Einstellung eines Oszillators | |
EP3050067B1 (de) | Stufenschalter | |
DE102006018236A1 (de) | Steuerbare Stromquelle für einen Phasenregelkreis | |
DE102005020903B3 (de) | Steuerbare Verzögerungseinrichtung | |
DE102007004391B3 (de) | Schneller Pockelszellen-Treiber mit Kompensationsschaltung | |
DE102007053482B3 (de) | Schneller Pockelszellentreiber in 2-Level-Technik | |
EP1668778B1 (de) | Verzögerungsregelkreis | |
DE2000666A1 (de) | Taktgenerator | |
DE2032318A1 (de) | Feldeffekttransistor Schieberegister stufe | |
DE10142657A1 (de) | Schaltungsanordnung zur Erzeugung nicht-überlappender Taktphasen | |
DE2853517A1 (de) | Vielstufige logikschaltung | |
DE102004007172B4 (de) | Phaseneinstellungsschaltung für minimale Unregelmäßigkeiten bei Phasenschritten | |
DE2002578C3 (de) | Multistabile Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |