DE10022267A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement

Info

Publication number
DE10022267A1
DE10022267A1 DE2000122267 DE10022267A DE10022267A1 DE 10022267 A1 DE10022267 A1 DE 10022267A1 DE 2000122267 DE2000122267 DE 2000122267 DE 10022267 A DE10022267 A DE 10022267A DE 10022267 A1 DE10022267 A1 DE 10022267A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor body
diode
component according
elevation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2000122267
Other languages
English (en)
Other versions
DE10022267B4 (de
Inventor
Heinz Mitlehner
Martin Maerz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2000122267 priority Critical patent/DE10022267B4/de
Publication of DE10022267A1 publication Critical patent/DE10022267A1/de
Application granted granted Critical
Publication of DE10022267B4 publication Critical patent/DE10022267B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Es wird ein Halbleiterbauelement mit zwei räumlich voneinander getrennten, elektrisch miteinander verbundenen Halbleiterkörpern (3, 11) vorgestellt, bei der der erste Halbleiterkörper (3) an einer Bodenplatte (1) und der zweite Halbleiterkörper (11) auf einer auf der Bodenplatte angeordneten Erhöhung (2) befestigt ist.

Description

Die Erfindung betrifft ein Halbleiterbauelement mit minde­ stens zwei räumlich voneinander getrennten, elektrisch mit­ einander verbundenen Halbleiterkörpern.
Beispielsweise bei Schaltnetzteilen und insbesondere bei Po­ wer-Factor-Controllern, bei asymmetrischen Halbbrücken, bei Antriebsumrichtern für Switched-Reluctance-Motoren wird ein Halbleiterleistungsschalter wie bespielsweise ein MOS- Feldeffekttransistor, ein IGBT oder ein Bipolar-Transistor mit beispielsweise einer PN-Diode oder einer Schottky-Diode seriell verschaltet derart, dass der Drain-Kontakt des Schal­ ters auf gleichem Potential wie der Anodenkontakt der Diode liegt. Hierfür benötigte Halbleiterbauelemente sollen kosten­ günstig und kompakt sein sowie niedrige parasitäre Induktivi­ täten aufweisen.
Üblich ist es dabei, die Schaltung mit diskreten Bauelementen oder in SMD-Technik (Surface Mounted Device) auf einer Plati­ ne aufzubauen oder ein DCB-Substrat mit lötfähigen Halblei­ terchips zu bestücken. Ein isolierendes Substrat wird auch in Bauteilen mit umpresstem Gehäuse (zum Beispiel TO-220, TO-247 oder ähnliche) eingesetzt. Daneben werden auch geteilte Bo­ denplatten (Leadframes) mit voneinander isolierten Metallin­ seln verwendet. All diese Techniken verursachen jedoch erheb­ lichen Aufwand.
Aufgabe der Erfindung ist es daher, ein Halbleiterbauelement mit mindestens zwei räumlich voneinander getrennten, elek­ trisch miteinander verbundenen Halbleiterkörpern anzugeben, das diese Nachteile nicht aufweist.
Die Aufgabe wird durch ein Halbleiterbauelement gemäß Patent­ anspruch 1 gelöst.
Ausgestaltungen und Weiterbildungen des Erfindungsgedankens sind Gegenstand von Unteransprüchen.
Vorteilhafterweise können erfindungsgemäße Halbleiterbauele­ mente wesentlich kompakter und kostengünstiger hergestellt werden, da es einen sogenannten Upside-Down-Aufbau eines Halbleiterkörpers (zum Beispiel Diode) und damit den Aufbau beider Halbleiterkörper auf einer einzigen, leitfähigen Bo­ denplatte wie beispielsweise der Bodenplatte eines Gehäuses TO-220 erlaubt.
An sich verhindert der planar auf oder nahe an der Oberseite liegende, für die zu blockierende Sperrspannung optimierte Randabschluss einen Upside-Down-Aufbau, da sowohl mit als auch ohne eine dielektrische Passivierungsschicht auf der Oberseite des Bauelementes die Äquipotentialfläche der lei­ tenden Bodenplatte die Feldverteilung im oder über dem Randabschluss negativ beeinflusst. Durch den erfindungsgemä­ ßen Höhenversatz der beiden Halbleiterkörper tritt dieser Ef­ fekt jedoch nicht auf.
Im Einzelnen weist also ein erfindungsgemäßes Halbleiterbau­ element neben zwei räumlich voneinander getrennten, elek­ trisch miteinander verbundenen Halbleiterkörpern eine Boden­ platte, an der der erste Halbleiterkörper befestigt ist, und eine auf der Bodenplatte angeordnete Erhöhung, an der der zweite Halbleiterkörper befestigt ist, auf.
Eine noch höhere Kompaktheit kann darüber hinaus dadurch er­ zielt werden, dass die Erhöhung eine Grundfläche aufweist, die kleiner ist als die Grundfläche des an ihr befestigten zweiten Halbleiterkörpers. Somit kann beispielsweise der er­ ste Halbleiterkörper zumindest teilweise unter dem zweiten Halbleiterkörper angeordnet werden.
Zum Zwecke einer leichteren Kontaktierung weist die Erhöhung im Bereich des zweiten Halbleiterkörpers eine elektrisch lei­ tende Kontaktierungsfläche auf. Entsprechend weist der zweite Halbleiterkörper im Bereich der Erhöhung eine elektrisch lei­ tende Kontaktierungsfläche auf. Zur Montage und Kontaktierung des zweiten Halbleiterkörpers werden dann die Kontaktierungs­ flächen von Erhöhung und zweitem Halbleiterkörper miteinander verlötet oder mit elektrisch leitfähigem Kleber verklebt.
Eine weitere Kontaktierung erfolgt bevorzugt auf einer weite­ ren Kontaktierungsfläche, die an einer der Erhöhung abgewand­ ten Seite des zweiten Halbleiterkörpers angeordnet ist. Zur weiteren Kontaktierung ist vorteilhafterweise eine Bond- Verbindung vorgesehen.
Der zweite Halbleiterkörper kann auf der der Erhöhung zuge­ wandten Seite eine Passivierungsschicht aufweisen. Die Passi­ vierungsschicht kann bei der Freilegung des Kontaktfensters, also der Öffnung für die Kontaktierungsfläche so gestaltet werden, dass der zweite Halbleiterkörper vor der Lötung der Kontaktierungsfläche zuverlässig auf der Erhöhung justiert wird.
Bevorzugt werden sowohl Bodenplatte als auch Erhöhung aus Me­ tall gefertigt, um auf einfache Weise eine leitende Verbin­ dung zwischen den beiden Halbleiterkörpern herstellen zu kön­ nen. Bei einer aus Metall gefertigten Bodenplatte kann die Erhöhung dadurch realisiert werden, dass während des Stanzens der Bodenplatte die Erhöhung durch Prägen ausgebildet wird. Damit kann in einem Arbeitsgang sowohl die Bodenplatte als auch die Erhöhung erzeugt werden.
Die Erhöhung weist bevorzugt eine Höhe gegenüber der Boden­ platte auf, die ein mehrfaches der Breite des Randabschlusses des zweiten Halbleiterkörpers beträgt. Damit wird eine zuver­ lässige Isolation beider Halbleiterkörper erreicht. Für ein für 600 V ausgelegtes Halbleiterbauelement ist die Höhe bei­ spielsweise größer als 1 mm.
Als zweiter Halbleiterkörper eignen sich vor allem Diodenele­ mente wie beispielsweise Gleichrichterdioden oder gesteuerte Dioden (Thyristoren).
Derartige Diodenelemente haben bevorzugt eine lötfähige oder leitkleberfähige Anodenkontakt-Metallisierung und eine bond­ fähige Kathodenmetallisierung, also genau vertauscht gegen­ über den heute üblichen Metallisierungen. Ein besonderer Vor­ teil bei einer derartigen Anordnung besteht darin, dass der Wärmewiderstand durch den Upside-Down-Aufbau wesentlich ver­ bessert wird, da der Ort der maximal auftretenden Verlustlei­ stung der PN- bzw. Metall-Halbleiter-Übergang ist und dieser beim erfindungsgemäßen Aufbau näher zur Verlustleistungssenke am beispielsweise gelöteten Übergang von zweitem Halbleiter­ körper und Bodenplatte liegt.
Erfindungsgemäße Halbleiterbauelemente eignen sich insbeson­ dere zur Realisierung von Leistungsschaltern, wobei als er­ ster Halbleiterkörper ein Halbleiterschalter, wie beispiels­ weise ein Leistungstransistor oder ein IGBT und als zweiter Halbleiterkörper eine Diode vorgesehen sind. Zweiter Halblei­ terkörper und Diode sind dabei in geeigneter Weise miteinan­ der verschaltet, wie beispielsweise derart, dass die Diode parallel oder in Reihe zur gesteuerten Strecke des Lei­ stungstransistors oder des IGBT geschaltet ist.
Des Weiteren kann bei einem erfindungsgemäßen Halbleiterbau­ element auch ein dritter Halbleiterkörper vorgesehen werden, der an der Bodenplatte oder in Chip-on-Chip-Montage auf dem ersten oder zweiten Halbleiterkörper befestigt ist. Dadurch lassen sich beispielsweise Hochsetzstellerfunktionen reali­ sieren, wobei als zweiter Halbleiterkörper eine Diode, als erster Halbleiterkörper ein Halbleiterschalter und als drit­ ter Halbleiterkörper eine integrierte Schaltung vorgesehen sind. Damit lassen sich die meisten für einen Hochsetzsteller oder einen Tiefsetzsteller benötigten Elemente in einem ein­ zigen Gehäuse unterbringen.
Als Diodenelemente oder Dioden werden bevorzugt Silizium- Carbid-Schottky-Dioden verwendet werden.
Die Erfindung eignet sich insbesondere auch für solche Dioden, deren Kathode an ein aktives Potential und deren An­ ode an ein ruhendes Potential angeschlossen sind, wobei die Bodenplatte vorteilhafterweise mit den jeweiligen Anoden ver­ bunden ist. Derartige Dioden sind hinsichtlich ihrer elektro­ magnetischen Verträglichkeit optimiert. Darüber hinaus kann bei derartigen Dioden durch eine Kühlfahne auf Anodenpotenti­ al speziell bei Tiefsetzstellern eine erhebliche Reduzierung der Störströme erreicht werden.
Als erster Halbleiterkörper kommen schließlich bevorzugt Kom­ pensations-MOS-Feldeffekttransistoren wie beispielsweise CoolMOS-Transistoren für höhere Spannungen und/oder höhere Leistungen infrage. Diese können ebenso wie andere integrier­ te Schaltungen mit den bekannten Löt- oder Klebeprozessen auf der Bodenplatte montiert werden.
Bei sämtlichen Anwendungen erfindungsgemäßer Halbleiterbau­ elemente ist ein Einbau einer zusätzlichen Isolierschicht nicht erforderlich und für den Anwender treten auch keine Isolationsprobleme bei der direkten Montage des Bauteils auf einem Kühlkörper auf, wie dies bei Verwendung beispielsweise einer geteilten Bodenplatte (Leadframe) der Fall ist.
Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigt:
Fig. 1 den Aufbau einer Bodenplatte bei einem erfindungs­ gemäßen Halbleiterbauelement,
Fig. 2 die Montage eines Halbleiterkörpers auf einer Erhö­ hung einer Bodenplatte bei einem erfindungsgemäßen Halbleiterbauelement,
Fig. 3 eine Anwendung eines erfindungsgemäßen Halbleiter­ bauelements bei einem Leistungsschalter und
Fig. 4 die Anwendung eines erfindungsgemäßen Halbleiter­ bauelements bei einer Anordnung zur aktiven Lei­ stungsfaktorkorrektur.
Fig. 1 zeigt ein erfindungsgemäßes Halbleiterbauelement (der besseren Übersicht wegen ohne Gehäuseumspritzung) mit einer Bodenplatte 1, auf der beispielsweise durch Prägen eine Erhö­ hung 2 angeordnet ist. Beim Ausführungsbeispiel ist die Erhö­ hung rechteckförmig, sie kann jedoch in gleicher Weise auch andere zum Beispiel runde oder ovale Formen haben. Auf der Grundplatte 1 neben der Erhöhung 2 auch ein erster Halblei­ terkörper, beispielsweise ein MOS-Feldeffekttransistor für höhere Spannungen und höhere Leistungen aufgelötet, so dass sich ein elektrischer Kontakt zwischen dem MOS-Feldeffekt­ transistor und einem Anschluss des MOS-Feldeffekttransistors 3 ergibt. Die anderen beiden Anschlüsse des MOS-Feldeffekt­ transistors 3 sind mit jeweils einem Anschlusskontakt 4 bzw. 5 durch Bondungen verbunden. Die Anschlusskontakte 4 und 5 sind gegenüber der Bodenplatte 1 ebenso wie ein Anschlusskon­ takt 6 elektrisch isoliert an dieser befestigt. Ein An­ schlusskontakt 7 ist schließlich elektrisch leitend mit der Bodenplatte 1 verbunden und an dieser befestigt.
Die nicht direkt mit der Bodenplatte 1 verbundenen Kontakte des MOS-Feldeffekttransistors 3 sind mittels Bonddrähten 8 und 9 mit den Anschlusskontakten 4 und 5 elektrisch verbun­ den. Auch der Anschlusskontakt 6 ist dabei für eine Bondung mit einem in Fig. 1 nicht dargestellten zweiten Halbleiter­ körper, der auf die Erhöhung 2 aufgebracht ist, vorgesehen. Von dem Anschlusskontakt 6 geht dabei ein Bonddraht 10 zu der Oberseite eines Halbleiterkörpers, der in Fig. 2 näher darge­ stellt ist.
Als zweiter Halbleiterkörper ist eine Diode 11 vorgesehen, die neben der eigentlichen Halbleiterstruktur 12 (zum Bei­ spiel PN-Übergang, Halbleiter-Metall-Übergang, Silizium- Carbid-Übergang etc.) an deren Oberseite eine bondfähige Kon­ taktierungfläche 13 sowie auf der der Erhöhung 2 zugewandten Seite eine lötbare Kontaktierungsfläche 14 aufweist. Die Kon­ taktierungsfläche ist dabei mit der Erhöhung 2 einerseits zum Zwecke einer elektrischen Verbindung und andererseits zum Zwecke der mechanischen Fixierung mit der Erhöhung 2 verlö­ tet. Um die lötbare Kontaktierungsfläche 14 herum befindet sich eine Passivierungsschicht 15 (zum Beispiel 40 µm Polyi­ mid), die im Bereich der lötbaren Kontaktierungsfläche 14 ei­ ne Aussparung aufweist dergestalt, dass ein Kontaktfenster entsteht, welches die Diode 11 vor dem Löten zuverlässig auf der Erhöhung justiert. Die Höhe h der Erhöhung 2 ist dabei so bemessen, dass sie ein Mehrfaches der Breite des Randab­ schlusses r beträgt (in der Zeichnung nicht maßstabsgetreu dargestellt). Die Höhe h bemisst sich dabei als Abstand zwi­ schen der Unterseite der Passivierungsschicht 15 und der Oberseite der metallenen Bodenplatte 3.
Ein Anwendungsbeispiel für ein erfindungsgemäßes Halbleiter­ bauelement ist in Fig. 3 dargestellt. Dort ist der zweiter Halbleiterkörper durch eine Diode 16 gegeben mit einer Katho­ de K als erstem Anschluss und einer Anode A als zweitem An­ schluss. Sie ist in Reihe mit der gesteuerten Strecke eines MOS-Feldeffekttransistor 17 geschaltet und dient beim Ausfüh­ rungsbeispiel als Freilaufdiode. Eine Last 20 liegt dabei parallel zur Diode 16, wobei die Speisung der Reihenchaltung aus Diode 16 und Transistor 17 durch eine Hochvolt­ pannungsquelle 21 erfolgt. Bei mit der Bodenplatte (Leadfra­ me) verbundener Anode A und auf der Oberseite liegender Ka­ thode K befindet sich die Anode A auf dem ruhenden Potential. Damit wird über die relativ große Kapazität 18 zwischen einer Kühlfahne und einem geerdeten Kühlkörper 19 beispielsweise kein Störstrom mehr in den Masse-Kreis eingekoppelt.
Bei einem anderen, in Fig. 4 gezeigten Anwendungsbeispiel werden drei Halbleiterkörper in einem einzigen erfindungsge­ mäßen Halbleiterbauelement zusammengefasst. Dabei sind eine integrierte Schaltung 22, ein Kompensations-MOS-Feldeffekt­ transistor für hohe Leistungen und Spannungen (CoolMOS) 23 sowie eine Silizium-Carbid-Schottky-Diode 24 zu einem einzi­ gen Halbleiterbauelement zusammengefasst. Der Kompensations- MOS-Feldeffekttransistor 23 ist dabei auf eine Bodenplatte 25 aufgebracht, die eine Erhöhung 26 (entsprechend den Ausge­ staltungen in Fig. 1 und Fig. 2) aufweist, an der die Silizi­ um-Carbid-Diode 24 (entsprechend Fig. 2) montiert ist. Die integrierte Schaltung 22 ist in Chip-on-Chip-Montage auf dem Schalter 23 montiert.
Intern sind die integrierte Schaltung 22, der Kompensations- MOS-Feldeffekttransistor 23 und die Silizium-Carbid-Diode 24 derart miteinander verschaltet, dass die integrierte Schal­ tung 22 das Gate G des Kompensations-MOS-Feldeffekttransis­ tors 23 ansteuert, dessen Source S mit einem Anschluss einer Spannungsquelle und dessen Drain D unter Zwischenschaltung einer Drossel 27 mit dem anderen Anschluss einer Spannungs­ quelle verbunden ist. Die Spannungsquelle wird dabei durch einen Brückengleichrichter 28 gebildet, der mit einer Wech­ selspannung 29 gespeist wird. Der Drainanschluss des Kompen­ sations-MOS-Feldeffekttransistor 23 ist zudem mit der Anode A der Silizium-Carbid-Diode 24 verbunden, deren Kathode K über einen Glättungskondensator 30 mit dem einen Pol der Versor­ gungsspannungsquelle gekoppelt ist. Die Verbindung der Anode der Silizium-Carbid-Diode 24 mit dem Drainanschluss des Kom­ pensations-MOS-Feldeffekttransistors 23 erfolgt dabei über die Bodenplatte 25 in Verbindung mit der Erhöhung 26. Insge­ samt zeigt das Ausführungsbeispiel eine Anordnung zur Korrek­ tur des Leistungsfaktors (Power-Factor-Correction).
Durch IEC/EN 61 000-3-2 sind nämlich die Grenzwerte für den Oberschwingungsgehalt für den Eingangsstroms für Verbraucher mit mehr als 75 W Eingangsleistung festgelegt. Das gilt für alle Geräte, die vom öffentlichen Netz versorgt werden. Bei Geräten mit Diodengleichrichter und nachfolgendem Zwischen­ kreiskondensator kommt es zu einem schlechten Leistungsfaktor (rund 0,6). Der Eingangsstrom ist stark nicht sinusförmig (pulsförmig verzerrt). Demnach ist eine Korrektur des Lei­ stungsfaktors notwendig.
Eine rein passive Lösung mit einer großen Eingangsdrossel bringt zwar einen leicht verbesserten Eingangsstromverlauf mit einem Leistungsfaktor von etwa 0,75. Die Forderungen be­ züglich des Oberschwingungsgehaltes werden aber nur bedingt eingehalten.
Bessere Ergebnisse ermöglicht eine aktive Leistungsfaktor- Korrektur auf der Basis eines Hochsetzstellers wie er bei­ spielsweise in Fig. 4 gezeigt ist. Mit dieser Anordnung kann ein Leistungsfaktor von über 0,98 erzielt werden. Bei der Realisierung einer Anordnung zur aktiven Leistungsfaktor- Korrektur werden in der Regel drei Halbleiter-Bauelemente be­ nötigt: ein Leistungsschalter (zum Beispiel Leistungs-MOS- Feldeffekttransistor oder IGBT), eine Leistungsdiode und eine integrierte Steuereinheit. Diese drei Halbleiterbauelemente sind bisher üblicherweise in diskreter Form auf einer Platine aufgebaut worden, wobei jedes Halbleiterbauelement sein eige­ nes Gehäuse hatte. Dadurch waren der Platzbedarf und die Ko­ sten erheblich.
Bei der in Fig. 4 gezeigten Anordnung zur Leistungsfaktor- Korrektur wird ein erfindungsgemäßes Halbleiterbauelement mit Silizium-Carbid-Schottky-Diode und einem Kompensations-MOS- Feldeffekttransistor für hohe Leistungen und Spannungen (CoolMOS) auf Basis einer Hochsetzsteller-Topologie einge­ setzt. Die einzelnen Elemente sind jedoch in einem einzigen Gehäuse mit geeigneter Verlustwärmeabfuhr wie beispielsweise TO-220 (auch Fullpack) oder TO-247 zusammengefasst.
Durch Zusammenwirken verschiedener Maßnahmen kann eine Gehäu­ severkleinerung auch für sehr hohe Leistungen und/oder sehr hohe Spannungen erzielt werden.
So wird beispielsweise eine geringere Verlustleistung durch den Einsatz einer Silizium-Carbid-Schottky-Diode für hohe Spannungen erreicht. Die durch deren geringere Verlustlei­ stung entstehende Wärme kann leichter abgeführt werden. Des Weiteren bietet der Einsatz eines Kompensations-MOS-Feld­ effekttransistor für hohe Spannungen und Leistungen einen ge­ ringeren Platzbedarf, da dieser Transistortyp eine viel klei­ nere Chipfläche im Vergleich zu anderen Leistungstransistoren benötigt. Dadurch ist es möglich, auch die zur Steuerung vor­ gesehene integrierte Schaltung in das gemeinsame Gehäuse mit zu integrieren. Des Weiteren verfügt ein Kompensations-MOS- Feldeffekttransistor über kleinere Kapazitäten, was wiederum zu kleineren Schaltverlusten führt und dadurch ebenfalls die entstehende Verlustwärme reduziert.
Schließlich kann durch optimale Abstimmung der einzelnen Kom­ ponenten aufeinander eine Reduzierung der Gesamtsystemkosten, eine Reduzierung des Volumens, eine Reduzierung des Gewichts, eine Reduzierung der Verlustleistung (kleinere Kühlkörper notwendig), Reduzierung des Montageaufwands sowie die Erhö­ hung des Wirkungsgrades erzielt werden.
Bezugszeichenliste
1
Bodenplatte
2
Erhöhung
3
MOS-Feldeffekttransistor
4
Anschlusskontakt
5
Anschlusskontakt
6
Anschlusskontakt
7
Anschlusskontakt
8
Bonddrähte
9
Bonddrähte
10
Bonddraht
11
Diode
12
Halbleiterstruktur
13
Kontaktierungsfläche
14
Kontaktierungsfläche
15
Passivierungsschicht
16
Diode
17
MOS-Feldeffekttransistor
18
Kapazität
19
Kühlkörper
20
Last
21
Hochvollspannungsquelle
22
integrierte Schaltung
23
Kompensations-MOS-FET
24
Silizium-Karbid-Diode
25
Bodenplatte
26
Erhöhung
27
Drossel
28
Brückengleichrichter
29
Wechselspannung
h Höhe
r Randabschluss
A Anode
K Kathode
G Gate
D Drain
S Source

Claims (15)

1. Halbleiterbauelement mit
zwei räumlich voneinander getrennten, elektrisch miteinander verbundenen Halbleiterkörpern (3, 11);
einer Bodenplatte (1), an der der erste Halbleiterkörper (3) befestigt ist; und
einer auf der Bodenplatte (1) angeordneten Erhöhung (2), an der der zweite Halbleiterkörper (11) befestigt ist.
2. Halbleiterbauelement nach Anspruch 1, bei dem die Erhöhung (2) eine Grundfläche aufweist, die kleiner ist als die Grundfläche des an ihr befestigten zweiten Halblei­ terkörpers (11).
3. Halbleiterbauelement nach Anspruch 1, 2 oder 3, bei dem
die Erhöhung (2) im Bereich des zweiten Halbleiterkörpers (11) eine elektrisch leitende Kontaktierungsfläche (2) auf­ weist;
der zweite Halbleiterkörper (11) im Bereich der Erhöhung (2) eine elektrisch leitende Kontaktierungsfläche (14) aufweist; und
die Kontaktierungsflächen (2, 14) von Erhöhung (2) und zwei­ tem Halbleiterkörper (11) miteinander verlötet oder elek­ trisch leitend verklebt sind.
4. Halbleiterbauelement nach einem der vorherigen Ansprü­ che, bei dem der zweite Halbleiterkörper (11) auf einer der Erhöhung (2) abgewandten Seite eine weitere Kontaktierungsfläche (13) auf­ weist, an der eine Bondverbindung vorgesehen ist.
5. Halbleiterbauelement nach einem der vorherigen Ansprü­ che, bei dem der zweite Halbleiterkörper (11) auf der der Erhöhung (2) zu­ gewandten Seite eine Passivierungsschicht (15) mit einem Kon­ taktfenster aufweist und das Kontaktfenster so gestaltet ist, dass der zweite Halbleiterkörper (11) auf der Erhöhung (2) justiert wird.
6. Halbleiterbauelement nach einem der vorherigen Ansprü­ che, bei dem
die Erhöhung (2) und die Bodenplatte (1) aus Metall gefertigt sind und
die Erhöhung durch Prägen während des Stanzens der Bodenplat­ te (1) realisiert wird.
7. Halbleiterbauelement nach einem der vorherigen Ansprü­ che, bei dem die Erhöhung (2) gegenüber der Bodenplatte (1) eine Höhe (h) aufweist, die ein Mehrfaches der Breite (r) des Randabschlus­ ses des zweiten Halbleiterkörpers (11) beträgt.
8. Halbleiterbauelement nach einem der vorherigen Ansprü­ che, bei dem als zweiter Halbleiterkörper (11) ein Diodenelement vorgese­ hen ist.
9. Halbleiterbauelement nach Anspruch 8, bei dem der zweite Halbleiterkörper (11) eine lötfähige Anodenkon­ takt-Metallisierung und eine bondfähige Kathodenkontakt- Metallisierung aufweist.
10. Halbleiterbauelement nach einem der vorherigen Ansprü­ che, bei dem
als zweiter Halbleiterkörper (11) eine Diode
und als erster Halbleiterkörper (3) ein Halbleiterschalter vorgesehen sind und
die zwei Halbleiterkörper (3, 11) einen Leistungsschalter bildend aufgebaut und miteinander verschaltet sind.
11. Halbleiterbauelement nach einem der vorherigen Ansprü­ che, bei dem ein dritter Halbleiterkörper (22) vorgesehen ist, der an der Bodenplatte (1) oder auf einem ersten oder zweiten Halblei­ terkörper (3, 11) befestigt ist.
12. Halbleiterbauelement nach Anspruch 11, bei dem
als zweiter Halbleiterkörper eine Diode (24),
als erster Halbleiterkörper ein Halbleiterschalter (23) und
als dritter Halbleiterkörper eine integrierte Schaltung (22) vorgesehen sind und
die drei Halbleiterkörper eine Tiefsetzsteller- oder eine Hochsetzstellerfunktion bildend miteinander verschaltet sind.
13. Halbleiterbauelement nach einem der Ansprüche 8 bis 12, bei dem als Diodenelement bzw. als Diode eine Silizium-Carbid- Schottky-Diode vorgesehen ist.
14. Halbleiterbauelement nach einem der Ansprüche 8 bis 12, bei dem als Diodenelement bzw. als Diode eine Diode (16) vorgesehen ist, deren Kathode (K) an ein aktives Potential und deren An­ ode (A) an ein ruhendes Potential angeschlossen ist, wobei die Bodenplatte mit der Anode (A) verbunden ist.
15. Halbleiterbauelement nach einem der vorherigen Ansprü­ che, bei dem als erster Halbleiterkörper ein Kompensations-MOS-Feldeffekt­ transistor (23) für höhere Spannungen und/oder Leistungen vorgesehen ist.
DE2000122267 2000-05-08 2000-05-08 Halbleiterbauelement mit räumlich getrennten Halbleiterkörpern Expired - Fee Related DE10022267B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2000122267 DE10022267B4 (de) 2000-05-08 2000-05-08 Halbleiterbauelement mit räumlich getrennten Halbleiterkörpern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000122267 DE10022267B4 (de) 2000-05-08 2000-05-08 Halbleiterbauelement mit räumlich getrennten Halbleiterkörpern

Publications (2)

Publication Number Publication Date
DE10022267A1 true DE10022267A1 (de) 2001-11-29
DE10022267B4 DE10022267B4 (de) 2004-10-28

Family

ID=7641118

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000122267 Expired - Fee Related DE10022267B4 (de) 2000-05-08 2000-05-08 Halbleiterbauelement mit räumlich getrennten Halbleiterkörpern

Country Status (1)

Country Link
DE (1) DE10022267B4 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19635582C1 (de) * 1996-09-02 1998-02-19 Siemens Ag Leistungs-Halbleiterbauelement für Brückenschaltungen mit High- bzw. Low-Side-Schaltern

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19635582C1 (de) * 1996-09-02 1998-02-19 Siemens Ag Leistungs-Halbleiterbauelement für Brückenschaltungen mit High- bzw. Low-Side-Schaltern

Also Published As

Publication number Publication date
DE10022267B4 (de) 2004-10-28

Similar Documents

Publication Publication Date Title
DE10237561C1 (de) Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
EP3942603B1 (de) Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises
DE102007013186B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
EP0111659B1 (de) Leistungstransistor-Modul
DE102012202765B3 (de) Halbleitermodul
DE102010000208B4 (de) Halbleitervorrichtung mit monolithischem Halbleiterschalter und Verfahren zu dessen Herstellung
DE102012213407A1 (de) Halbleiteranordnung
DE102015115271A1 (de) Elektronikbaugruppe mit entstörkondensatoren
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE112015000245T5 (de) Halbleitermodul
EP1178595A2 (de) Induktivitätsarme Schaltungsanordnung
DE102015108909A1 (de) Anordnung mehrerer Leistungshalbleiterchips und Verfahren zur Herstellung derselben
DE102017120753B4 (de) SMD-Package mit Oberseitenkühlung
EP1318545A1 (de) Leistungshalbleiter-Submodul und Leistungshalbleiter-Modul
DE102017120747B4 (de) SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE102015104996A1 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102015104995B4 (de) Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages
DE102020214045A1 (de) Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE102004027185B4 (de) Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration
DE102018129689B4 (de) Halbleiterpackage und Verfahren zur Herstellung eines Halbleiterpackage
DE10103144A1 (de) Halbbrückenschaltung
DE10022268B4 (de) Halbleiterbauelement mit zwei Halbleiterkörpern in einem gemeinsamen Gehäuse
DE102015115312B4 (de) Halbleitermodul und Verfahren zum Betrieb eines Halbleitermoduls
DE102022211996A1 (de) Leistungsmodul-layout für symmetrisches schalten und temperaturerfassung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee