DD301564A7 - Videoadressenkorrekturschaltung - Google Patents
Videoadressenkorrekturschaltung Download PDFInfo
- Publication number
- DD301564A7 DD301564A7 DD32932689A DD32932689A DD301564A7 DD 301564 A7 DD301564 A7 DD 301564A7 DD 32932689 A DD32932689 A DD 32932689A DD 32932689 A DD32932689 A DD 32932689A DD 301564 A7 DD301564 A7 DD 301564A7
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- address
- counter
- flip
- circuit
- video
- Prior art date
Links
Landscapes
- Dram (AREA)
Abstract
Die Erfindung betrifft eine Videoadressenkorrekturschaltung und bezieht sich auf das Gebiet der digitalen Fernsehtechnik, mit langsamen dynamischen RAMs im Demultiplexbetrieb für den Bildwiederholspeicher. In der Zählkette des Adreßzählers sind auch bei Videobetrieb LS-Schaltkreise ohne zusätzlichen Takteingang einsetzbar. Die Speicheradressen werden unter Verzicht auf die durch die Demultiplexierung unnötig gewordenen niederwertigen Adreßleitungen zu einem um mehrere Bildpunkte versetzten Zeitpunkt in die D-Flipflop übernommen. Fig. 4{Videosignal, digital; Adresse; Bildwiederholspeicher; D-Flipflop; Zähler}
Description
Hierzu 4 Seiten Zeichnungen
Die Erfindung bezieht sich auf die digitale Speicherung von Videosignalen im Bildwiederholspeicher.
Videospeicher, die für Studiobetrieb vorgesehen sind, arbeiten entsprechend den Empfehlungen CCIR (Rec. 601 Genf 1982) und OIRT(Empf. Nr. 106 der TK der OIRT) mit einer Taktfrequenz von 13,5MHz. Dies bedeutet im allgemeinen Falle für die Videospeicher, daß alle 74 ns eine neue Speicheradresse bereitgestellt wird.
in der DD-PS 241309 ist eine schnelle Steuerschaltung beschrieben, die einen langsamen Speicher enthält. Der zeitliche Versatz der Eingangsadressen andern Speicher wird bei dieser Anordnung vernachlässigt, da dieser Versatz klein gegen die Laufzeiten des Speichers ist und auch nur eine kleine Anzahl von Adressenleitungen benötigt werden. Der Speicher ist also kein Videospeicher. Bei Videospeichern hat die Speicheradresse bei einer 8fachen Demultiplexierung und bei der getrennten Speicherung von Färb-und Leuchtdichteinfo, ι nation eine Breite von 16 Bit. Mit der höchstwertigen Adresse wird das Halbbild umgeschaltet. An die Genauigkeit der Flanken der höherwertigen Adressen sind die gleichen strengen Forderungen zu stellen wie an die niederwertigen Adressen.
Dio DD-PS 201 532 beschreibt eine Anordnung zur schnellen Adressierung von Halbleiterspeicher^ die die unterschiedlichen Adressenleitungen noch einmal getaktet übernimmt. Bei höheren Taktfrequenzen, ca. 10MHz, sind in die niederwertigsten Adressenleitungen Laufzeitglieder zu schalten, damit alle Adressen gemeinsam in Flipflops übernommen werden können. Diese Laufzeitglieder müssen abgeglichen werden und stellen einen erheblichen Aufwand dar.
Praktisch ausgeführte Adressenzähler für Videospeicher verwenden deshalb als Zählorschaltkreise Schottky-Synchronzähler mit zusätzlichem Takteingang. Ein Beispiel für eine solche Lösung ist der digitale Standbildspeicher DLS 6001 der Fa. Quantel.
Die Adressen werden von den Zählerausgängen durch D-Flipflop realisierten 8-Bit-Treiberschaltkreisen zugeführt, um den nötigen Lastfaktor zu erreichen.
Nachteile dieser Lösung sind der große Stromverbrauch der Schottky-Schaltkreise und die Notwendigkeit von Zählerschaltkreisen mit einem zusätzlichen T3';teingang.
Ziel der Erfindung
Das Ziel der Erfindung besteht in einer Verringerung des Aufwandes bzw. in der Vermeidung dieser Nachteile und einer Senkung des Stromverbrauches.
Ausgehend von dieser Zielstellung besteht die Aufgabe der Erfindung darin, durch überwiegend bessere Nutzung der bereits verwendeten technischen Mittel und äußerst wenige einfache Zusatzelemente eine zeitliche Feinkorrektur der Videoaclressen für eine Demultiplexspeioheranordnung mit Zählerschaltkreisen üblicher Art ohne zusätzlichen Takteingang zu ermöglichen. Unter Voraussetzung einer Adressenkorrekturschaltung mit LS-Zählerschaltkreisen und Adressen-D Flipflop wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß die Takteingänge der D-Flipflops miteinander und über eine Teilerschaltung mit der Taktsignalquelle verbunden sind und daß die höherwertigen Adreßausgänge der Zählerschaltkreise mit den D-Eingängen der D-Flipflops verbunden sind.
Der Erfindung liegt die Erkenntnis zugrunde, daß die Taktflankenunsicherheit für die höherwertigen Adressensignale nur in bestimmten Bereichen auftritt und die Adreßinformation unter Weglassung der niederwertigsten Adressensignale mittels des Taktes und einer Teilerschaltung stabil von D-Flipflops übernommen werden kann. Die niederwertigsten Adressenleitungen werden bei gebräuchlichen RAMs durch die notwendige Demultiplexierung und die damit verbundenen Umläufe nicht gebraucht.
In vorteilhafter Weiterbildung kann die Teilerschaltung aus einem Teil des ersten Zählerschaltkreises bestehen.
In einer weiteren vorteilhaften Weiterbildung sind als Teilerschaltung die niederwertigen Adressenausgänge des ersten Zählerschaltkreises und die Taktsignalquelle mit den Eingängen einer NAND-Verknüpfung verbunden, und der Ausgang dieser Verknüpfung ist an die verbundenen Takteingänge der D-Flipflops geschaltet, und zwischen Taktsignalquelle und ZählerkeUe ist ein Negator angeordnet.
Ausführungsbeispiel
Die Erfindung und ihre Wirkungsweise sind nachfolgend an Ausführungsbeispielen näher erläutert. In den zugehörigen Zeichnungen zeigen
Fig. 1: eine Zf hlerschaltung mit Synchronzählern ohne separaten Takteingang,
Fig. 2: den Verlauf der Signale an den Ausgängen der Zählerschaltkreise der Schaltung in Fig. 1,
Fig. 3: den Signalverlauf wie Fig. 2, nur in einem kleinen Zeitbereich,
Fig. 4: das Prinzip der erfindungsgemäßen Anordnung,
Fig. 5: ein erstes Schaltungsbeispiel und
Fig. 6: ein zweites Schaltungsbeispiel.
Die in Fig. 1 gezeigte Schaltung stellt eine nach dem Stand der Technik naheliegende technische Lösung dar. Die in den Fig. 2 gezeigten Zeitverläufe verdeutlichen die Schwierigkeiten bei der Erzeugung der Adressen für Videospeicher. Bedingt durch den später erscheinenden Übertragsimpuls cO des ersten Zählerschaltkreises DS1 werden alle Adressenleitungen der nachfolgenden Zählerschaltkreise DS2 bis DS5 später umgeschaltet. Diese Verzögerungen der Überträge summieren sich für die höherwertigen Adressen, wie Fig. 2 zeigt. Die minimalen und die maximalen Verzögerungen der Zählerschaltkreise DS1 bis DS5 ergeben die zeitversetzten und anwachsenden Umschaltbereiche u derAdrossensignaie aO bis a 18. Fig. 3 zeigt die Adressensignale aO bis a4, den ersten Übertragsimpuls cO und die Taktsignale t und M. Die Umschaltpunkte eines Zählerschaltkreises haben auch zeitliche Unterschiede gegeneinander. Diese Ungenauigkeiten in den Ausgangjsignalen eines Zählerschaltkreises sind aber noch klein gegen den Versatz zu den Adressensignalen eines folgenden Zählers. Sie sind deshalb in der Fig. 3 vernachlässigt. Die Wirkungsweise der nachfolgend beschriebenen Ausführungsbeispield wird aber mittels dieser Zeitverläufe deutlicher.
In Fig.4 ist zwischen der Taktsignalquelle T und den D-Flipflops zum Übernehmen der Adressen die Teilerschaltung 1/n gezeichnet. Durch diese Schaltung wird der für die Übernahme verantwortliche Impuls an den Cl-Eingängen der D-Flipflops nur in den Zeiten zugelassen, in denen die Adressensignale a3 bis a 18 ohne Zustandsänderung sind.
In Fig. 5 ist ein besonders einfaches Ausführungsbeispiel der Erfindung dargestellt. Als Teilerschaltung wirkt hier ein Teil des ersten Zählerchaltkreises DSL
Fig. 6zeigt ein zweites Ausführungsbeispiel der Erfindung, welches die Verzögerung durch den ersten Zählerschaltkreis DS1 für den Übernahmeimpuls tu vermeidet. Das Taktsignal t-1 ist dem Negator 1 zugeführt. Der Ausgang dieses Negators liefert das Taktsignal tan die Zählerkette. Der Takt t-1 sowie die Adressensignale aObis a 2 des ersten Zählerschaltkreises DS1 liegen außerdem an Eingängen einer NAND-Verknüpfung &. Aus den Zeitverläufen in Fig.3 ist zu sehen, daß ein Übernahmeimpuls tu vor der LH-Flanke dos Adressensignals a 3 zustandekommt. Unter der Voraussetzung, daß die Gatterlaufzeit des Negators etwa der des NAND-Gliedes und daß die Verzögerung eines Zählerschaltkreises etwa der Verzögerung der D-Flipflops entspricht, können mit dieser Anordnung Adressensignale erzeugt werden, die mit der Videosignalverarbeitung vergleichbare Flanken haben, d.h., die Umschaltung der Adressensignalleitungen erfolgt etwa gleichzeitig mit der Umschaltung der Videosignale.
In Betracht gezogene Druckschriften:
DE 3 309 847, C 2
DE 3710696, A1
DE 3618925, A1
DD 241 309, Al
DD 201 532, A1
Claims (3)
1. Videoadressenkorrekturschaltung für eine Demultiplexspeicheranordnung mit einer Zählerkette aus LS-Zählerschaltkreisen mit nieder- und höherwertigen Adreßleistungen, Adressen-D-Flipflops dadurch gekennzeichnet, daß die Takteingänge (C1 / der D-Flipflops (DS6; DS7) miteinander und über eine Teilerschaltung (1/n) mit der Taktsignalquelle (T) verbunden sind und daß die höherwertigen Adreßausgänge (AZn-AZ 17) der Zählerschaltkreise (DS1-DS5) mit den D-Eingängen der D-Flipflops verbunden sind.
2. Videoadressenkorrekturschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Teilerschaltung (1/n) aus einem Teil des ersten Zählerschaltkreises (DS 1) besteht.
3. Videoadressenkorrekturschaltung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß als Teilerschaltung die niederwertigen Adressenausgänge des ersten Zählerschaltkreises (DS 1) und dib Taktsignalquelle (T) mit den Eingängen einer NAND-Verknüpfung (&) verbunden sind und der Ausgang dieser Verknüpfung an die verbundenen Takteingänge (C 1) der D-Fipflops (DS 6; DS 7) geschaltet ist und daß zwischen Taktsignalquelle (T) und Zählerkette (DS1-DS5) ein Negator (1) angeordnet ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD32932689A DD301564A7 (de) | 1989-06-07 | 1989-06-07 | Videoadressenkorrekturschaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD32932689A DD301564A7 (de) | 1989-06-07 | 1989-06-07 | Videoadressenkorrekturschaltung |
Publications (1)
Publication Number | Publication Date |
---|---|
DD301564A7 true DD301564A7 (de) | 1993-03-18 |
Family
ID=5609717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD32932689A DD301564A7 (de) | 1989-06-07 | 1989-06-07 | Videoadressenkorrekturschaltung |
Country Status (1)
Country | Link |
---|---|
DD (1) | DD301564A7 (de) |
-
1989
- 1989-06-07 DD DD32932689A patent/DD301564A7/de unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3223658C2 (de) | System und Verfahren zur Umwandlung eines zwischenzeilenlosen Videosignals in ein Zwischenzeilenvideosignal | |
DE2711948A1 (de) | Fernsehsynchronisierschaltung | |
DE3342004A1 (de) | Eingabevorrichtung fuer fernsehbilddaten | |
DE2711947A1 (de) | Fernsehsynchronisierschaltung | |
DE3041898A1 (de) | Synchronisiersystem fuer fernsehsignale | |
DE2549626B2 (de) | Analog-Digital-Wandler | |
EP0943125B1 (de) | Ansteuerung von zwei monitoren mit anzeigedatenübertragung via fifo-puffer | |
DE2510542A1 (de) | Digitale bildwiedergabevorrichtung mit mehreren bildschirmen | |
DE2053116A1 (de) | Verfahren zur Kompensation von Störsignalen, welche bei der Abtastung von Vorlagen entstehen | |
DE3225365C2 (de) | ||
EP0333273A2 (de) | Steuersignalgenerator für die Verarbeitung eines Videosignales | |
DE3834865A1 (de) | Verfahren und schaltung zur ableitung von h- und v-frequenten synchronimpulsen | |
DE2134806A1 (de) | Schieberegister | |
DE3610301C2 (de) | ||
DE2236382B2 (de) | Anordnung zum Normieren der Höhe von Schriftzeichen | |
DE2808762C2 (de) | ||
DE2741161B2 (de) | Schaltungsanordnung für ein Anzeige-System zur Anzeige eines Musters | |
EP0181952B1 (de) | Interface-Schaltung in einem Farbfernsehempfänger zum Anschluss eines Home-Computers | |
DE2350018C3 (de) | Bildanalysator | |
AT393919B (de) | Farbhilfstraegergenerator | |
DD301564A7 (de) | Videoadressenkorrekturschaltung | |
DE1774302B2 (de) | Verfahren und schaltungsanordnung zum ausgleich von zeitfehlern bei elektrischen signalen, die von einem informationstraeger abgenommen werden | |
DE2846624A1 (de) | Binaerer signaldetektor fuer zeichenerkennungseinrichtungen | |
DE3828415C2 (de) | Verfahren und Schaltung zur Ableitung von H- und V-frequenten Synchronimpulsen | |
EP0369303B1 (de) | Bild-im-Bild Speicherverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NAC | Public notice for inspection of provisional exclusive patent accord. to par 18/2 dd-patg. |