DD295458A5

DD295458A5 - Schaltungsanordnung zur analog-/digital- und digital-/analog-umsetzung

Info

Publication number: DD295458A5
Application number: DD34416390A
Authority: DD
Inventors: Lothar Schauer; Manfred Kulesch; Michael Wendt; Thomas Schumacher
Original assignee: Adw Der Ddr Institut Fuer Automatisierung,De
Priority date: 1990-09-24
Filing date: 1990-09-24
Publication date: 1991-10-31

Abstract

Die Schaltungsanordnung zur * ermoeglicht bei ihrer Anwendung in der Mesz-, Steuerungs- und Regelungstechnik eine erhoehte Genauigkeit der Umsetzung durch die Vermeidung kritischer Anpassungsprobleme der Wichtungsstufen im Analogteil durch Selbstkorrektur. Erfindungsgemaesz erfolgt dazu unter Einbeziehung der notwendigerweise im * vorhandenen Baugruppen eine Zusammenschaltung der Ein- und Ausgaenge des Umsetzersystems sowie des Komparators, Integrators, der Ablaufsteuerung, der sukzessiven Approximationslogik, des Korrekturspeichers, der Adder und der Latch so, dasz exakte Korrekturwerte gewonnen und bei der Umsetzung beruecksichtigt werden. Figur{* Genauigkeitserhoehung; Selbstkorrektur; Ablaufsteuerung; Approximationslogik; Korrekturspeicher}

Description

Hierzu 1 Seite Zeichnung

Anwendungsgebiet der Erfindung

Die Erfindung betrifft eine Schaltungsanordnung zur Analog-Digital- und Digital-Analog-Umsetzung, wie sie in der Meß-, Steuerungs- und Regelungstechnik.Verwendung findet.

Charakteristik der bekannten technischen Lösungen

Bekannt sind Analog-Digital- und Digital-Analog-Umsetzer mit Fehlerkorrektureinrichtungen, die zur Erhöhung der Linearität der Umsetzungsfunktion eingesetzt werden.

So ist aus der Patentschrift DE3215519 ein Umsetzersystem bekannt, dessen Genauigkeit im Bereich geringer Aussteuerung dadurch eingestellt wird, indem das Schalten von fehlerbehafteten Wichtungsstufen durch digitale Addition einer vorbestimmten digitalen Stufenzahl zur D-A-Eingangsstufenzahl vermieden wird. Nachteilig ist, daß Nichtlinearitätsfehler durch diese Verschiebeoperation nicht korn pensiert werden.

Die Fehlerkorrektur für alle auftretenden Stufenzahlen gewährleistet die Schaltungsanordnung aus der Patentschrift EP0064147, die einen zusätzlichen D-A-Umsetzerals Korrekturumsetzer verwendet. Die Fehlerablage einer jeden Wichtungsstufe erfolgt in einem digitalen Speicher. Bei der Umsetzung werden die Korrekturwette entsprechend der Eingangsstufenzahl des D-AUmsetzers am Speicher addressiert und auf den Korrekturumsetzer gegeben.

Nachteilig ist, daß Änderungen im Anpassungsverhältnis der Umsetzer durch Drift und Alterung nicht kompensiert werden. Weiter nachteilig ist, daß Linearitätsfehler im Korrekturumsetzer selbst zu zusätzlichen Fehlern führen können. Diesen Nachteil vermeidet die Schaltungsanordnung der Patentschrift DE3207679 durch die Wahl eines geringeren Teilungsverhältnisses, als es der Dualwichtung entspricht.

Hierdurch ergeben sich verringerte Anforderungen an die Relativgenauigkeiten in der Wichtung des Korrekturumsetzers. Nachteilig ist, daß die Vollbereichsausgangsgröße nur durch Hinzufügen weiterer Wichtungsstufen eingehalten werden kann. Das duale Teilungsverhältnis erfordert die Schaltungsanordnung der Patentschrift DE3030099, bei der die Korrektur durch Ablage in einem RAM-Speicher aktualisierbar bleibt.

Nachteilig ist die hohe erforderliche Anpassungsgenauigkeit der Umsetzer sowie die hohe Linearität der Vergleichsrampenspannung, die die Ziellinearität um mindestens zwei Bit übertreffen muß. Nachteilig ist weiterhin, daß nur eine Konvertierungsrichtung möglich ist.

Ein Umsetzersystem, das beide Konvertierungsrichtungen, jedoch keine Fehlerkompensationsfähigkeit besitzt, ist aus der Patentschrift US4609906 bekannt. Zur A-D-Umwandlung nach dem Verfahren der sukzessiven Approximation wird der bekannten Schleifenanordnung, bestehend aus D-A-Umsetzer, SAR und Komparator, über einen Analogmultiplexer die Sample-Hold-Schaltung vorgeschaltet. Zur D-A-Umwandlung wird die Sample-Hold-Schältung derart gegengekoppelt, daß dieselbe die Ausgangsoperationsverstärker-Funktion für den D-A-Umsetzer übernimmt.

Ziel der Erfindung

Ziel der Erfindung ist die Schaffung einer Schaltungsanordnung zur A-D- und D-A-Umsetzung, mit der die Nachteile des Standes der Technikunter Verwendung der notwendigerweise vorhandenen Baugruppen sowohl zur Korrektur als auch zur Umwandlung beseitigt werden.

Darlegung des Wesens der Erfindung

Aufgabe der Erfindung ist es, eine Schaltungsanordung zu entwickeln, mit der kritische Anpassungsprobleme der Wichtungsstufen im Analogteil durch Selbstkorrektur vermieden werden und mit der eine höhere Genauigkeit der Umsetzung erreicht wird.

Diese Aufgabe wird durch eine Schaltungsanordung gelöst, die aus den bekannten Elementen D-A-Umsetzer, Komparator, sukzessive Approximationslogik, Datenregister, zwei digitalen Umschaltern, zwei analogen Umschaltern, Integrator, Korrekturspeicher, digitalen Adder, Latch, Ablaufsteuerung, bidirektionale digitale Klemme, bidirektionale analoge Klemme und der Analog-Digital-Umsetzung besteht

Erfindungsgemäß ist in der Schaltungsanordnung die bidirektionale digitale Klemme des Umsetzersystems über den ersten digitalen Umschalter einerseits mit dem Eingang des D-/A-Umsetzers und andererseits mit dem Ausgang des Datenregisters verbunden, während die bidirektionale analoge Klemme über den ersten analogen Umschalter einerseits mit dem Ausgang des D-/A-Umsetzers und andererseits mit dem Arbeitswiderstand zusammengeschaltet ist. An der gemeinsamen Verbindung des Ausgangs des D-/A-UmsetzerSj des Eingangs des Komparators und des Arbeitswiderstandes ist über den zweiten analogen Schalter der Integratorausgang angeschlossen.

Die Eingänge der Ablaufsteuerung sind mit den Eingängen zur Umschaltung der Betriebsart, der Initialisierung der Korrektur und der Initiierung der Analog/Digital-Umsetzung sowie dem Ausgang des Komparators verbunden. Die Ausgänge der Ablaufsteuerung führen auf den Eingang zur Rücksetzung des Integrators, auf den Eingang zum Start der A-/D-Umsetzung der sukzessiven Approximationslogik, auf die Eingänge zur Umschaltung der Konvertierungsrichtung des ersten digitalen Umschalters und des ersten analogen Umschalters, auf die Eingänge zur Steuerung des Integratorschalters und des zweiten digitalen Umschalters, auf den Eingang zur Schreib-/Lese-Umschaltung des Korrekturspeichers sowie auf den Ausgang zur Statussignalisierung der Korrekturdurchführung des Umsetzersystems und den Ausgang zur Statussignalisierung der A/D-Umsetzung des Umsetzersystems. Der Adreßeingang des Korrekturspeichers ist mit dem hochwertigen Eingang des D-/A-Umsetzers, dem einen Eingang des ersten Adders, dem Eingang des Datenregisters und dem Ausgang der sukzessiven Approximationslogik verbunden, wobei eine Verbindung des Datenausganges des Korrekturspeichers mit dem anderen Eingang des ersten Adders besteht

Dereine Eingang des zweiten Adders ist mit dem Ausgang der sukzessiven Approximationslogik zusammengeschaltet und der andere Eingang ist mit dem Ausgang des Latches verbunden. Der Eingang des Latches ist mit dem Ausgang des zweiten Adders und dem Dateneingang des Korrekturspeichers zusammengeschaltet. Der Ausgang des ersten Adders ist mit dem niederwertigen Eingang des D-/A-Umsetzers verbunden.

Der D-A-Umsetzer besitzt ein Redundantbit, welches über den zweiten digitalen Umschalter einerseits mit der Stelle des Übertrages des ersten Adders und andererseits mit dem Ausgang der Ablaufsteuerung verbunden ist.

Die Erfindung soll nachstehend anhand eines Ausführungsbeispiels sowie eines Blockschaltbildes erläutert werden.

Die Figur zeigt das Blockschaltbild des Umsetzersystems. Zur Korrekturwertbildung wird ein Initialisierungssignal auf den Eingang ICOR gegeben. Durch die logischen Signalpegel werden die folgenden Reaktionen erreicht:

	-1"	.0"
ICOR	Korrekturanforderung	keine Auslösung
MODE	A-D-Umsetzung	D-A-Umsetzung
ICON	Start A-D-Umsetzung	keine Auslösung
OCOR	Korrekturbeendet	Korrekturin Ausführung
OCON	EndeA-D-Umsetzung	A-D-Umsetzung in Ausführung
R	Integratorfreigegeben	Integratorrückgesetzt
S	Start SAR	keine Auslösung
U	Schalter 5 verbindet D mit Reglster4.	Schalters verbindet D mit
	Schalter6verbindetAmit	D-A-Umsetzer 1. Schalter6
	Widerstand R.	verbindet AmhD-A-Umsetzeri.
P	Schalter7 geschlossen.	Schalter7 geöffnet.
	Schalters verbindet Redundantbit	Schalter8 verbindet Redundantbit
	mit Ausgang I der	mit Adder TI.
	Ablaufsteuerung 14.
W	Korrekturlesen.	Korrektur schreiben.

Zur Ermittlung der in den Korrekturspeicher 10 zu ladenden Korrekturwerte wechseln folgende äußere Signalpegel und Ausgangspegel der Ablaufsteuerung von logisch Null auf Eins: ICOR; R; P; W; wobei mit S-O das SAR 3 zur Umsetzung vorbereitet ist.

Ein erstes Bezugswort B1 liegt, gespeist durch den Ausgang I der Ablaufsteuerung 14, am Eingang des D-A-Umsetzers 1. Dazu gelangt das Bezugswort Bl über den Schalter 8 auf den D-A-Umsetzer 1.

Das ansteigende analoge Integratorsignal, das anfänglich kleiner als das durch das Bezugswort B1 am D-A-Umsetzer 1 angelegteist_rbewirkt beim Überschreiten das Schalten des Komparators 2. Mit diesem Schalten wird das Bezugswort Bl durch das Bezugswort B2am Ausgang der Ablaufsteuerung 14 ersetzt, im D-A-Umsetzer 1 umgewandelt und anschließend durch Einleitung der A-D-Umsetzung, ausgelöst durch das Schalten des Ausgangs S der Ablaufsteuerung 14 auf logisch Eins, kompensiert.

Das Ergebnis der A-D-Umsetzung wird als Korrekturwert im Korrekturspeicher 10 durch den SteuersignalwertW = 0 gespeichert und durch das akkumulierende Latch, bestehend aus dem Adder 12 und dem Latch 13, zum vorangehenden Korrekturwert addiert. Im Falle der Bildung des ersten Korrekturwertes ist der vorangehende Korrekturwert Null.

Das Bezugswort B hat das Format:

MSB,...,k/k + 1,...,m/cAp,p 4- Ι,.,.,η

Der zu korrigierende Fehler umfaßt die Bits MSB bis k, sämtliche.2^k-1 Bitkombinationen gelangen zur Korrektur. Der digitale WertBl istvonk+ 1 bis η ein LSB kleiner als die Vollbereichsgröße abk + !,wobei c = 0 ist. Der digitale Wert k + 1 bisnim Bezugswort B 2ist um ein LSB größer als das Bezugswort B1, wobei c = 1 ist: Für ein 14-Bit-Wort I ergibt sich z. B. zur Bildung des zweiten Korrekturwertes

für B1:0001/ini/O/nm und B2:0010/0000/1/00000

Die Ablage des Wertes für den niederwertigenTeil des digitalen Wortes in den Grenzen von ρ bis η bei Null beginnend stellt den differentiellen Fehler des zweiten Bits dar und wird, akkumuliert zum vorigen Korrekturwert, in den Korrekturspeicher 10 übernommen.

Sindfüralle2^k— 1 Bitkombinationen die Korrekturwerte gespeichert, signalisiert der Ausgang OCOR = 1 die Bereitschaft zur Wahl der Konvertierungsrichtung durch MODE. Der Ausgang U der Ablaufsteuerung 14 steuert die Schalter 5; 6 in die durch MODE ausgewählte Konvertierungsrichtung.

Der hochwertige Teil MSB bis k des am D-A-Umsetzer 1 liegenden digitalen Wortes adressiert für beide Konvertierungsrichtungen den Korrekturspeicher 10, während dessen Inhattzum niederwertigenTeil ρ bis η im Adder 11 addiert wird {W = 0).

Entstehtim Adder 11 ein Übertrag, wird dieser, übertragen durch den Schalter 8, auf die Stelle mit derWichtungswertigkeit c an den D-A-Umsetzer 1 geschaltet (P = 0).

Der Integratorausgang ist durch den Schalter 7 vom Komparatoreingang getrennt.

Der logische Pegel von MODE schaltet gleichsinnig das Steuersignal U für die Schalter 5,6, um die D-A- bzw, A-D-Konvertierungsrichtung zu ermöglichen.

DerStart der A-D-Umsetzung erfolgtdurchdieUmschaltung des logischen Pegels vonSauf EINS; die Bereitschaft zur Abnahme des Umsetzungsergebnisses an die digitale bidirektionale Klemme D wird durch den Signalwechsel OCON von logisch NULL auf EINS signalisiert.

Das Setzen des Integratorsignalwertes R = O durch die Ablaufsteuerung 14 realisiert die Rücksetzung des Integrators 9 und damit die Vorbereitung auf eine erneute Auslösung einer Korrekturwertermittlung.

Claims

Schaltungsanordnung zur Analog-Digital- und Digital-Analog-Umsetzung, bestehend aus einem parallelen D-A-Umsetzer,einem Datenregister, einem ersten und einem zweiten digitalen Umschalter, einem ersten und einem zweiten analogen Umschalter, einem Integrator, einem Korrekturspeicher, . einem ersten und einem zweiten digitalen Adder, einem Latch, einer Ablaufsteuerung, einer bidirektionalen digitalen Klemme, einer bidirektionalen analogen Klemme, einem Eingang zur Umschaltung der Betriebsart, einem Eingang zur Initialisierung der Korrekturl, einem Eingang zur Initiierung der Analog-Digital-Umsetzung, einem Ausgang zurStatussignalisierung der Korrekturdurchführung, einem Ausgang zurStatussignalisierung der Analog-Digital-Umsetzung und einem in bekannter Weise mit dem D-A-U msetzer verbundenem Komparator, Arbeitswiderstand und sukzessiver Approximationslogik zur Durchführung der Analog-Digital-Umsetzung, gekennzeichnet dadurch,

— daß die bidirektionale digitale Klemme (D) des Umsetzersystems über dem ersten digitalen Umschalter (5) einerseits mit dem Eingang des D-A-Umsetzers (1) und andererseits mit dem Ausgang des Datenregisters (4) verbunden ist, während die bidirektionale analoge Klemme (A) über den ersten analogen Umschalter (6) einerseits mit dem Ausgang des D-A-Umsetzers (1) und andererseits mit dem Arbeitswiderstand (R') zusammengeschaltet ist,

— daß an der gemeinsamen Verbindung des Ausgangs des D-A-Umsetzers (1), des Eingangs des Komparators (2) und des Arbeitswiderstandes (R') über den zweiten analogen Umschalter (7) der Ausgang des Integrators (9) angeschlossen ist, wobei die Eingänge der Ablaufsteuerung (14) mit den Eingängen zur Umschaltung der Betriebsart (MODE), der Initialisierung der Korrektur (ICOR) und der Initiierung der Analog-Digital-Umsetzung (ICON) sowie dem Ausgang des Komparators (2) verbunden sind und ihr Ausgang (R) mit dem Eingang zur Rücksetzung des Integrators (9), ihr Ausgang (S) mit dem Eingang zum Start der A-D-Umsetzung der sukzessiven Approximationslogik (3), ihr Ausgang (U) mit den Eingängen zur Umschaltung der Konvertierungsrichtung des ersten digitalen Umschalters (5) und des ersten analogen Umschalters (6), ihr Ausgang (P) mit den Eingängen zur Steuerung des Integratorschalters (7) und des zweiten digitalen Umschalters (8), ihr Ausgang (W) mit dem Eingang zur Schreib-Lese-Umschaltung des Korrekturspeichers (10) und ihr Ausgang zurStatussignalisierung der Korrekturdurchführung mit dem Ausgang (OCOR) des Umsetzersystems und ihr Ausgang zur Statussignalisierung der A-D-Umsetzung mit dem Ausgang (OCON) des Umsetzersystems verbunden sind, während der Adreßeingang (a) des Korrekturspeichers (10) mit dem hochwertigen Eingang des D-A-Umsetzers (1), dem einen Eingang des ersten Adders (11), dem Eingang des Datenregisters (4) und .dem Ausgang der sukzessiven Approximationslogik (3) verbunden ist und eine Verbindung des Datenausganges des Korrekturspeichers (10) mit dem anderen Eingang des ersten Adders (11) besteht, wobei dereine Eingang des zweiten Adders (12) mit dem Ausgang der sukzessiven Approximationslogik (3) zusammengeschaltet ist und der andere Eingang mit dem Ausgang des Latches (13) verbunden ist, während der Eingang des Latches (13) mit dem Ausgang des zweiten Adders (12) und dem Dateneingang (d) des Korrekturspeichers (10) zusammengeschaltet ist und der Ausgang des ersten Adders (11) mit dem niederwertigen Eingang des D-A-Umsetzers (1) verbunden ist,

— daß der D-A-Umsetzer ein Redundantbit besitzt, welches über den zweiten digitalen Umschalter (8) einerseits mitderStelledesUbertragesdes ersten Adders (11) und andererseits mit dem Ausgang (I) der Ablaufsteuerung (14) verbunden ist.