DD253090A1 - Schaltungsanordnung zur digitalen linearisierung von uebertragungskennlinien von messwandlern elektrischer und nichtelektrischer groessen in verbindung mit integrierenden analog-digital-wandlern - Google Patents

Abstract

Die erfindungsgemaesse Loesung soll es ermoeglichen, mit digitalen Mitteln ohne zusaetzliche Vergroesserung des Messfehlers eine Linearisierung von Kennlinien von Messwandlern vorzunehmen, ohne dass zusaetzliche Anforderungen an die Aufloesung eines Analog-Digital-Umsetzers zu stellen sind. Dazu wird ein integrierender Digital-Analog-Umsetzer eingesetzt und in der Auswertephase der zeitliche Abstand der Abfrage des Nulldurchganges des Komparators so gesteuert, dass sich ein linearer Zusammenhang des Zaehlerergebnisses zur Messgroesse unter Einsatz eines programmierbaren Teilers und einer in einem Speicher abgelegten Tabelle ergibt. Da dieses Verfahren digital ist, ist eine Integration bzw. Ausfuehrung mit Hilfe eines Mikrorechners unter Verwendung von bekannten Loesungen von integrierenden Analog-Digital-Wandlern oekonomisch moeglich.

Description

Hierzu 1 Seite Zeichnung

Anwendungsgebiet der Erfindung

Die Erfindung betrifft eine Schaltungsanordnung zur digitalen Linearisierung von Wandlerkennlinien, ζ. Β. von Thermoelementen.

Charakteristik der bekannten technischen Lösungen

Zur Messung von elektrischen und nichtelektrischen Größen unter Einbeziehung eines Wandlers ist es erforderlich, den nichtlinearen Zusammenhang zwischen der zu messenden Größe und auszuwertenden Größe zu eliminieren. Im einfachsten Falle erfolgt das durch Aufbringen einer nichtlinearen Skala bei analog-anzeigenden Instrumenten. Diesem Verfahren entspricht die digitale Zuordnung der Ausgangsinformation eines A/D-Wandlers, der den Ausgangswert eines Meßwandlers digitalisiert, mit Hilfe eines Festwertspeichers (DD-PS 215631). Der Nachteil dieses Verfahrens ist, daß die Auflösung des A/D-Wandlers in Abhängigkeit von der Nichtlinearität des Meßwandlers vergrößert werden muß, um eine kontinuierliche Anzeige zu erhalten. Des weiteren sind Schaltungsanordnungen bekannt, bei denen durch eine nichtlineare Beschaltung des Meßverstärkers die Linearisierung der Übertragungskennlinie des Meßwandlers vorgenommen wird (DD-PS 143955).

In anderen Schaltungsanordnungen wird der verstärkte Meßwert einem Linearisierungsnetzwerk zugeführt, das so abgeglichen ist, daß eine linear folgende Spannung abgegriffen werden kann (DD-PS 151359). Die erreichbare Genauigkeit ist auf Grund der analogen Beschaltung begrenzt bzw. ist in Abhängigkeit der Nichtlinearität ein hoher Aufwand erforderlich. Weiterhin sind Schaltungsanordnungen bekannt, die das Prinzip eines Ladungsbalanceverfahrens der Analog-Digital-Wandlung benutzen und zur Kompensation der Nichtlinearität in Abhängigkeit von der zu messenden Größe mit Hilfe von Komparatoren die Balancierung durch eine umschaltbare Mehrfachstromquelle vornehmen (DD-PS 158427). Die Linearisierung erfolgt somit durch lineare Teilstücke. Die Genauigkeit der Approximation ist abhängig von der Anzahl der enthaltenen Komparatoren und Stromquellen und somit sehr bauelementeaufwendig. Es sind des weiteren Schaltungsanordnungen bekannt, bei denen durch Nachbildung der Linearisierungsvorschrift mit AnalogrechenschaltUngen (DD-PS 138820) die Linearisierung des Ausgangssignals nichtlinearer Fühler realisiert wird. Auch diese Anordnung sind sehr bauelementeaufwendig. Bekannt sind weiterhin Schaltungsanordnungen, die vom verstärkten Eingangssignal mit Mitteln der digitalen Signalverarbeitung ein analoges Korrektursignal gewinnen und dieses dem verstärkten Meßwert aufschalten (DE-PS 3030990).

Darüberhinaus sind Schaltungsanordnungen bekannt, die das Meßwertgebersignal quadrieren, mit einem Faktor bewerten und je nach Krümmung der Geberkennlinie diesen Wert im Sinne einer Linearisierungswirkung zum Meßwertsignal addieren bzw. subtrahieren (DE-PS 2710857). Auch diese Verfahren bzw. Schaltungsanordnungen sind durch hohen Aufwand gekennzeichnet.

Ziel der Erfindung

Die erfindungsgemäße Lösung soll es ermöglichen, nichtlineare Übertragungskennlinien von Meßwandlern zu kompensieren und somit einen linearen Zusammenhang der zu messenden Größe zur Ausgangsinformation herzustellen. Dabei sind die die Genauigkeit begrenzenden Faktoren bzw. bauelementeaufwendigen Schaltungsteile wie Komparatoren mit Offseteinfluß und Referenzeinfluß sowie abzugleichende Schaltungsteile wie Mehrfachstromquellen auf ein Minimum zu reduzieren.

Darlegung des Wesens der Erfindung

Die erfindungsgemäße Lösung ist dadurch gekennzeichnet, daß ein integrierender Analog-Digital-Wandler eingesetzt wird und in der Auswertungsphase der nichtlineare Zusammenhang zwischen zu messender Größe und dersich ergebenden elektrischen Größe durch zeitliche Kompensation eliminiert wird. Die Kompensation mit Hilfe der Größe Zeit läßt sich durch digitale Verfahren ohne großen Aufwand oder Einschränkung der Genauigkeit durchführen

An einem Ausführungsbeispiel wird die Erfindung näher erläutert.

Ausführungsbeispiel

Ein Meßwandler 1 erzeugt eine elektrische Größe, z. B. Spannung, die einer zu messenden Größe, z. B. Temperatur, proportional ist, wobei der Zusammenhang nichtlinear ist. Ein integrierender Analog-Digital-Umsetzer 2 wird durch eine Steuerlogik 6 in der Umsetzungsphase wie bei konventionellen Verfahren mit linearer Umsetzung gesteuert, z. B. bei Dual-Slope-Verfahren. Im Gegensatz zu den üblichen Verfahren wird die Taktfrequenz eines Taktgenerators 3 durch einen Teiler 4 in der Auswertungsphase mit Hilfe eines ROMs 7, das durch einen Zähler 5 adressiert wird, so gesteuert, daß ein linearer Zusammenhang der zu messenden Größe und der der Auswertung 9, z.B. Anzeige, über den Speicher 8 gelieferten Größe entsteht. In einem Dual-Slope-Verfahren z. B. ist in der Auswertungsphase die Abintegrationszeit linear proportional zur Eingangsspannung. Der Teiler 4 wird durch das ROM 7 bezüglich des Teilverhältnisses so programmiert, daß dem Zähler 5 immer dann ein Impuls zugeführt wird, wenn die notwendige Zeit entsprechend des nichtlinearen Zusammenhangs zwischen zu messender Größe und Erhöhung des auszuwertenden Zählerstandes vergangen ist. Das bedeutet eine stückweise Linearisierung. Die notwendigen Größen des Teilers und des ROMs ergeben sich aus den Genauigkeitsanforderungen und der vorhandenen Nichtlinearität. Wenn das ROM 7 einen Adreßbereich hat, der den vollen auszuwertenden Bereich des Zählers umfaßt, ist der resultierende Fehler infolge der stückweisen Linearisierung vernachlässigbar. Die Größe des steuerbaren Teilers bestimmt dann den Bereich der möglichen stückweisen Linearisierung.

Die Berechnung des ROMs erfolgt über die Zeit zur Änderung des Zählerstandes. Ein Taktgenerator 3 habe z. B. eine Frequenz von 1 MHz entsprechend 1/us Periodendauer. Der programmierbare Teiler 3 besitze 8 bit, der Zähler einen Zählumfang von 1000. Die Aufintegration im Dual-Slope-Verfahren wird z.B. auf 100 ms dadurch festgelegt, daß der Teiler 4 durch das ROM 7 auf ein Teilverhältnis von 100 festgelegt wird durch die Steuerlogik 6 und der Übertrag des Zählers die Steuerlogik von der Aufintegration in die Abintegration (Auswertungsphase) steuert. Entsprechend der Nichtlinearität wird die Zeit in /us zur Erhöhung des Zählerstandes ermittelt und damit der Ausgangswert des ROMs 7 bzw. der Teilfaktor des Teilers 4 bestimmt.

Claims (4)

1. Schaltungsanordnung zur digitalen Linearisierung von Meßwandlern elektrischer und nichtelektrischer Größen in Verbindung mit integrierenden Analog-Digital-Wandlern, dadurch gekennzeichnet, daß die Linearisierung durch Bestimmung der Zeit zwischen den Zähltakten in der Auswertphase entsprechend der Übertragungsteilheit des Wandlers erfolgt.

2. Schaltungsanordnung nach Punkt 1, dadurch gekennzeichnet, daß die Zeitbestimmung mit Hilfe eines programmierbaren Teilers und eines Speichers erfolgt, in dem die Werte für das Teilverhältnis abgelegt sind und der durch die Adresse den Bereich auf der Übertragungskennlinie des Wandlers mitgeteilt bekommt.

3. Schaltungsanordnung nach Punkt 1 und 2, dadurch gekennzeichnet, daß zusätzlich eine Zeit der Abintegration oder Aufintegration zur Kompensation eines Offsets mit Hilfe der Steuerlogik festgelegt wird.

4. Schaltungsanordnung nach Punkt 1, 2 und 3, dadurch gekennzeichnet, daß zusätzlich in der Abintegrationsphase ein mit einem Sollwert voreingestellter Zähler durch die Ausgangsimpulse des Teilers dekrementiert wird, dessen Nulldurchgang mit dem Ausgangssignal des ADU (Komparator) zeitlich verglichen wird und so ein pulsbreitenmoduliertes Signal in einer Auswertelogik 11 für die Abweichung Sollwert-Istwert für Regelzwecke gewonnen wird.