DD250403A1 - Halbleiteranordnung vom sos-typ - Google Patents
Halbleiteranordnung vom sos-typ Download PDFInfo
- Publication number
- DD250403A1 DD250403A1 DD28980886A DD28980886A DD250403A1 DD 250403 A1 DD250403 A1 DD 250403A1 DD 28980886 A DD28980886 A DD 28980886A DD 28980886 A DD28980886 A DD 28980886A DD 250403 A1 DD250403 A1 DD 250403A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- layer
- spinel
- semiconductor device
- sos
- substrate
- Prior art date
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Die Erfindung betrifft eine Halbleiteranordnung vom SOS-Typ und ist fuer die Anwendung auf dem Gebiet der Herstellung von Halbleiterbauelementen bestimmt. Ziel der Erfindung ist die Bereitstellung einer Halbleiteranordnung vom SOS-Typ, die verbesserte elektrische und waermeleitende Eigenschaften aufweist, bei deren Herstellung verringerte Kosten fuer die mechanische Substratvorbereitung anfallen und die gute Moeglichkeiten fuer die epitaxiale Anordnung unterschiedlicher Halbleiter, auch auf demselben Substrat, bietet. Das Wesen der Erfindung besteht in einer Anordnung, bei der auf einen einkristallinen MgO-Traeger eine duenne, einkristalline oxidische Zwischenschicht mit Spinellstruktur oder spinellartiger Struktur und auf dieser die epitaxiale Halbleiterschicht angeordnet ist. Moegliche Anwendungsgebiete der Erfindung sind die integrierte Mikro-, Opto- und Akustoelektronik.
Description
Hierzu 1 Seite Zeichnungen
Die Erfindung betrifft eine Halbleiteranordnung, bestehend aus einem isolierenden Substrat und einer epitaxialen Halbleiterschicht. Sie ist für die Anwendung auf dem Gebiet der Herstellung von Halbleiterbauelementen und elektronischen Schaltungen bestimmt. Solche Bauelemente und Schaltungen können vor allem in der integrierten Mikro-, Akusto- und Optoelektronik eingesetzt werden.
Es ist bekannt, daß integrierte Schaltkreise der Mikroelektronik, die auf einem elektrisch isolierenden Substrat angeordnet sind, theoretisch erhebliche Vorteile gegenüber solchen aufweisen, die auf einem halbleitenden Substrat angeordnet sind. Zu diesen Vorteilen gehören bekanntlich: verringerte parasitäre Kapazitäten, höhere Grenzfrequenzen, höhere Schaltgeschwindigkeiten, geringerer Energieverbrauch, die Möglichkeit höherer Integrationsdichte, erhöhte Strahlenresistenz, die Möglichkeit, aktive und passive Bauelemente auf demselben Substrat unterzubringen. Zur Herstellung integrierter Schaltkreise auf isolierendem Substrat werden bisher Halbleiteranordnungen verwendet, die aus einem einkristallinen Substrat und einer da rauf befindlichen epitaxialen Haibleiterschicht, z. B. einer Siliciumschicht, bestehen, wobei das einkristalline Substrat entweder aus einem Saphir (AI2O3) oder aus einem Magnesium-Aluminat-Spinell (z. B. MgAI2O4 oder MgO · nAI2O3) besteht. Diese Anordnungen werden zusammenfassend als SOS-Anordnungen (semiconductor-on-sapphire; semiconductor-on-spinel; silicon-on-sapphire; silicon-on-spinel) bezeichnet.
Die herkömmlichen SOS-Anordnungen sind durch eine Reihe von Nachteilen gekennzeichnet, die insgesamt dazu geführt haben, daß integrierte Schaltkreise auf isolierendem Substrat bisher nur eine sehr begrenzte Verbreitung gefunden haben. Diese Nachteile bestehen erstens darin, daß die elektrischen Eigenschaften der Halbleiterschichten durch eine hohe Anzahl von Kristallgitterdefekten in der Halbleiterschicht und an der Grenzfläche zwischen Halbleiterschicht und Substrat beeinträchtigt werden. Im Falle der SOS-Anordnungen auf Saphir haben diese Defekte ihre Ursache vor allem darin, daß der Saphir ein rhomboedrisches Kristallgitter besitzt, während die meisten derfür die Halbleiterschicht verwendeten Materialien ein kubisches Kristallgitter besitzen, so daß eine schlechte Gitteranpassung an der Grenzfläche vorliegt. Eine andere Ursache sind Reaktionen zwischen dem AI2O3 und der Halbleiterschicht („autodoping"). Im Falle der SOS-Anordnungen auf Magnesium-Aluminat-Spinell haben diese Defekte ihre Ursache vor allem darin, daß es schwer ist, serienmäßig große Einkristalle herzustellen, die eine hinreichend gute Homogenität der geforderten chemischen Zusammensetzung aufweisen.
Zweitens bestehen Nachteile der herkömmlichen SOS-Anordnungen im begrenzten Wärmeleitvermögen von Saphir und Magnesium-Aluminat-Spinell, das in beiden Fällen an sich zwar vergleichsweise hoch ist, aber doch für bestimmte Zwecke, wie z. B. für Mikrowellenbauelemente sehr hoher Leistung, nicht ausreicht.
Drittens sind die Kosten derfür die Vorbereitung der Substrate nötigen mechanischen Bearbeitung sehr hoch, weil Saphir und Magnesium-Aluminat-Spinell sehr harte Materialien sind, die z.T. nur mit Diamantwerkzeugen bearbeitet werden können. Viertens wirkt sich der Umstand, daß das Kristallgitter des Saphirs von rhomboedrischer Symmetrie ist, dahingehend ungünstig aus, daß es schwieriger ist, auf demselben Substrat unterschiedliche Halbleitermaterialien epitaxial mit guter Schichtqualität anzuordnen, als etwa auf einem Substrat mit kubischer Symmetrie des Kristallgitters. Solche Anordnungen unterschiedlicher Halbleiterschichten auf demselben Substratwerden aberin der Zukunftwahrscheinlich eine große Bedeutung erlangen, weil sie die Herstellung von integrierten Schaltungen erlauben, die aus Bauelementen mit elektronischen, optoelektronischen und akustoelektronischen Funktionen bestehen.
Zur Beseitigung des erstgenannten Nachteils ist eine Halbleiteranordnung vorgeschlagen worden, bei der anstelle von Magnesium-Aluminat-Spinell ein Mischkristall, bestehend aus einem Anteil Magnesium-Aluminat-Spinell und einem Anteil
Magnesium-Titanat-Spinell bzw. anstelle von Saphir ein saphir-ähnlicher Mischkristall verwendet wird (J.Nishizawa und M.Kimura, DE-OS 2547931 und DE-OS 2534187). Es ist zweifelhaft, ob dieser Vorschlag praktikabel ist, weil es technisch noch schwerer sein dürfte, massive Mischkristalle der angegebenen Zusammensetzung mit hinreichend guter Homogenität herzustellen, als im Falle von Magnesium-Aluminat-Spinell. Außerdem werden die übrigen genannten Nachteile nicht beseitigt. Eine praktische Verwendung dieses Vorschlages ist nicht bekannt geworden. Schließlich ist eine Halbleiteranordnung von SOS-Typ vorgeschlagen worden, bei der als Substrat ein Einkristall aus Berylliumoxid (BeO) verwendet wird. Diese Anordnung beseitigt zwar zumindest den zweiten der aufgezählten Nachteile, ist aber mit dem schwerwiegenden Nachteil einer hohen Toxizität des BeO, insbesondere der bei seiner Bearbeitung entstehenden Stäube, behaftet. Ferner sollen die Herstellungskosten für BeO-Einkristalle sehr hoch sein.
Ziel der Erfindung ist die Bereitstellung einer Halbleiteranordnung vom SOS-Typ, die folgende vorteilhafte Eigenschaften aufweist:
1. Verbesserte elektrische Eigenschaften, z. B. höhere Ladungsträgerbeweglichkeiten, der Halbleiterschicht,
2. höhere Wärmeleitfähigkeit des Substrats,
3. verringerte Kosten für die zur Substratvorbereitung nötige mechanische Bearbeitung,
4. die Möglichkeit, unterschiedliche Halbleitermaterialien (z. B. Si, GaAs, AIN) epitaxial mit guter Schichtqualität auf demselben Substrat anzuordnen.
Der Erfindung liegt die Aufgabe zugrunde,
1. zur Verbesserung der elektrischen Eigenschaften der Halbleiterschicht die Dichte der Kristallbaufehler in der Halbleiterschicht und an der Grenzfläche zum isolierenden Substrat zu vermindern, indem in der Halbleiteranordnung ein Substrat verwendet wird, das in dem an die Grenzfläche zur Halbleiterschicht grenzenden Bereich erstens einkristallin ist, zweitens ein kubisches Kristallgitter besitzt, drittens eine hinreichende Homogenität der chemischen Zusammensetzung aufweist, viertens weniger chemisch reaktiv ist, als Saphir,
2. ein besser wärmeleitendes Ausgangsmaterial als Saphir oder Magnesium-Aluminat-Spinell zu finden,
3. ein weicheres Ausgangsmaterial als Saphir oder Magnesium-Aluminat-Spinell zu finden und
4. ein Substrat anzugeben, das durch seine kubische Struktur gute Voraussetzungen für die epitaxiale Anordnung unterschiedlicher Halbleitermaterialien mit guter Schichtqualität bietet.
Diese Aufgabe wird erfindungsgemäß gelöst, indem die folgende Halbleiteranordnung angegeben wird: Auf einem einkristallinen Magnesiumoxid-Träger ist eine dünne, einkristalline, öxidische Zwischenschicht mit Spinellstruktur oder spinellartiger Struktur und auf dieser die epitaxiale Halbleiterschicht angeordnet. Der Begriff der Spinellstruktur bezeichnet bekanntlich ein Kristallgitter der Raumgruppe Fd3m, das aus einem annähernd kubisch flächenzentrierten Anionenuntergitter und aus zwei Kationenuntergittem, welche von bestimmten, kristallographisch ungleichwertigen Gitterplätzen gebildet werden, besteht, wobei die Anzahl der Gitterplätze des einen Kationenuntergitters doppelt so groß ist, wie.die der Gitterpiätze des anderen Kationenuntergitters.
Die erfindungsgemäße Anordnung gewährleistet eine geringere Dichte der Kristallbaufehler in der Halbleiterschicht und an der Grenzfläche und damit verbesserte elektrische Eigenschaften der Halbleiterschicht, da Träger und Zwischenschicht erstens jeweils einkristallin sind und zweitens ein kubisches Kristallgitter besitzen, drittens die Zwischenschicht bei geeigneter Herstellung eine hinreichende Homogenität der chemischen Zusammensetzung aufweist, insbesondere, wenn sie nach dem im DD-WP 0151771 angegebenen Verfahren hergestellt wird und viertens die erfindungsgemäße Zwischenschicht den bei Abwesenheit derselben auftretenden Nachteil der relativ großen chemischen Reaktivität des Trägermaterials MgO beseitigt, da Materialien mit Spinellstruktur erfahrungsgemäß grundsätzlich chemisch wenig reaktiv sind.
Ferner besitzt das aus Träger und Zwischenschicht bestehende Substrat eine höhere Wärmeleitfähigkeit als Saphir und Magnesium-Aluminat-Spinell, wobei die Wärmeleitfähigkeit des Substrats durch die des MgO-Trägers bestimmt wird, weil die Zwischenschicht dünn ist. Für die Wärmeleitfähigkeit λ, gemessen in W cm"1 K"1 gilt z.B. bei einer Temperatur von 1000C:
A(MgO) = 0,39; A(AI2O3) = 0,28; A(MgAI2O4) = 0,11.
Ferner ist der MgO-Trager aufgrund seiner geringeren Härte wesentlich leichter mechanisch bearbeitbar, als die herkömmlichen Materialien. So gilt für die Härte nach Mohs: H(MgO) = 5,5; H(AI2O3) = 9; H(MgAI2O4) = 8.
Außerdem ergeben sich infolge der kubischen Kristallsymmetrie von Zwischenschicht und Träger verbesserte Möglichkeiten für das Aufbringen unterschiedlicher epitaxialer Halbleiterschichten auf demselben Substrat, wobei von besonderer Bedeutung die zusätzliche Möglichkeit ist, die Gitterfehlpassung zwischen Halbleiterschicht und Zwischenschicht, sowie gegebenenfalls auch die zwischen Zwischenschicht und MgO-Träger, durch geeignete Wahl der chemischen Zusammensetzung der Zwischenschicht festzulegen, die eine chemische Verbindung oder ein Mischkristall sein kann.
Die Zwischenschicht kann insbesondere das Element Magnesium enthalten; ihre Dicke ist typisch kleiner als etwa 1 μηι zu wählen.
Darüber hinaus befriedigt die erfindungsgemäße Anordnung die an Anordnungen vom SOS-Typ gestellten Grundforderungen.
Insbesondere läßt sich die für das Verhältnis der thermischen Ausdehnungskoeffizienten geforderte Bedingung a(MgO) > «(Zwischenschicht) > a(Halbleiter) befriedigen. Zum Beispiel gilt für eine Menge Mg2Ti04-Zwischenschicht und eine epitaxiale Siliciumschicht bei einer Temperatur von 2000C:
a(MgO) = 12,5· 10"6K-^a(Mg2TiO4) = 8,5· 10"6K-1Ja(Si) = 3,5· 10"6K-1. Auch die übrigen Forderungen, wie Isojatorcharakter des Substrats, thermische Stabilität und optische Transparenz, sind erfüllt.
1. Ausführungsbeispiel
Es wird die folgende, schematisch in Fig. 1 gezeigte Anordnung angegeben. Auf einem einkristallinen MgO-Träger, dessen Oberfläche parallel zur (001 )-Kristallgitterebene liegt, ist eine 0,4/j.m dicke, einkristalline Mg2Ti04-Schicht und auf dieser eine 0,6/xm dicke epitaxiale Siliciumschicht so angeordnet, daß die folgenden kristaiiographischen Orientierungsbeziehungen erfüllt sind:
[100]Mg
2. Ausführungsbeispiel
Es wird die folgende Anordnung angegeben. Auf einem einkristallinen MgO-Träger, dessen Oberfläche parallel zur (111 )-Kristallgitterebene liegt, ist eine Ο,δμ,ιη dicke, einkristalline Mg2VO4-Schicht und auf dieser eine 1 um dicke epitaxiale Siliciumschicht so angeordnet, daß die folgenden kristaiiographischen Orientierungsbeziehungen erfüllt sind:
(111 )Mgo!| (111 )m9ivoJI (111 )si
iiJi
3. Ausführungsbeispiel
Es wird die folgende, schematisch in Fig. 2 gezeigte Anordnung angegeben. Auf einem einkristallinen MgO-Träger, dessen Oberfläche parallel zur (001 )-Kristallgitterebene liegt, ist eine 0,5μΓΠ dicke, einkristalline Spinellschicht des Mischkristalls Mg(Mg0,66Tio,66Alo,68)04 und auf dieser eine 0,8μιτι dicke Halbleiterschicht, die bereichsweise aus Si bzw. GaAs besteht, so angeordnet, daß die folgenden kristaiiographischen Orientierungsbeziehungen erfüllt sind:
fürdieSi-Bereiche (100)MgO||(100)z||(100)si
[ioo]Mg0||[ioo]2||[ioo]Si
undfürdie
GaAs-Bereiche (100)Mgol|(100)z|](100)GaAs
Z bezeichnet hier den angegebenen Mischkristall. Die Zusammensetzung des Mischkristalls ist so gewählt worden, daß die Gitterfehlpassungen Si/Z und GaAs/Z dem Betrage nach gleich groß sind. Der Mischkristall Mg(Mg0i66Ti0,66Alo,68)04 besteht zu 66mol-% aus Mg2TiO4 und zu 34mol-% aus MgAI2O4. Dieser Zusammensetzung entspricht ein Gitterparameter von az = 0,3811 nm. Der im Falle von SOS-Anordnungen obiger Orientierungsbeziehung üblichen Konvention folgend ergeben sich.
aSi = 0,5431 nm
aGaAs = 0,56531 nm az = 0,8311 nm
aMgO = 0,4213 nm die Gitterfehlpassungen zu
_ 3aSi-2a2
Tsi/z = 2 · — = -0,02
3asi + 2az
f — O oaGaAs iaZ . n no
TGaAs/Z = 2 · = +0,02
f O az ~ ^- aMgO r\ γ\λ A
'Z/MgO — 2 " — = —0,014
az + 2aMgo
Claims (5)
1. Halbleiteranordnung vom SOS-Typ, gekennzeichnet dadurch, daß auf einem einkristallinen Magnesiumoxid-Träger eine dünne, einkristalline oxidische Schicht mit Spinellstruktur oder spinellartiger Struktur und auf dieser die epitaxiale Halbleiterschicht angeordnet ist.
2. Anordnung nach Punkt 1, gekennzeichnet dadurch, daß die oxidische Schicht aus einer chemischen Verbindung besteht.
3. Anordnung nach Punkt 1, gekennzeichnet dadurch, daß die oxidische Schicht aus einem Mischkristall besteht. ·
4. Anordnung nach Punkt 1, gekennzeichnet dadurch, daß die oxidische Schicht das Element Magnesium enthält.
5. Anordnung nach Punkt 1, gekennzeichnet dadurch, daß die oxidische Schicht eine Dicke von höchstens 1 ^m besitzt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD28980886A DD250403A1 (de) | 1986-04-30 | 1986-04-30 | Halbleiteranordnung vom sos-typ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD28980886A DD250403A1 (de) | 1986-04-30 | 1986-04-30 | Halbleiteranordnung vom sos-typ |
Publications (1)
Publication Number | Publication Date |
---|---|
DD250403A1 true DD250403A1 (de) | 1987-10-08 |
Family
ID=5578753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD28980886A DD250403A1 (de) | 1986-04-30 | 1986-04-30 | Halbleiteranordnung vom sos-typ |
Country Status (1)
Country | Link |
---|---|
DD (1) | DD250403A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004053016A1 (de) * | 2004-11-03 | 2006-05-04 | Atmel Germany Gmbh | Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung |
-
1986
- 1986-04-30 DD DD28980886A patent/DD250403A1/de not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004053016A1 (de) * | 2004-11-03 | 2006-05-04 | Atmel Germany Gmbh | Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung |
EP1655775A1 (de) | 2004-11-03 | 2006-05-10 | ATMEL Germany GmbH | Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69332511T2 (de) | Verfahren zur Herstellung eines Halbleitersubstrats | |
DE68923894T2 (de) | Halbleitersubstrat mit dielektrischer Isolierung. | |
DE2841467C2 (de) | Programmierbarer Festwertspeicher | |
DE69232749T2 (de) | Verfahren zur Herstellung von defektfreiem Silizium auf einem isolierenden Substrat | |
DE3219441C2 (de) | ||
DE68921559T2 (de) | Verfahren zur Herstellung einer vom Substrat elektrisch isolierten Halbleiterschicht. | |
DE10017137A1 (de) | Silizium-Aufbau und Verfahren zu dessen Herstellung | |
DE2818261C2 (de) | Verfahren zur Herstellung von Galliumarsenid-Solarzellen | |
EP0001574B1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
DE2749607C3 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE1640500A1 (de) | Verfahren zur Herstellung von Festkoerper-Schaltungsanordnungen | |
DE69524730T2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung für Mikrowellen | |
DE2115455A1 (de) | Halbleiterbauteil | |
DE2225374B2 (de) | Verfahren zum herstellen eines mos-feldeffekttransistors | |
DE1961225A1 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
DE69934466T2 (de) | Herstellungsverfahren von halbleiteranordnungen als chip-size packung | |
DE1769298A1 (de) | Verfahren zum Zuechten eines einkristallinen Halbleitermaterials auf einem dielektrischen Traegermaterial | |
DE1965406A1 (de) | Monolithische integrierte Schaltungen und Verfahren zu ihrer Herstellung | |
DE1665267C3 (de) | Heteroepitaxiale Mehrschichanordnung | |
DE68913254T2 (de) | Gegenstand aus Kristall und Verfahren zu seiner Herstellung. | |
DE1947334A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE4420024C2 (de) | Halbzeug in Form eines Verbundkörpers für ein elektronisches oder opto-elektronisches Halbleiterbauelement | |
DE1917995B2 (de) | Verfahren zur bildung eines isolierfilmes und danach hergestelltes halbleiterelement | |
DE10124038A1 (de) | Verfahren zur Herstellung vergrabener Bereiche | |
DE69215165T2 (de) | Diamantschicht und Verfahren zu ihrer Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PV | Patent disclaimer (addendum to changes before extension act) | ||
PV | Patent disclaimer (addendum to changes before extension act) |