DD249363A1

DD249363A1 - Pegelwandlerschaltung

Info

Publication number: DD249363A1
Application number: DD29042086A
Authority: DD
Inventors: Wolfram Altermann
Original assignee: Zentr Wissenschaft & Tech Veb
Priority date: 1986-05-21
Filing date: 1986-05-21
Publication date: 1987-09-02

Abstract

Die Erfindung betrifft eine Pegelwandlerschaltung zur Ansteuerung von CMOS-Schaltungen mit einem niedrigeren als dem systemeigenen High-Pegel zur Anwendung in der Mikroelektronik. Mit der Erfindung wird die Verarbeitung von Eingangs-High-Pegeln, die stark vom systemeigenen High-Pegel abweichen, ohne die Notwendigkeit der Bereitstellung einer zweiten positiven Speisespannung und unter den Fertigungsbedingungen eines Standard-CMOS-Prozesses bezweckt. Geloest wird die Aufgabe dadurch, dass erfindungsgemaess zwei sourceseitig an die positive Speisespannung angeschlossene kreuzgekoppelte p-Kanal-Transistoren einen systemeigenen High-Pegel erzeugen, die Gates dieser p-Kanal-Transistoren jeweils durch einen n-Kanal-Transistor mit Masse verbunden werden koennen, das Gate des einen n-Kanal-Transistors mit dem Eingangssignal direkt beaufschlagt wird, waehrend das Gate des anderen n-Kanal-Transistors ueber einen Spannungsteiler und jeweils einen weiteren n- und p-Kanal-Transitor angesteuert wird. Fig. 1

Description

Titel- de γ---Erfindung Pegelwandlerschaltung

Anwendungsgebiet-der-Erfindung

Die Erfindung bezieht sich auf eine Pegelwandlerschaltung zur Ansteuerung -von CMOS-Schaltungen mit einem niedrigeren als dem systemeigenen High-Pegel und ist zum Einsatz in der Mikroelektronik geeignet.

Charakteristik- der- bekannten-technisehen- Lösungen

Eine Pegelwandlerschaltung zur Ansteuerung von CMOS-Schaltungen mit einem niedrigeren als dem systemeigenen High-Pegel ist in der EP 0082567 beschrieben. Wesentlicher Bestandteil dieser Schaltung sind zwei kreuzgekoppelte p-Kanal-Transistoren, die einen systemeigenen High-Pegel erzeugen. Zur Ansteuerung dieser Schaltung ist ein negiertes und ein nichtnegiertes Eingangssignal erforderlich. Beide Signale werden mittels zweier Inverter bereitgestellt, die mit einer systemfremden zusätzlich anzulegenden Betriebsspannung arbeiten.

Eine weitere bekannte Schaltung nach EP 0076733 (US 4485317) erzeugt eine interne Referenzspannung. Mit einem Komparator

nit>

wird erkannt, ob der Eingangspegel über oder unter dieser Referenzspannung liegt und ein entsprechender systemeigener Pegel bereitgestellt. Nachteilig ist bei dieser Schaltung die erforderliche große Anzahl an Transistoren.

Bei einer bekannten Lösung nach der EP 0140188 (DE-OS 3339 253) ist zwischen dem Source-Anschluß des p-Kanal-Transistors eines Eingangsinverters und der positiven Speisespannung ein n-Kanal-Depletion-Transistor angeordnet, dessen Gate an den Ausgang des Inverters angeschlossen ist. Bei High-Pegel am Eingang und Low-Pegel am Ausgang des Inverters sperrt dieser Depletion-Transistor und verbessert damit das auf Grund des gegenüber dem systemeigenen High-Pegel niedrigeren Eingangs-High-Pegels ungenügende Sperrverhalten des p-Kanal-Transistors. Da die Realisierung von Depletion-Transistoren in einem CMOS-Prozeß normalerweise nicht vorgesehen ist, bedeutet sie zusätzliche Schablonen und Bearbeitungsschritte -für.die Herstellung der integrierten Schaltung.

Eine in der USP 4553051 beschriebene Lösung mit Hystereseeigenschaften benötigt zusätzlich zu diesem n-Kanal-Depletion-Transistor noch einen p-Kanal-Depletion-Transistor und ist damit technologisch noch aufwendiger.

Eine im Journal of Solid-State ßircuits H.5, 1985, S. 967 vorgestellte Lösung beinhaltet zwischen n-Kanal-Transistor und p-Kanal-Transistor eines Eingangsinverters einen zusätzlichen n-Kanal-Transistor, dessen Gate mit der positiven Speisespannung verbunden ist. Dieser zusätzliche n-Kanal-Transistor verbessert das Sperrverhalten des p-Kanal-Transistors auf Grund seiner Widerstandswirkung.

Eine nach der DE-OS 3324030 bekannte Schmitt-Trigger-Schaltung arbeitet mit einem p-Kanal-Transistor zur Bereitstellung des Ausgangs-High-Pegels, dessen Gate entweder an den Eingang oder an Masse angeschlossen ist und der damit hochohmig genug dimensioniert werden muß, um bei Anliegen vom High-Pegel am Eingang den statischen Stromfluß ausreichend zu begrenzen.

Die Funktion der beiden letztgenannten Schaltungen ist jedoch nur für nicht allzu große Abweichungen des Eingangs-High-Pegels vom systemeigenen High-Pegel gesichert, wie sie z. B. bei der TTL-CMOS-Wandlung auftreten. Für den Übergang von einem Niedervolt - zu einem Hochvolt-CMOS-Pege.l dürften diese Schaltungen nicht gut geeignet sein.

Sowohl technologisch als auch bezüglich der Anzahl der Transistoren aufwandsmäßig günstig ist eine Schaltung nach DE-OS 3300869, wobei der CMOS-Eingangsinverter über jeweils .einen als Widerstand wirkenden n-Kanal-Transistor mit der positiven Speisespannung und einen p-Kanal-Transistor mit Masse verbunden ist. Jedoch sowohl diese, als auch die weiter oben angeführten Lösungen, bei denen Transistoren zur Begrenzung eines statischen Stromflusses über den Ausgangsknoten für eine beabsichtigte Widerstandswirkung dimensioniert werden müssen, weisen -fre-z-üg-H-eta : -

ihrer Schaltgeschwindigkeit Nachteile auf, d. h. die Schaltgeschwindigkeit ist unmittelbar mit der Größe dieses statischen Stromflusses verknüpft.

Ziel der Erfindung

Das Ziel der Erfindung ist,.eine Pegelwandlerschaltung zur Ansteuerung von CMOS-Schaltungen mit einem niedrigeren als dem systemeigenen High-Pegel anzugeben, die mit einem Standard-CMOS-Prozeß realisierbar ist, für große Abweichungen des Eingangs-High-Pegels vom systemeigenen High-Pegel funktionsfähig ist, keine zusätzliche positive Speisespannung benötigt, für hohe Schaltgeschwindigkeiten einsetzbar ist und einen akzeptablen Bedarf an Chipfläche aufweist.

Darlegung des Wesens der Erfindung

Aufgabe der Erfindung ist es, eine Pegelwandlerschaltung zur Ansteuerung von CMOS-Schaltungen mit einem niedrigeren als dem

systemeigenen High-Pegel anzugeben, die nur CMOS-übliche p- und n-Kanal-Transistören enthält, kein gegenphasiges Eingangssignal · benötigt, bezüglich der statischen Stromaufnähme optimierbar ist, ohne die Schaltgeschwindigkeit wesentlich zu verringern, und mit einer begrenzten Anzahl Transistoren auskommt.

Diese Aufgabe wird mit einer Pegelwandlerschaltung erfindungsgemäß dadurch gelöst, daß zwei sourceseitig an die positive Speisespannung angeschlossene kreuzgekoppelte p-Kanal-Tränsistoren einen systemeigenen High-Pegel erzeugen, die Gates dieser p-Kanal-Transistoren jeweils durch einen n-Kanal-Transistor mit Masse verbunden werden können, das Gate des einen n-Kanal-Trarisistors mit dem Eingangssignal direkt beaufschlagt wird, während das Gate des anderen n-Kanal-Transistors über einen Spannungsteiler und jeweils einen weiteren n- und p-Kanal-Transistor angesteuertwird.

Die erfindungsgemäße Pegelwandlerschaltung besteht aus fünf n-Kanal-Transistoren und drei p-Kanal-Transistoren. Bei der Schaltung sind an den Eingang die Gates des ersten und fünften n-Kanal-Transistors sowie des dritten p-Kanal-Transistors angeschlossen. Das Gate des ersten p-Kanal-Transistors ist mit. den Drainanschlüssen des zweiten p-Kanal-Transistors und des zweiten n-Kanal-Transistors verbunden. Die Source-Anschlüsse . des dritten p-Kanal-Transistors und des dritten n-Kanal-Transistors sind mit dem Gate- und dem Drain-Anschluß des vierten n-Kanal-Transistors zusammengeführt, während das Gate des zweiten n-Kanal-Transistors von den Drain-Anschlüssen des dritten p-Kanal-Transistors und des fünften n-Kanal-Transistors angesteuert wird. Während die Source-Anschlüsse des ersten, zweiten, vierten und fünften n-Kanal-Transistors an Masse angeschlossen sind, sind die Source-Anschlüsse des ersten und zweiten p-Kanal-Transistors sowie Gate- und Drain-Anschluß des dritten n-Kanal-Transistors mit der positiven

249 36$

Speisespannung verbunden. Der Ausgang der erfindungsgemäßen Pegelwandlerschaltung wird gebildet, indem die Drain-Anschlüsse des ersten p-Kanal-Transistors und des ersten n-Kanal-Transistors sowie das Gate des- zweiten p-Kanal-Transistors zusammengeschlossen sind.

Bei High-Pegel am Eingang sind der erste und fünfte n-Kanal-Transistor sowie der zweite p-Kanal-Transistor leitend, womit, der erste p-Kanal-Transistor sperrt und damit am Ausgang Low-Pegel entsteht. Der aus dem dritten und vierten n-Kanal-Transistor gebildete Spannungsteiler ist so dimensioniert, daß sich am Source-Anschluß des dritten p-Kanal-Transistors eine Spannung in Höhe des High-Eingangspegels einstellt, so daß der dritte p-Kanal-Transistor und damit auch der zweite n-Kanal-Transistor sicher sperren. '

Bei Low-Pegel am Eingang sperren der erste und der fünfte n-Kanal-Transistor, während der dritte p-Kanal-Transistor leitend wird. Damit werden.auch der zweite n-Ka'nal-Transistor und somit der" erste p-Kanal-Transistor leitend, während der zweite p-Kanal-Transistor sperrt und am Ausgang High-Pegel entsteht.

Durch die Dimensionierung des durch den dritten und vierten n-Kanal-Transistor gebildeten Spannungsteilerskann die Schaltung jedem zu verarbeitenden Eingangs-High-Pegel angepaßt werden. Der Spannungsteiler kann dabei so ausgelegt werden, daß der statische Stromfluß minimiert wird. Da die Einstellung des Pegels am Source-Anschluß des dritten p-Kanal-Transistors konstant ist, wird die Schaltzeit der Pegelwandlerschaltung nicht von der Größe dieses statischen Stromes bestimmt.

Ausführungsbeispiel

Die Erfindung soll nachstehend an einem Ausführungsbeispiel nähererläutert werden.

-G-

Die in Fig. 1 dargestellte erfindungsgemäße Pegelwandlerschaltung besteht aus fünf n-Kanal-Transistoren (TN 1 bis TN 5) und drei p-Kanal-Transistoren (TP 1 bis TP 3).

An den Eingang E sind die Gates der n-Kanal-Transistoren TN 1 und TN 5 sowie des p-Kanal-Transistors TP 3 angeschlossen. Das Gate des p-Kanal-Transistors TP 1 ist mit den Drain-Anschlüssen des p-Kanal-Transistors TP 2 und des n-Kanal-Transistors TN 2 verbunden. Die Source-Anschlüsse des n-Kanal-Transistors TN 3 und des p-Kanal-Transistors TP 3 sind mit dem Gate- und dem Drain-Anschluß des n-Kanal-Transistors TN 4 zusammengeführt, während das Gate des n-Kanal-Transistors TN 2 von den Drain-Anschlüssen des p-Kanal-Transistors TP 3 und des n-Kanal-Transistors TN 5 angesteuert wird.

Während die Source-Anschlüsse der n-Kanal-Transistoren TN 1, TN 2, TN 4 und TN 5 an Masse angeschlossen sind, sind die Source-Anschlüsse der p-Kanal-Transistoren TP 1 und TP 2 sowie Gate- und Drainanschluß des n-Kanal-Transistors TN 3 mit der positiven Speisespannung U_nn verbunden. Der Ausgang A der Pegelwandlerschaltung wird gebildet, indem die Drain-Anschlüsse des p-Kanal-Transistors TP 1 und des n-Kanal-Transistors TN 1 sowie das Gate des p-Kanal-Transistors TP 2 zusammengeschlossen sind.

Bei High-Pegel am Eingang E sind die n-Kanal-Transistoren TN und TN 5 sowie der p-Kanal-Transistor TP 2 leitend, womit der p-Kanal-Transistor TP 1 sperrt und damit am Ausgang A Low-Pegel entsteht. Der aus den n-Kanal-Transistoren TN 3 und TN 4 gebildete Spannungsteiler ist so dimensioniert, daß sich am Source Anschluß des p-Kanal-Transistors TP 3 eine Spannung in Höhe des High-Eingangs-Pegels einstellt, so daß der p-Kanal-Transistor TP 3 und damit der n-Kanal-Transistor TN 2 sicher sperren.

Bei Low-Pegel am Eingang E sperren die n-Kanal-Transistoren TN und TN 5, während der p-Kanal-Transistor TP 3 leitend wird. Damit leiten auch der n-Kanal-Transistor TN 2 und der p-Kanal-Transistor TP 1, während der p-Kanal-Transistor TP 2 sperrt und am Ausgang High-Pegel entsteht.

Claims

Patentansprüche

1. Pegelwandlerschaltung zur Ansteuerung von CMOS-Schaltungen mit einem niedrigeren als dem systemeigenen High-Pegel, dadurch gekennzeichnet, daß zwei sourceseitig an die positive Speisespannung angeschlossene kreuzgekoppelte, einen systemeigenen High-Pegel erzeugende p-Kanal-Transistoren (TP 1, TP 2) vorgesehen sind, daß die Gates dieser p-Kanal-Transistoren jeweils mit dem Drain-Anschluß eines n-Kanal-Transistors verbunden sind, die wiederum sourceseitig auf Masse liegen, daß am Gate des einen n-Kanal-Transistors (TN 1) das Eingangssignal direkt anliegt,· während für das Gate des anderen n-Kanal-Transistors (TN 2) eine Ansteuerung über einen aus n-Kanal-Transistoren gebildeten Spannungsteiler (TN 3, TN 4) und jeweils einen weiteren n- und p-Kanal-Transistor (TN 5, TP 3) vorgesehen ist.

2. Pegelwandlerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß unter Verwendung von fünf n-Kanal-Transistoren und drei p-Kanal-Transistoren an den Eingang (E) die Gates des ersten und fünften n-Kanal-Transistors (TN 1, TN 5) sowie des dritten p-Kanal-Transistors (TP 3) angeschlossen sind, das Gate des ersten p-Kanal-Transistors (TP 1) mit den Drain-Anschlüssen des zweiten p-Kanal-Transistors (TP 2) und des zweiten n-Kanal-Transistors (TN 2) verbunden ist, die Source-Anschlüsse des dritten n-Kanal-Transistors (TN 3) und des dritten p-Kanal-Transistors (TP 3) mit dem Gate- und dem Drain-Anschluß des vierten n-Kanal-Transistors (TN 4) zusammengeführt sind, das Gate des zweiten n-Kanal-Transistors (TN 2) von den Drain-Anschlüssen des dritten p-Kanal-Transistors (TP 3) und des fünften n-Kanal-Transistors (TN 5) angesteuert wird, die Source-Anschlüsse des ersten, zweiten, vierten und fünften n-Kanal-Transistors (TN 1, TN 2, TN 4, TN 5) an Masse angeschlossen sind, die Source-Anschlüsse des ersten und zweiten p-Kanal-Transistors (TP 1, TP 2) sowie Gate- und Drain-Anschluß des dritten n-Kanal-Transistors (TN 3) mit der positiven Speisespannung (U^g) verbunden sind, der Ausgang gebildet wird, indem die Drain-Anschlüsse des ersten p-Kanal-Transistors (TP 1) und des ersten n-Kanal-Transistors (TN 1) sowie das Gate des zweiten p-Kanal-Transistors (TP 2)

zusammengeschlossen sind und der aus dem dritten und vierten n-Kanal-Transistor (TN

3, TN 4) gebildete Spannungsteiler so dimensioniert ist, daß am Source-Anschluß des dritten p-Kanal-Transistors (TP 3) eine Spannung in Höhe des High-Pegels am Eingang (E) anliegt.

Hierzu 1 Seile Zeichnungen