DD235763A1 - Schaltungsanordnung zur dynamikkompression eines digital codierten analogsignals - Google Patents

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zur Dynamikkompression eines digital codierten Analogsignals und kann in digitalen Signalverarbeitungsanlagen, sowie Signaluebertragungsanlagen von Rundfunk- und Fernsehsignalen angewendet werden. Es ist Ziel, die Schaltungswirksamkeit und die damit verbundene Qualitaet der weiteren digitalen Signalverarbeitung, insbesondere von NF-Signalen zu verbessern. Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung anzugeben, welche die analoge Dynamikkompression, von analogen NF-Signalen vollstaendig ersetzt. Erfindungsgemaess wird diese Aufgabe dadurch geloest, dass die Dynamikkompression im Anschluss an die Analog/Digital-Umsetzung des Analogsignals auf vollstaendig digitale Weise erfolgt. Dem digitalen Dynamikkompressor ist dabei entweder ein digitales Filter, an dessen Ausgang zum einen die digitalen Daten und zum anderen ueber einen Digital/Analog-Umsetzer das analoge Signal erscheint, oder sofort ein Digital/Analog-Umsetzer mit nachgeschaltetem analogem Filter zugeordnet.

Description

Hierzu 2 Seiten Zeichnungen

Anwendungsgebiet der Erfindung

Die Erfindung betrifft eine Schaltungsanordnung zur Dynamikkompression eines digital codierten Analogsignals und kann insbesondere in digitalen Signalverarbeitungsanlagen, sowie Signalübertragungsanlagen von Rundfunk- und Fernsehsignalen angewendet werden.

Charakteristik der bekannten technischen Lösungen

Es sind Lösungen zur Dynamikkompression eines digital codierten Analogsi§nals bekannt. Derartige Schaltungen zur Dynamikkompression arbeiten in der Regel über eine Zwischenstufe mittels analoger Dynamikkompressoren, wie dargestellt in Fig. 1. Dabei wird der digitale Datenstrom zunächst über einen Digital/Analog-Umsetzer rückgewandelt und einem analogen Dynamikkompressor zugeführt. Anschließend erfolgt wiederum die Digitalisierung über einen Analog/Digital-Umsetzer mit gegebenenfalls vorgeschalteter Sample & Hold-Stufe.

Mit der DD-PS 207796 ist hierzu eine Lösung bekannt, die unter anderem eine derartige digitale Rückführung beinhaltet. Dabei wird ausgangsseitig eines Analog/Digital-Umsetzers der digitale Datenstrom mittels einem digitalen Amplitudendetektor abgetastet. Über einen weiterhin nachgeschalteten Digital/Analog-Umsetzer wird dann auf die Analogsignalquelle eingewirkt und die Verstärkung gesteuert. Da hier verschiedene Techniken angewendet werden, wie Analogtechnik und eine oder mehrere Digital-Standard-Techniken, ergibt sich der Nachteil eines größeren Schaltungsaufbaus.

Weiterhin ist es bekannt, den Dynamikbereich eines digitalen Analogsignals durch Verstärkungsregelung so zu regeln, daß dessen Pegel innerhalb eines gegebenen Bereiches liegt, da der Analog/Digital-Umsetzer bei Überschreitung dieses Bereiches ungenaue Abfragewerte liefert. Aus der DE-OS 3047447 ist eine Kompressionsanordnung für digital-modulierte Signale bekannt, wobei das zugeführte Analogsignal über ein Tiefpaßfilter auf eine Abtast- und Halteschaltung geführt ist, in der das Signal zwischengespeichert wird. Das am Ausgang der Abtast- und Halteschaltung auftretende einzelne Abtastsignal wird zum Analog/ Digital-Umsetzer geleitet. Wenn der Absolutwert der Eingangsspannung groß und zu einer Spannung wird, die die vom Analog/ Digital-Umsetzer verarbeitbare Minimum- oder Maximumspannung erreicht, wird der Verstärkungsgrad geändert. Die Folge ist, daß der Absolutwert der Ausgangsspannung der Verstärkerschaltung vermindert oder geändert wird. Die Ausgangsspannung der Verstärkerschaltung befindet sich daher stets innerhalb eines vorbestimmten Spannungsbereiches, welcher durch die Anzahl der Bit im Analog/Digital-Umsetzer bestimmt ist. Nachteilig ist bei dieser Lösung der zusätzliche schaltungstechnische Aufwand zur Beseitigung auftretender Über- oder Unterspannungen.

Aus der DE-OS 3240175 ist schließlich ein Analog/Digital-Umsetzer bekannt, bei dem die Amplitude des Eingangssignals in bestimmten Pegelgrenzen bemessen wird, bestehend aus 4 Zählern, 4 Spitzendetektoren, einer Logik, einem Zähler und einem Operationsverstärker. Über die Spitzendetektoren wird das Signal amplitudenmäßig erfaßt und mittels der Logik und dem Zähler ausgewertet. Im Operationsverstärker erfolgt dann die Aussteuerung der Amplitude und des Gleichspannungspegels, entsprechend dem ermittelten Ergebnis. Diese Schaltungsanordnung ist relativ aufwendig und damit verbunden erschwert integrationsfähig.

Rein digitale und damit großintegrationsfähige Schaltungsanordnungen zum Zweck der Dynamikkompression sind nicht bekannt.

Ziel der Erfindung

Ziel der Erfindung ist es, die Schaltungswirksamkeit und die damit verbundene Qualität der weiteren digitalen Signalverarbeitung, insbesondere von NF-Signalen zu verbessern. Weiterhin soll eine gut integrierbare Schaltungsvariante vorgeschlagen werden.

Darlegung des Wesens der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung anzugeben, welche die analoge Dynamikkompression, insbesondere von analogen NF-Signalen ersetzt.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß die Dynamikkompression im Aschluß an die Analog/Digital-Umsetzung des Analogsignals auf vollständig digitale Weise erfolgt. Dem digitalen Dynamikkompressor ist dabei entweder ein digitales Filter, an dessen Ausgang zum einen die digitalen Daten und zum anderen über einen Digital/Analog-Umsetzer das analoge Signal erscheint, oder sofort ein Digital/Analog-Umsetzer mit nachgeschaltetem analogem Filter zugeordnet. Die digitale Dynamikkompression wird dabei derart ausgeführt, daß die Eingangsdaten zunächst einerseits direkt und andererseits über einen Inverter auf eine digitale Faltungseinheit, sowie einem Differenzbildner geführt werden. Die digitale Faltungseinheit ist ausgangsseitig mit einem Spitzenwertdetektor, bestehend aus einer Vergleichsschaltung mit nachgeschaltetem Zähler, und einer Steuerlogik verbunden. Der Ausgang des Zählers ist auf einen Eingang der Vergleichsschaltung, sowie einem nachgeschaltetem Differenzbildner und der Steuerlogik geführt. Der Differenzbildner ist weiterhin ausgangsseitig mit einem Multiplexer verbunden. Dem Multiplexer ist die Steuerlogik zugeordnet. Die Steuerlogik ist weiterhin mit dem Ausgang der Vergleichsschaltung, dem Taktteiler und dem Zähler verbunden. Zähler und Differenzbildner sind getaktet.

Grundprinzip der Dynamikkompression ist es dabei, die Eingangsdaten in Form k paralleler Bit auf q Bit am Ausgang zu komprimieren, wobei k größer als q ist. Hierzu werden die Eingangsdaten zunächst einerseits über einen Inverter und andererseits direkt auf eine digitale Faltungseinheit geführt, mit dem Ziel, der Negation der Daten in einem Zweig, d. h. die unteren (bzw. oberen) Spitzenwerte werden dadurch mit in die Auswertung einbezogen. Die Ausgangsdaten der Faltungseinheit werden zum ersten auf eine Vergleichslogik, zum zweiten auf einen Zähler und zum dritten auf eine Steuerlogik geführt. Die Vergleichslogik ist weiterhin mit den Ausgangsdaten des Zählers verbunden und ermittelt in einem Größer- (oder Kleiner-) Vergleich das Verhältnis der Ausgangsdaten der Faltungseinheit und die des Zählers und liefert entsprechende Setzimpulse an den Zähler. Vergleichslogik und Zähler stellen einen Amplituden- oder Spitzenwertdetektor dar.

Während es bei der analogen Dynamikkompression darauf ankommt, die analogen Spannungsspitzen schnell auszuregeln und nach den Spannungsspitzen wieder langsam aufzuregein, wird bei der erfindungsgemäßen Lösung der digitalen Dynamikkompression ein Zähler auf den Maximalwert (bzw. Minimalwert) bei Spannungsspitzen, die den bisherigen Wert übersteigen, gesetzt, d. h. der Spitzenwert wird direkt in den Zähler übernommen und abwärts (bzw. aufwärts) gezählt. Die Art der Zählweise hängt vom zuvor zu definierenden Zustand der Daten ab. Der Zähler zählt immer kontinuierlich im vorgegebenen Takt in eine Richtung abwärts (bzw. aufwärts) und kann durch das Ergebnis der Vergleichslogik auf den Ausgangszustand zurückgesetzt werden, immer dann, wenn die Ausgangsdaten der Faltungseinheit größer (bzw. kleiner) sind als die Ausgangsdaten des Zählers.

Die Ausgangsdaten des Zählers sind weiterhin auf einen Differenzbildner geführt, welcher die Differenz zwischen diesen Daten und den Eingangsdaten des Dynamikkompressors ermittelt und an einen Multiplexer liefert. Der Multiplexer schaltet dann im einzelnen die entsprechenden Bit auf den digitalen Ausgang, welche zuvor von der Steuerlogik ermittelt wurden. Die Steuerlogik setzt ebenfalls den Zähler und die Takterzeugung. Die Takterzeugung ihrerseits steuert den Zähler und den Differenzbildner. Der Multiplexer besteht aus mehreren AND-Gattern, welchen eingangsseitig immer zusammengehörig die durchzuschaltenden Daten zugeordnet sind, jedoch von AND-Gatter zu AND-Gatter in der Reihenfolge der Wertigkeit der Bit fallend (z.B. 1.MSB... 8.MSB,...9.MSBusw.).

Die Steuerlogik entscheidet dann im einzelnen in Auswertung der Ausgangsdaten des Zählers und der Faltungseinheit sowie der Setzimpulse, welche die Vergleichslogik liefert, welche der Eingangsdaten des Multiplexers auf den Ausgang geschalten werden. Bei jedem Setzimpuls der Vergleichslogik wird der Bereich des Multiplexers neu festgelegt. Falls die Ausgangsdaten des Zählers einen bestimmten Wert durch Abwärtszählung (bzw. Aufwärtszählung) unterschreiten (bzw. überschreiten), erfolgt durch die Steuerlogik ein Weiterschalten des Multiplexers und der Taktteilung, sowie ein Setzen des Zählers. Der Multiplexer wählt somit q Datenleitungen aus den r Datenleitungen (wobei q S r) aus und stellt sie zum Ausgang durch. Durch die vollständig digitale Arbeitsweise des Dynamikkompressors ergibt sich eine sehr zuverlässige Arbeitsweise und eine gute Integrationsmöglichkeit der gesamten Schaltungsanordnung.

Ausführungsbeipiel

Die Erfindung soll an nachstehendem Ausführungsbeispiel näher erläutert werden. Die zugehörigen Zeichnungen zeigen:

Fig. 1: Analoge Dynamikkompression zum Stand der Technik

Fig.2: Vollständige Schaltungsordnung zur digitalen Dynamikkompression (Variante a. und b.) Fig.3: Digitale Dynamikkompression mit Differenzbildner

Fig.4: Digitale Dynamikkompression mit Dividierer

-3- 744 82

Gemäß Fig. 2 a oder 2 b sieht die erfindungsgemäße Lösung vor, die Dynamikkompression vollständig digital durchzuführen. Die Daten werden zunächst auf den digitalen Dynamikkompressor 1 geführt. Danach besteht die Möglichkeit, gemäß Fig. 2a die Daten über ein digitales Filter 2 einerseits herauszuführen und andererseits über einen Digital/Analog-Umsetzer3 in ein analoges Signal zu wandeln. Ein Integrationsglied kann nachgeschaltet werden. Gemäß Fig. 2 b wird die Digital/Analog-Umsetzung 3 sofort nach der digitalen Dynamikkompression durchgeführt und anschließend über ein analoges Filter 4 das analoge Signal gewonnen. Zur eigentlichen Dynamikkompression gemäß Fig. 3 werden die vom Analog/Digital-Umsetzer kommenden k parallelen Datenbit D1 zunächst einerseits über einen Inverter 5 und andererseits direkt auf eine digitale Faltungseinheit 6 geführt. Diese ist erforderlich, um die unteren Spitzenwerte mit in die Auswertung einzubeziehen. Dabei werden die Werte mit MSB = Low in den Bereich MSB = High um den Umschaltpunkt des MSB gefaltet. Es kommt zur Negation der Daten (D 1 in D1) in einem Zweig, so daß die absoluten Abweichungen vom Umschaltpunkt des MSB auch für negative Abweichungen erfaßt werden. Die Ausgangsdaten D3 der digitalen Faltungseinheit 6 werden zum einen auf einen Amplituden-oder Spitzenwertdetektor, bestehend aus einer Vergleichslogik 8 und einem Zähler 10, sowie auf die Steuerlogik 12 geführt. Mittels der Vergleichslogik 8 erfolgt eine ständige Auswertung der Ausgangsdaten D 3 der Faltungseinheit 6 und des Zählers 10 in deren Ergebnis Setzimpulse an den Zähler 10 geliefert werden. Der Zähler 10 wird dadurch immerauf den aktuellen Spitzenwert gesetzt und beginnt im Takt abwärts zu zählen. Wenn der Ausgangswert D2 des Zählers 10 den Spitzenwert unterschreitet, erfolgt ein Setzen auf den neuen Spitzenwert. Die Ausgangsdaten des Zählers 10 werden weiterhin mit einer Differenzbildung 11 und einer Steuerlogik 12 verbunden. Die Differenzbildung 11 dient dazu, die Eingangsdaten D1 der Schaltungsanordnung mit den intern erzeugten Daten zu vergleichen und entsprechend zu bewerten. Da die Daten D2 entsprechend zubereitet sind, genügt eine einfache Differenzbildung D2-D1 (bzw. D1 -D2). Es kommt zu einer Darstellung der aktuellen Daten in k-Bit-Wortbreite, die dann dem Multiplexer 13 zugeführt werden. Der Multiplexer 13 wählt aus, welcher Datenbereich am Ausgang des Multiplexers erscheint. Dazu sind die Zählerausgangsdaten und die gefalteten aktuellen Daten notwendig. Der Spitzenwertbildner reguliert demzufolge, welche Daten am Ausgang zu erscheinen haben, durch entsprechende Bereichswahl des Multiplexers 13 mittels der Steuerlogik 12. In Abhängigkeit vom Stand des Zählers 10 wird der Multiplexer 13 nach zwei Prinzipien festgelegt:

1. Abwärtszählen des Zählers 10 (Regelbereich des Dynamikkompressors)

2. Hochsetzen des Zählers 10 auf den neuen Wert durch die Steuerlogik 12, wenn der Multiplexer 13 auf das nächste Byte schaltet.

Der Multiplexer 13 wählt q Datenleitungen aus den ankommenden r Datenleitungen aus und stellt sie zum Ausgang durch. Mit den Daten D3 wird der durchzuschaltende Bereich des Multiplexers 13 durch die Steuerlogik 12 ausgewählt. Bei jedem Setzimpuls der Vergleichslogik 8 wird der Bereich des Multiplexers 13 neu festgelegt. Falls die Vergleichsdaten D2 einen bestimmten Wert durch Abwärtszählen (bzw. Aufwärtszählen) unterschreiten (bzw. überschreiten) erfolgt durch die Steuerlogik 12 ein Weiterschalten des Multiplexers 13 und der Taktteilung 9, sowie ein Setzen des Zählers 10.

Der Multiplexer 13 kann vorteilhafterweise aus AN D-Gattern aufgebaut werden, denen in der Reihenfolge der Wertigkeit der ankommenden Datenleitungen entsprechende Byte zugeordnet sind. Die Taktleitung dient weiterhin dazu, den Zähler 10 entsprechend dem Arbeitsbereich der Daten D2 zu takten. Entsprechend ist auch der Differenzbildner 11 durch die Taktaufbereitung 7 getaktet.

Gemäß Fig.4 besteht die Möglichkeit, anstelle der Differenzbildung 11 einen Dividierer 16 anzuordnen. Die Steuerlogik 12 und der Multiplexer 13 werden dazu in ähnlicher Weise übernommen. Dem Dividierer 16 werden daher ebenfalls die Eingangsdaten D1 und die Ausgangsdaten D2 des Zählers 10 zugeführt. Weiterhin erhält er über einen Kodewandler 15 die Daten D4von der Steuerlogik 14 und dem Setzbus. DieSteurlogik 14istebensfalls mit den Eingangsdaten D1 und den Ausgangsdaten D2des Zählers 10 verbunden. Der Dividierer 16 bildet mit Rundungen auf q Stellenden Quotienten aus(D2-D1) und D4(bzw. [D1-D2] und D4). Am Ausgang des Dividierers 16 erscheinen die Daten in q-Bit-Wortlänge, d. h. der Multiplexer ist bei dieser Anordnung mit enthalten.

Mit der erfindungsgemäßen Dynamikkompression lassen sich z. B. von 12 auf 8 Bit Breite ein Kompressionsbereich von ca. 24 dB und von 14 auf 8 Bit Breite ein Kompressionsbereich von ca. 36 dB erzielen.

Claims (6)

1. -1- 744 82

   Erfindungsanspruch:

   1. Schaltungsanordnung zur Dynamikkompression, insbesondere von digital codierten NF-Signalen, gekennzeichnet dadurch, daß ein digitaler Dynamikkompressor (1) angeordnet ist, dem ausgangsseitig ein digitales Filter (2) zugeordnet ist und daß der Ausgang des digitalen Filters (2) einerseits mit dem digitalen Ausgang und andererseits mit einem Digital/Analog-Umsetzer (3) verbunden ist.
2. 2. Schaltungsanordnung zur Dynamikkompression gemäß Punkt 1, gekennzeichnet dadurch, daß der digitale Dynamikkompressor (1) ausgangsseitig mit einem Digital/Analog-Umsetzer (3) verbunden ist, welcher wiederum über ein analoges Filter (4) mit dem Signalausgang verbunden ist.
3. 3. Schaltungsanordnung zur Dynamikkompression gemäß Punkt 1 oder 2, gekennzeichnet dadurch, daß beim digitalen Dynamikkompressor (1) die Eingangsdaten einerseits direkt und andererseits über einen Inverter (5) auf eine digitale Faltungseinheit (6) sowie einem Differenzbildner (11) geführt sind, daß die digitale Faltungseinheit (6) ausgangsseitig mit einem Spitzenwertdetektor und einer Steuerlogik (12) verbunden ist, daß der Ausgang des Zählers (10) auf einen Eingang der Vergleichsschaltung (8) sowie einem nachgeschalteten Differenzbildner (11) und der Steuerlogik (12) geführt ist, daß der Differenzbildner ausgangsseitig mit einem Multiplexer (13) verbunden ist, daß dem Multiplexer (13) weiterhin die Steuerlogik (12) zugeordnet ist, daß die Steuerlogik (12) dem Taktteiler (9) und dem Zähler (10) sowie dem Ausgang der Vergleichsschaltung (8) zugeordnet ist und daß der Zähler (10) und der Differenzbildner (11) getaktet sind.
4. 4. Schaltungsanordnung zur Dynamikkompression gemäß Punkt 3, gekennzeichnet dadurch, daß der Spitzenwertdetektor aus einer Vergleichsschaltung (8) mit nachgeschaltetem Zähler (10) besteht.
5. 5. Schaltungsanordnung zur Dynamikkompression gemäß Punkt 3, gekennzeichnet dadurch, daß anstelle des Differenzbildners (11) ein Dividierer (16) angeordnet ist, welcher eingangsseitig mit den Eingangsdaten (D 1) sowie den Ausgangsdaten (D2) des Zählers (10) und weiterhin über einen Kodewandler (15) mit der Steuerlogik (14) und dem Setzbus verbunden ist, daß der Eingang der Steuerlogik (14) mit den Eingangsdaten (D 1) sowie den Ausgangsdaten (D2) des Zählers (10) belegt ist und daß der Ausgang des Dividierers (16) auf den digitalen Ausgang geführt ist.
6. 6. Schaltungsanordnung zur Dynamikkompression gemäß Punkt 5, gekennzeichnet dadurch, daß der Dividierer (16) den Quotienten aus der Differenz der Eingangsdaten (D 1) und der Ausgangsdaten (D 2) des Zählers (10) und den Daten (D4) vom Kodewandler (15) bildet.