DD153298A1 - Verfahren und schaltungsanordnung zum selbstabgleich von ad/da-umsetzern - Google Patents

Abstract

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung, die es ermoeglicht, einen Selbstabgleich von AD/DA-Umsetzern, die auf Anwendung von Kapazitaetsnetzwerken, die gekoppelt sind mit Korrekturkapazitaetsnetzwerken, basieren, ohne spezielle Testfunktionen unter Ausnutzung eigener Baugruppen zu realisieren. Fuer den Abgleich wird die einer Bitstelle entsprechende Kapazitaetsstruktur gesetzt. Sodann werden nacheinander zwei Spannungen aus dem Kapazitaetsnetzwerk und der anliegenden Referenzspannung gewonnen und in den Komperatoreingaengen vorgeschalteten Abtast-Halte-Schaltungen gespeichert. Dabei entspricht die eine Spannung der fuer diese Bitstelle herangezogenen Kapazitaet, die andere der die niederwertigen Bits verkoerpernde Kapazitaet. Beide Spannungen werden ueber den Komparator und einer digitalen Verarbeitungseinheit so ausgewertet, dass letzlich nach wiederholtem Vergleich der Spannungen durch Umschalten des Korrekturnetzwerkes optimale Gleichheit der getesteten Kapazitaeten erreicht wird. Die Erfindung ist anwendbar auf den Gebieten der Nachrichten- und Datenuebertragung, der Mess- und Regelungstechnik und der digitalen Steuerung.

Description

/ 1 R 1

Verfahren und Schaltungsanordnung zum Selbstabgleich von AD/DA-Umsetzerη

Anwendungsgebiet der Erfindung

Die Erfindung betrifft ein Verfahren und eine zugehörige Schaltungsanordnung, das dazu geeignet ist, den Selbstabgleich von AD/DA-Umsetzern durchzuführen*

Pur hochgenaue AD/DA-Umsetzer auf der Basis von Kapazitätsoder Widerstandsnetzwerken ist ein Abgleich dieser Netzwerke aufgrund technologischer Gegebenheiten notwendig« Für einen wiederholbaren und selbsttätigen Abgleich ist nach DD-PS 136 087 bekannt, mittels eines Testsignals die Übertragungsfunktion des Wandlers festzustellen und daraus ein Software-Abgleich zu realisieren* Weiterhin wurde bereits vorgeschlagen, diesen Abgleich mit Hilfe eines geschalteten Korrekturnetswerkes zu vollziehen»

Nachteilig ist, daß für beide Wege hochgenaue Testsignale bereitgestellt werden müssen und daß umfangreiche Rechenarbeiten zur Ermittlung spezieller Korrekturdaten notwendig sind*

Ziel der Erfindung

Es ist daher Ziel der Erfindung, ein Verfahren mit einer zugehörigen Schaltungsanordnung anzugeben, das gestattet, den Abgleich von AD/DA-Umsetzern, die auf Anwendung von Kapazi-

2 24181 2

tätsnetzwerken basieren, so zu gestalten, daß er ohne Testfunktion durchführbar ist, daß er beliebig wiederholbar ist und daß er die eigenen Baugruppen zum Abgleichprozeß mit nutzt*

Darlegung des Wesens der Erfindung .

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Schaltungsanordnung zu schaffen, mit deren Hilfe unter Verwendung an sich bekannter Baueinheiten AD/DA-Umsetzer, die auf der Anwendung von geschalteten Kapazitätsnetzwerken, die gekoppelt sind mit geschalteten Korrekturnetzwerken, basieren, selbstabgleichbar sind. -

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die in bekannter Weise verwendete AD/DA-Umsetzerstruktur, bestehend aus einem geschalteten Kapazitätsnetzwerk mit gekoppeltem geschaltetem Korrekturkapazitätsnetzwerk, einem Verstärker, einem Komparator, dessen Eingängen Abtast-Halte-Schaltungen 'zugeordnet sind, einer AD/DA-Ablaufsteuerung und einem Speicher, derart erweitert wird, daß der Komparatorausgang mit einer digitalen Verarbeitungseinheit verbunden ist. Diese ist einerseits mit dem Speicher, andererseits mit der AD/DA-Ablaufsteuerung und diese wieder mit den Abtast-Halte-Schaltungen verbunden.

Für den Abgleich einer Bitstelle setzt die digitale Verarbeitungseinheit in Verbindung mit der AD/DA-Ablaufsteuerung und dem Speicher die dieser Bitstelle entsprechende Kapazitätsstruktur. Zum Abgleich werden über d_rie anliegende Referenzspannung zwei Spannungen aus dem mit dem geschalteten Korrekturnetzwerk gekoppelten geschalteten Kapazitätsnetzwerk gewonnen. Dabei entspricht die eine Spannung der für diese Bitstelle herangezogenen Kapazität, die andere der die niederwertigen Bits verkörpernde Kapazität. Diese Spannungen werden über Abtast-Halte-Schaltungen, die im Umsetzerbetrieb zur Speicherung des Offsets eingesetzt werden, dem Komparator zugeführt. Durch Umschalten von Korrekturkapazitäten des Korrekturkapazitätsnetzwerkes, wobei die AD/DA-Ablaufsteuerung die Abtast-Halte-Schaltungen entsprechend schaltet, wird letztlich nach wiederholtem Vergleich der Spannungen optimale Gleichheit zwischen diesen Kapazitäten ermittelt. Damit ist der Abgleich

2 4 18 1 3

für diese Bitstelle abgeschlossen und dem Speicher die zum Schalten des Korrekturkapazitätsnetzwerkes notwendigen Infor~ mationen dafür eingeschrieben*

Weiterhin ist es möglich_s die entstehenden Spannungen direkt analog-digital zu wandeln und die dabei entstehenden Codewörter der digitalen Verarbeitungseinheit zuzuführen. Ebenfalls ist es möglich, aus den entstehenden Spannungen die Differenzspannung zu gewinnen, diese analog-digital zu wandeln und das so entstehende Codewort der digitalen Verarbeitungseinheit zuzuführen »

Diese steuert die AD/DA~Ablaufsteuerung und den Speicher derart, daß in einem Auswertezyklus die Information zur jeweiligen Umschaltung der Korrekturkapazitäten des geschalteten Korrekturkapazitätsnetzwerkes dem Speicher eingeschrieben wird« In diesen Fällen ist einerseits zwischen dem Ausgang des Verstärkers und dem Eingang der digitalen Verarbeitungseinheit ein AD-Wandler zwischenzuschalten, andererseits ist zwischen die Ausgänge der Abtast-Halte-Schaltungen und den Eingang der digitalen Verarbeitungseinheit ein Differenzverstärker mit nachfolgendem AD-Wandler zu.schalten«

Bei den Anordnungen mit Abtast-Halte-Schaltungen ist es jeweils möglich, auf eine Abtast-Halte-Schaltung zu verzichten. Letztlich ist es möglich, die gesamten Schaltungsanordnungen integriert aufzubauen.

2 2 41 8 1 4

Ausführungsbeispiel

Die Erfindung soll an einem Ausführungsbeispiel näher erläutert werden. Die zugehörige Zeichnung zeigt die prinzipielle Schaltungsanordnung zur Durchführung des Verfahrens bei Anwendung von Kapazitätsnetzwerken.

In der Abgleichphase bleibt die Referenzspannung am geschalteten Kapazitätsnetzwerk 1 angelegt. Die digitale. Verarbeitungseinheit 7 setzt in Verbindung mit der AD/DA-Ablaufsteuerung 3 und dem Speicher 5 die einer Bitstelle entsprechende Kapazitätsstruktur· Zum Abgleich für diese Bitstelle werden zwei Spannungen aus dem mit dem Korrekturkapazitätsnetzwerk 6 gekoppelten Kapazitätsnetzwerk 1 gewonnen. Dabei entspricht die eine Spannung der für diese Bitstelle herangezogenen Kapazität, die andere der die niederwertigen Bits verkörpernde Kapazität. Beide Spannungen v/erden über Abtast-Halte-Schaltungen 8 dem Komparator 2 zugeführt. Durch Umschalten von Korrekturkapazitäten des Korrekturkapazitätsnetzwerkes 6, wobei die AD/DA-Ablaufsteuerung 3 die Abtast-Halte-Schaltungen 8 entsprechend schaltet, wird letztlich nach wiederholtem Vergleich der Spannungen optimale Gleichheit zwischen diesen Kapazitäten ermittelt. Damit ist der Abgleich für diese Bitstelle abgeschlossen und dem Speicher 5 die zum Schalten des Korrekturkapazitätsnetzwerkes 6 notwendigen Informationen dafür eingeschrieben.

Der im Fall der DA-Umsetzung benötigte Verstärker 4 bleibt beim Abgleich an Punkt B angeschlossen.

Claims (9)

1, Verfahren zum Selbstabgleich von AD/DA-Umsetzern, bei dem ein geschaltetes Kapazitätsnetzwerk, gekoppelt mit einem geschalteten Korrekturkapazitätsnetzwerk, mit zugeordnetem Speicher, ein Verstärker, ein mit Abtast-Halte-Schaltungen an den Eingängen versehener Komparator und eine AD/DA-AblaufSteuerung zur Umsetzung benutzt .wird, dad urch ge kenn- _ze_ichnejt, daß eine digitale Verarbeitungseinheit (7) in Verbindung mit der AD/DA-Ablaufsteuerung (3) und dem Speicher (5) in bekannter Weise die einer Bitstelle entsprechende Kapazitätsstruktur setzt, daß in einem ersten Schritt die Spannung, die der für diese Bitstelle herangezogenen Kapazität entspricht, in einer Abtast-Halte-Schaltung (8) gespeichert wird, daß in einem zweiten Schritt die Spannung, die der für diese Bitstelle die niederwertigen Bits verkörpernden Kapazität entspricht, ebenfalls in einer Abtast-Halte-Schaltung (8) gespeichert wird, wobei beide Abtast-Halte~Schaltungen (8) durch die AD/DA-Ablaufsteuerung (3) gesteuert werden, daß beide Spannungen an die Eingänge des Komparators (2) gelegt werden, daß durch den Komparator (2) ein Vergleich, durchgeführt wird, daß nach Auswertung des Vergleichs in.der digitalen Verarbeitungseinheit (7) und damit verbundener bekannter Umschaltung von Korrekturkapazitäten im geschalteten Korrekturkapazitätsnetzwerk. (6) nach wiederholtem Durchlauf dieser Routine letztlich optimale Gleichheit zwischen den durch die Spannungen repräsentierten Kapazitäten ermittelt wird, nach deren Erreichen dem Speicher (5) die zum Schalten des geschalteten Korrekturkapazitätsnetzwerkes (6) notwendigen Informationen eingeschrieben sind.

2 2 418 1 ₆

2«. Verfahren nach Punkt 1₃ dadurch gekennzeichnet, daß die ent-

P.H In >! ! Mill !' I ITIIHIBWI m im. T~n ll HY I—H lllilllnlI wi IiimI^ '

stehenden Spannungen direkt analog-digital gewandelt werden, daß die entstehenden Codewörter der digitalen Verarbeitungseinheit (7) zugeführt werden, wobei diese die AD/DA-Ablauf-Steuerung (3) und den Speicher (5) derart steuert, daß in einem Auswertezyklus die Information zum Umschalten der Korrekturkapazitäten dem Speicher (5) eingeschrieben wird«

2 2 4 18 1 5 -

Erfindungsanspruch .

3# Verfahren nach Punkt 1 und 2, dadurch gekennzeichnet, daß aus den entstehenden Spannungen die Differenzspannung gewonnen und analog-digital gewandelt wird und daß das entstehende Codewort der digitalen Verarbeitungseinheit (7) zugeführt wird. .

4. Schaltungsanordnung zur Durchführung des Verfahrens nach Punkt 1, dadurch gekennzeichnet, daß die Eingänge des Komparators (2) über je eine Abtast-Halte-Schaltung (8) mit Punkt B, daß der Komparator (2) mit der digitalen Verarbeitungseinheit (7), diese einmal mit der AD/DA-Ablaufsteuerung (3), zum anderen mit dem Speicher (5), und daß die AD/DA-Ablaufsteuerung (3) mit den Abtast-Halte-Schal-

• tungen (8) verbunden sind«

5. Schaltungsanordnung nach Punkt 4, dadurch gekennzeichnet, daß ein Eingang des Komparators (2) mit Punkt B direkt verbunden ist.

6. Schaltungsanordnung nach Punkt 2 und 4» dadurch gekennzeichnet, daß der Verstärker (4) über einen AD-Wandler mit der digitalen Verarbeitungseinheit (7) verbunden ist,

7· Schaltungsanordnung nach Punkt 3 und 4, dadurch gekennzeichnet, daß zwischen den Abtast-Halte-Schaltungen (8) und der digitalen Verarbeitungseinheit (7) ein Differenzverstärker mit nachfolgendem AD-Wandler geschaltet ist.

8. Schaltungsanordnung nach Punkt 7, dadurch gekennzeichnet, daß ein Eingang des Differenzverstärkers direkt mit Punkt B verbunden ist.

9· Schaltungsanordnung nach Punkt 4 bis 8, dadurch gekennzeichnet, daß die gesamte Schaltungsanordnung integriert aufgebaut ist.

Hierzu 1 Seite Zeichnungen