DD152886A1 - Digitaler frequenz-und phasenvergleicher - Google Patents

Abstract

Die Erfindung betrifft einen digitalen Frequenz- und Phasenvergleicher, der als Indikatorschaltung, in Frequenz- und Phasenmessgeraeten oder in Phasenregelkreisen anwendbar ist. Ziel der Erfindung ist es, durch zusaetzliche Schaltmittel stoer- und fehlerfreie Phasenvergleichsausgangssignale bereitzustellen. Erfindungsgemaess ist der Ausgang eines ersten T-Triggers fuer das nichtnegierte Signal mit dem Ausgang eines zweiten T-Triggers fuer das negierte Signal und mit dem Ausgang eines RS-Triggers fuer das negierte Signal durch ein NAND-Gatter verknuepft. Entsprechend sind die anderen Ausgaenge der T-Triggers mit dem genannten Ausgang des RS-Triggers durch ein weiteres NAND-Gatter verknuepft. Ausserdem ist an den Setzeingang jedes T-Triggers der Ausgang je eines weiteren NAND-Gatters angeschaltet, das den Ausgang des T-Triggers fuer das negierte Signal mit dem ersten bzw. mit dem zweiten Ausgang des Frequenzvergleichers verknuepft. Zwei weitere NAND-Gatter, die einander entsprechende Ausgaenge der T-Trigger verknuepfen, liefern das Setz- bzw. Ruecksetzsignal fuer des RS-Trigger.

Description

-4-22 3 3 83

Digitaler Frequenz- und Phasenvergleicher

Anwendungsgebiet der Erfindung

Die Erfindung betrifft einen digitalen Frequenz- und Phasenvergleicher, der als Indikatorschaltung, in Frequenz- und Phasen- · meßgeräteii oder als wesentlicher Bestandteil eines Phasenregelkreises (Phase-locked-loop. Phase-locked-Oszillätor) verwendbar ist. Der Einsatz eines Phasenregelkreises ist in vielen Bereichen der Technik möglich, so zum Beispiel als Frequenzdemodulator, als Hachlauf- oder Phasensynchronfilter, als Frequenzvervielfacher und als Syiichrcrdsationsschaltimg, wie sie in der Fernsehtechnik zur Synchronisation des Zeilenfrequensgenerators mit den Zeilensvnchronimpulsen verwendet wird.

Charakteristik der bekannten technischen Lösungen Bekannte technische Lösungen erzeugen aus den beiden periodischen Eingangssignalen vier periodische Ausgangssignale„ Das erste Ausgangssignal ist der Funktionseinheit Frequenzverglei~ cher zugeordnet und zeigt an. daß die Frequenz des ersten Eingangssignals größer als die Frequenz des zweiten Eingangssignals ist. Das zweite ebenfalls der Funktionseinheit Frequenzvergleicher zugeordnete Ausgangssignal signalisiert die umgekehrten Frequenzverhältnisse zwischen den beiden EingangsSignalen. Das dritte sowie das vierte Ausgangssignal sind der Funktionseinheit Phasenvergleicher zugeordnet und ergeben sich aus der Umsetzung der Phasenbeziehung der beiden Eingangssignale in eine proportionale Pulslänge. Je nach Vorzeichen der Phasenbeziehung zwischen den beiden Eingangssignalen dürfen entweder nur das dritte und das erste oder nur das vierte und das zweite Ausgangssignal aktiv sein.

- 2 - 2 2 d d ü d

Bekannte technische Lösungen erfüllen diese Forderung nicht prinzipiell zu jedem Zeitpunkt«. '

Sind die Frequenzen der Eingangssignale ungleich, erkennt das ein Frequenz- und Phasenvergleicher vom Stand der Technik nur verbunden mit dem Nachteil der Falschbildung des dritten und vierten Ausgangssignals bzw. er.liefert störbehaftete dritte und vier« te Ausgangssignale ο .

Die nachstehenden Ausführungen setzen eine positive Logik und die übliche Zuordnung voraus, d.h_o, Highpegel -entspricht einer logischen 1 und' Lowpegel einer logischen 0. '

Bekannt ist ein Phasenvergleicher (BRD-Offenlegungsschrift Nr. 2707 130, beschrieben im Stand der Technik)_s bestehend aus zwei taktflankengesteuerten D-Triggern mit RückSetzeingang und einem NAND-Gatter mit zwei Eingängen« Die Ausgänge der beiden' D-Trigger für die nichtnegierten Signale liefern das' dritte bzw* vierte Ausgangssignal, Der Ausgang jedes D—Triggers für das nichtnegierte Signal ist mit je einem Eingang des NAND-Gatters verbunden. Der Pegel des Ausgangs des NAND-Gatters liegt am Rücksetzeingang beider D-Trigger an. Der Rücksetzeingang hat eine höhere Priorität als der Takteingang. Bei beiden D~Triggern ist jeweils der D~Ein~ gang auf Highpegel gelegt. Im Grundzustand sind beide D-Trigger rückgesetzt ο Liegt Frequenzgleichheit zwischen den beiden Eingangssignalen vor, so setzt die zuerst ankommende Low-High-Flanke eines Eingangssignals den entsprechenden D-Trigger und eines der beiden Ausgangssignale wird dadurch aktiv. Die um eine bestimmte Phasendifferenz später ankommende Low-High-Flanke des anderen Eingangssignals setzt nun auch den anderen D~Trigger_s bewirkt aber damit einen Lov/pegel am Ausgang des NAND-Gatters, was zum Rücksetzen beider D-Trigger führt. Die Phasendifferenz der beiden Eingangssignale wurde also in eine entsprechende Pulsdauer umgesetzt *, und das Vorseichen der Phasendifferenz ist an der Nummer des Ausgangs des Phasenvergleichers erkennbar.- Unzulässig ist aber der zum Rücksetzen beider D-Trigger nötige Highpegel am Ausgang

" -3 - 223 383

des betreffenden D-Triggers, der theoretisch nur beim entgegengesetzten Vorzeichen der Phasendifferenz gesetzt sein darf.

Es ist naheliegend, den beschriebenen bekannten Phasenvergleicher zu einem Frequenz- und Phasenvergleicher zu ergänzen, indem bei beiden D-Triggern ihr D-Eingang mit dem jeweils zugehörigen Ausgang für das negierte Signal verbunden wird, wodurch sie als T-Trigger arbeiten. Außerdem sind noch zwei weitere taktflankengesteuerte D-Trigger erforderlich. Die D-Eingänge dieser beiden weiteren D-Trigger führen ständig Lowpegel. Der Ausgang des NAND-Gatters ist zusätzlich noch mit den Setzeingängen beider D-Trigger verbunden. Die Setzeingänge haben eine höhere Priorität als die zugehörigen Takteingänge. Der Ausgang des einen T-Triggers für das negierte Signal' ist mit dem Takteingang des einen weiteren D-Triggers und der entsprechende Ausgang des anderen T-Triggers ist mit dem Takt eingang des anderen weiteren D-Triggers verbunden. Im Grundzustand sind diese beiden D-Trigger gesetzte Das Prinzip des Frequenzvergleiches; beruht nun darauf, daß "bei Frequenzgleichheit der beiden Eingangsfrequenzen am Takteingang eines der beiden weiteren D-Trigger immer dann eine Low-High-Flanke erscheint, wenn gerade der Setzeingang aktiviert ist und so diese Taktflanke unwirksam macht. Hierfür ist allerdings erforderlich, daß die genannte, beim Rücksetzen der beiden T-Trigger auftretende Low-High-Flanke abgeklungen ist, solange der Setzeingang noch aktiviert ist. Die beiden T-Trigger und das NAND-Gatter des Phasenvergleichers müssen demnach, die entsprechenden Schalt Zeitbedingungen bei Berück·-* sichtigung von Temperatureinflüssen und Alterungsprozessen stets erfüllen.» '

Stehen die Frequenzen des ersten und zweiten Eingangssignals beispielsv/eise im Verhältnis 2 ; 1 zueinander, so aktiviert die erste Low-High-Flanke des ersten Eingangssignals das dritte Ausgangssignal. Die zweite Low-High-Flanke des ersten Eingangssignals inaktiviert das dritte Ausgangssignal und die nun folgende Low-High-Flanke des zweiten Eingangssignals aktiviert das vierte Ausgangssignal, so daß ein falsches Vorzeichen der Phasendifferenz beider Eingangssignale vorgetäuscht- wird. ~ .

.- 4

Ziel der PJr f ladung · , .

Das Ziel der Erfindung besteht darin, einen digitalen Frequenz« und Phaaenvc-rgleicher zur Verfügung zu stellen, dessen Phasen» Vergleichsausgangssignale nicht mit Störsignalen überlagert und auch' bei ungleichen Frequenzen der Eingangssignale nicht fehlerbehaftet sind und der keine besonde-ren Schalt Zeitbedingungen an die verwendeten Baustufen stellt»

Darlegung des Wesens der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, durch zusätzliche Schaltmittel die Übertragung von Störsignalen auf die Phasen« vergleichsausgänge zu verhindern, den durch die zweite aktive Planke des höherfrequenten Eingangssignals rückgesetzten T-Trigr ger wieder zu setzen, bevor die erste aktive Planke des Eingangssignals niedrigerer Frequenz eintrifft und die Aktivierung der Setzeingänge der D-Trigger bis zum erfolgten Rücksetzen der beiden T-Trigger unabhängig von den Schaltzeit en aller verwendeten Baustufen zu sichern«

Die Erfindung bezieht sich auf einen digitalen Frequenz- und Phasenvergleicher mit einem ersten T-Trigger, der durch ein erstes Eingangssignal getriggert wirdj mit einem zweiten T-Trig« ger der durch ein zweites Eingangssignal getriggert wird, mit einem ersten HAltfD-Gatter, dessen beiden Eingänge an die Ausgänge der beiden T-Trigger für das nichtnegierte Signal geführt sind und dessen Ausgang an einen Verbindungspunkt angeschlossen ist, der mit den Rücksetzeingängen der beiden T-Trigger verbunden ist und mit einem Frequenzverglelcher, der einen ersten und einen zweiten Ausgang aufweist,, Am ersten Ausgang tritt ein erstes Ausgangssignal aufs das eine logische 1 darstellt, falls die Frequenz des ersten Eingangssignals größer ist als die Frequenz des zweiten Eingangs signals«, . Entsprechend tritt am zweiten Ausgang ein zweites Ausgangssignal auf, das eine logische 1 darstellt, falls die Frequenz des ersten Eingangssignals kleiner ist als die Frequenz des zweiten Eingangssignals« Dabei besteht der. Frequenzvergleicher vorzugsweise aus zwei taktflankengesteuerten. D-Triggern, deren D-Eingänge auf einem Potential liegen, das einer

_ 5 -. 223 383

logischen 0 entspricht, deren Takteingänge je an einen der Ausgänge der T-Trigger für das.negierte Signal angeschlossen sind und deren Setzeingänge mit dem genannten Verbindungspunkt verbunden sind.

Erfindungsgemäß ist ein zweites NAND-Gatter vorhanden, dessen erster Eingang an den Ausgang des ersten T-Triggers für das nichtnegierte Signal, dessen zweiter Eingang an den Ausgang des zweiten T-Triggers für das negierte Signal und dessen dritter' Eingang an den genannten Verbindungspunkt geführt ist. Des weiteren ist ein drittes NAND-Gatter vorgesehen, dessen erster Eingang an den Ausgang des zweiten T-Triggers für das nichtnegierte Signal, dessen aweiter Eingang an den Ausgang des ersten T-Triggers für das negierte Signal und dessen dritter Eingang an den genannten Verbindungspunkt angeschlossen ist. Den.Ausgängen des zweiten und des dritten NAND-Gatters ist das negierte dritte bzw. vierte Ausgangssignal für den Phasenvergleich entnehrabar.

Ein 'weiteres Merkmal der Erfindung sieht ein viertes NAND-Gatter vor, dessen einer Eingang mit dem ersten Ausgang des Prequenzvergleichers, dessen anderer Eingang mit dem Ausgang des ersten T-Triggers für das negierte Signal und dessen Ausgang mit dem Setzeingarig des ersten T-Triggers in Verbindung steht. Des weiteren ist ein fünftes NAND-Gatter vorgesehen, dessen einer Eingang an den zweiten Ausgang des Frequenzvergleichers, dessen anderer Eingang an den Ausgang des zweiten T-Triggers für das negierte Signal und dessen Ausgang an den Setzeingang des zweiten T-Triggers angeschaltet ist. .

Eine zweckmäßige Ausgestaltung der Erfindung sieht einen zwischen den Ausgang des ersten NAND-Gatters und den genannten Verbindungspunkt eingefügten RS-Trigger' vor, dessen Ausgang für das negierte Signal an den Verbindungspunkt, dessen Setzeingang an den Ausgangdes ersten NAND-Gatters und dessen Rücksetzeingang an den Ausgang eines .sechsten NAND-Gatters geführt ist, das die Ausgänge der beiden T-Trigger für das negierte.Signal miteinander verknüpfte.

2 3 3 8 3

Sämtliche vorstehend.aufgeführten Trigger sind bistabile Kippschaltungen« Ihre Setz- und Rücksetzeingänge v/erden beim Anlegen einer logischen 0 aktiv, ihre sonstigen Eingänge bei.einer logischen 1 bzw. beim Übergang von einer logischen 0 auf eine logische 1. Alle Setz- und Rücksetzeingänge haben eine höhere Priorität als die .sonstigen Eingänge desselben Triggers»

Im Grundzustand sind die T-Trigger und der RS-Trigger rückgesetzt, die D-Trigger gesetzt und beide Eingangssignale inaktiv. Das zuerst aktiv werdende Eingangssignal setzt den jeweiligen T-Trigger, aktiviert damit das zugehörige dritte bzw. vierte Ausgangssignal und blockiert das vierte bzw. dritte Ausgangssignal« Das erste und das zweite Ausgangssignal bleiben inaktiv» Trifft beispielsweise das erste Eingangssignal zuerst ein, dann wird der erste T-Trigger gesetzt, das dritte Ausgangssignal aktiv und das vierte Ausgangssignal blockiert. Pur den weiteren zeitlichen Verlauf ergeben sich nun zwei Fälle;

- Es trifft das zweite Eingangssignal ein und setzt den zweiten T-Trigger_o Die Polge davon ist die Inaktivierung auch des dritten Ausgangssignals und die Bildung des Setzsignals für den RS-Trigger, dessen Ausgang für das negierte Signal jetzt die Blockierung der Ausgänge des zweiten und des dritten HAWD-Gatters übernimmt und die T-Trigger wieder in ihren Grundzustand bringt. Erst durch das erfolgte Rücksetzen der T-Trigger entsteht das Rücksetzsignal für den RS-Trigger und der gesamte Frequenz- und Phasenvergleicher ist wieder im Grundzustand oder '

- es trifft nochmals das erste Eingangssignal ein und setzt den ersten T-Trigger selbst wieder zurück«, Das Resultat ist ein Aktivwerden des ersten Ausgangssignals, was zur Bildung des Setzsignals für den ersten T-Trigger führt, damit das dritte Ausgangssignal wieder aktiv macht und so die Punktionseinheit Phasenvergleicher wieder in den Zustand wie vor dem nochmaligen Eintreffen'des ersten Eingangssignals bringt. Der eben beschriebene Vorgang wiederholt sich solange, bis irgendwann das zweite Eingangssignal eintrifft.

. .- 7 - 22 3 3 83

Der erfindungsgemäße Frequenz- und Phasenvergleicher liefert störfreie dritte und vierte Ausgangssignale, da diese Signale mit/tels des zweiten und des dritten NAND-Gatters miteinander verknüpft werden. Auch bei ungleichen Frequenzen der Eingangs-. signale sind das dritte und das vierte Ausgangssignal fehlerfrei, da der vom höherfrequenten Eingangssignal rückgesetzte T-Trigger mittels des vierten bzw. fünften NAND-Gatters sofort wieder gesetzt wird. Ein weiterer Vorteil der Erfindung besteht darin, daß die zu ihrer Realisierung verwendeten Baustufen keine besonderen .Schaltzeitbedingungen erfüllen müssen, was durch Einsatz des.RS-Triggers erreicht \vurde. Da dieser erst durch das Rücksetzen beider T-Trigger selbst rückgesetzt wird, führt sein Ausgang für das negierte Signal zwangsläufig bis zum abgeschlossenen Rücksetzen der T-Trigger die erforderliche logische O₀

Ausführungsbeispiel

Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden. In der zugehörigen Zeichnung zeigens

Fig* 1 ι das Pr.inzipschaltbild

Fig«, 2.1 zugehörige Signal verlaufe bei Eingangssignalen gleicher Frequenz

Fig, 3: zugehörige Signalverläufe bei Singangssignalen unterschiedlicher Frequenz«

Die folgenden Erläuterungen zum Ausführungsbeispiel beziehen sich auf Figo 1o Der Ausgang 1 des als T-Trigger verschalteten D-Triggers 2 für das nichtnegierte. Signal ist mit einem Eingang des NAND-Gatters 3 und mit einem Eingang des NAND-Gatters 4 verbunden. Vom Ausgang desselben D-Triggers 2 für das negierte Signal führt eine Verbindung zu jeweils einem Eingang der NAND-Gatter 5; 6; 7 und zum Takteingang des D-Triggers 8_O

Analog dazu ist der Ausgang 9 des als· T-Trigger verschalteten D-Trigg.ers 10 für- das .nichtnegierte Signal an je einen Eingang der NAND-Gatter 3 und 7 angeschlossen. Der Ausgang desselben D-Triggers 10 für das negierte Signal ist mit je -einem Eingang der NAND-Gatter 4i 6; 11 und mit dem Takteingang des D-Triggers 12 verbunden.

„3- <& <£ α ^ Q <ö

Die D-Eingänge der B-Trigger 8· und 12 liegen auf Nullpotential. Der Ausgang 13'des NAND-Gatters 3 ist mit einem Eingang des NAND-Gatters 14 und der Ausgang 15 des NAND-Gatters 6 ist mit einem Eingang des NAND-Gatters 16 verbunden. Die NAND-Gatter 14 und 16" sind zu einem RS-Trigger verschalten und vom Ausgang 17 des NAND-Gatters 16, der den Ausgang des RS-Triggers für das negierte Si-. gnal darstellt, führt eine Verbindung zu jeweils einem Eingang der NAND-Gatter 7 und 4* zu den Rücksetzeingängen der D-Trigger 2 und 10 und· zu den Setzeingängen der D-Trigger 8 und 12. Der Ausgang 18 des NAND-Gatters 5 ist an den Setzeingang des D-Triggers 2 und der Ausgang 19 des NAND-Gatters 11 ist an den Setzeingang des D-Triggers 10 angeschlossen. Der Ausgang des D-Triggers 8'für das negierte Signal ist mit einem Eingang des NAND-Gatters 5 und der Ausgang des D-Triggers 12 für das negierte Signal ist . mit einem Eingang des NAND-Gatters 11 verbunden. Die dem Frequenzund Phasenvergleicher zugeführten beiden Eingangssignale 20, 21 liegen am Takteingang des D-Triggers 2 bzw«, des D-Triggers 10 an. Das erste Ausgangssignal in negierter Form ist am Ausgang 22 des D-Triggers 8, das zweite Ausgangssignal in negierter Form ist am Ausgang 23 dos D-Triggers 12, das dritte Ausgangssignal in negierter Form ist am Ausgang 24 des NAND-Gatters 4 und das vierte Ausgangssignal in negierter Form ist am Ausgang 25 des NAND-Gatters 7 abgreifbar» Alle Setz- und Rücksetzeingänge der D-Trigger haben eine, höhere Priorität als die entsprechenden Takteingangs«

Im Ausführungsbeispiel werden eine positive Logik und die übliche Zuordnung vorausgesetzt_s d.h.» , Highpegel entspricht einer logischen 1 und Lowpegel einer 'logischen 0. Alle Setz- und Rücksetzeingänge sind Low-aktiv« Alle D-Trigger sind taktflankengesteuert bezüglich der Low-High-Flanke des Taktes, Im Grundzustand sind die D-Trigger 2^ 10 und der aus den NAND-Gattern 14| 16 gebildete RS-Trigger rückgesetzt und die D-Trigger 8 und 12 gesetzt, wodurch alle negierten Ausgangssignale auf Highpegel liegen und damit inaktiv sind. '

Der dynamische Betrieb des Frequenz- und Plmsenvergleichers ist in Fig.. 2 und 3 verdeutlicht. Die folgenden Ausführungen beziehen

. - 9 - · 223 383

sich zunächst auf Fig« 1. und 2;

Trifft zum Beispiel die Low-High-Flanke des zweiten Eingangssignals 21 ein, dann setzt diese den D-Trigger 10. Das Signal 26 an seinem Ausgang 9 nimmt Highpegel an, wodurch das negierte vierte Ausgangssignal 27 am Ausgang 25 des -NAND-Gatters 7 aktiv wird, d.h., auf Lowpegel übergeht. Soll zwischen den Eingangssignalen 20 und 21 Frequenzgleichheit vorliegen, muß vor der nächsten Low-High-Flanke'des zweiten Eingangssignals -21 die Low-High-Flanke des ersten Eingangssignals 20 erscheinen und den D-Trigger 2 setzen, wobei das Signal 28 an seinem Ausgang 1 Highpegel annimmt» Die Folge davon ist ein Highpegel am Ausgang-25 des NAND-Gatters 7, d.h», ein wieder inaktives negiertes viertes Ausgangssignal Der genannte Übergang des Signals 28 auf Highpegel hat weiterhin zur Folge, daß das Signal 29 am Ausgang 13 des NAND-Gatters 3 auf Lowpegel übergeht, v/odurch der aus den NAND-Gattern 14i 16 gebildete RS-'Trigger gesetzt wird, das Signal .30 an Ausgang 17 des NAND-Gatters 16 demnach Lowpegel annimmt. Das Signal 30 setzt durch seinen Lowpegel die D~Trigger 2\ 10 zurück, wobei die Signale 26 und 28 wieder auf- Lowpegel übergehen« Signal 30 übernimmt. weiterhin die Blockierung der Ausgänge 24J 25 der NAND-Gatter 4; 7» so daß das negierte dritte Ausgangssignal 31 am Ausgang 24 und das negierte vierte Ausgangssignal 27 am Ausgang 25 weiterhin Highpegel führen. Während des Rücksetzens der D-Trigger 2 und 10 entsteht an den Takt eingängen der D-Trigger 8 und 12 jeweils eine Lov/-High-Flanke. Da aber zu dieser Zeit an den Setzeingängen der D-Trigger 8 und 12 der Lowpegel des Signals 30 anliegt, führen die genannten Low-H±gh~Flanken nicht zum Einschreiben einer logischen Null in die beiden D-Trigger 8 und 12. Die Ausgabe "Frequenzgleichheit^M ist die Folge. Nach erfolgtem Rücksetzen der D-Trigger 2 und 10 führt das Signal 32 am Ausgang 15 des NAND-Gatters 6 Lov/pegel, wodurch der aus den NAND-Gattern 14; 16 bestehende RS-Trigger rückgesetzt wird, womit der Grund*- · zustand des Frequenz- und Phasenvergleichers wieder hergestellt ist* ' ·

Die nun folgenden Ausführungen beziehen sich auf Fig» 1 und 3:

in "J y < -4 H °t

·- TU ~ <£ <& C# *3 Ö v*

Erscheinen zwei Low-High-Flanken beispielsweise des zweiten Eingangssignal .21 'hintereinander, so setzt die¹ erste den B-Trigger 10 und 'die'zweite setzt ihn wieder zurück, wodurch sich der dargestellte Verlauf des Signals 26 an seinem Ausgang 9 ergibt e Das genannte Rücksetzen des D-Triggers 10 erfolgt.demnach, ohne daß ein Rücksetzsignal, d.h. ein Signal 30 mit Lowpegel, an seinem Rücksetzeingang anlag« Die während des Rücksetzens von D-Trigger 10 entstehende Low-High-Flanke am Takteingang des D-Triggers 12 schreibt in diesen eine logische Null ein (Übergang des negierten zweiten Ausgangssignals 34 auf L'owpegei am Ausgang 23) und ermöglicht damit.die Bildung eines Signals 33 am Ausgang 19 des NAND-Gatters 11, das zum Setzen des D-Triggers 10 führt. Das erfolgte Setzen von D-Trigger 10 hebt das Signal 33 selbst wieder auf. Fehlte diese Rückkopplung vom D-Trigger 12 über das NAND-Gatter 11 zum D-Trigger 10, so würde der D-Trigger 10' rückgesetzt bleiben«. Eine nun eintreffende Low-High-Flanke des ersten Eingangssignals 20, die den D-Trigger 2 setzt, würde das negierte dritte Ausgangssignal 31 am Ausgang 24 des NAND-Gatters 4 aktivieren und somit eine dem Vorzeichen nach falsche Phasenbeziehung zwischen den beiden Eingangssignalen 20j 2 1 vortäuschen»

Claims (2)

223 383 Erfindungsanspruch

1. Digitaler Frequenz- und Phasenvergleicher mit einem ersten

.> ' und mit einem zweiten T-Trigger$ mit einem ersten NAND-Gat~ . ter, dessen beiden Eingänge an die Ausgänge der beiden T- · Trigger für das nichtnegierte Signal geführt sind und dessen Ausgang an einen Verbindungspunkt angeschlossen ist, der mit den Rücksetzeingängen der T-Trigger verbunden ist und mit einem Frequenzvergleicher, der einen ersten und einen zweiten Ausgang aufweist und vorzugsweise aus zwei D-Triggern besteht, deren D-Eingänge auf einem Potential liegen-, das einer logischen 0 entspricht, deren Takteingänge je an einen der Ausgänge der T-Trigger für das negierte Signal angeschlossen sind und deren Setzeingänge mit dem genannten Verbindungspunkt verbunden sind, gekennzeichnet durch ein zweites NAND-Gatter (4), dessen erster Eingang an den Ausgang (1) des ersten T-Triggers . (2) für das nichtnegierte Signal, dessen zweiter Eingang an den Ausgang des zweiten T-Triggers (10) für das negierte Signal und dessen dritter Eingang an den genannten Verbindungspunkt geführt ist, durch ein drittes NAND-Gatter (7), dessen erster Eingang an den Ausgang (9) des zweiten T-Triggers (10) für das nichtnegierte Signal, dessen zweiter Eingang an den Ausgang des ersten T-Triggers (2) für das negierte· Signal und dessen dritter Eingang an den genannten Verbindungspunkt angeschlossen ist, durch ein viertes NAND-Gatter (5)₅ dessen einer Eingang mit dem ersten Ausgang des Prequenzvergleichers (8; 12) dessen anderer Eingang mit dem Ausgang des ersten T-Triggers (2) für das negierte Signal und dessen Ausgang (18) mit dem Setzeingang des ersten T-Triggers (2) in Verbindung steht und durch ein fünftes NAND-Gatter (11), dessen einer Eingang an den zweiten Ausgang des Prequenzvergleichers (8; 12), dessen anderer Eingang an den Ausgang des zweiten T-Triggers (10)für das negierte Signal und dessen Ausgang (Ί.9) an den Setzeingang des zweiten T-Triggers (.10) angeschaltet ist.

2. Digitaler Frequenz- und Phasenvergleicher nach. Punkt 1, gekennzeichnet durch einen zwischen den Ausgang (13) des ersten. NAND-Gatters (3) und den genannten Verbindungspunkt eingefügten

«S-, «a» \j! %s^ V/ W*

RS-T'rigger · (14; 16), dessen Ausgang (17) für das negierte Signal an den Verbindungspunkt_$ dessen Setzeingang an den Ausgang (13) des ersten NAED-Gatters (3) und dessen Rücksetz* eingang an den Ausgang (15) eines sechsten NAJMD-Gatters (6) geführt ist, das die Ausgänge der beiden T-Trigger (2j 10) für das negierte Signal miteinander verknüpfte

lieizuj^L-Seiten Zeichnungen'