DD132215B1 - Mikroprozessorgesteuerter peripherieanschluss mit direktem speicherzugriff - Google Patents

Description

Titel der Erfindung

Mikroprozessorgesteuerter Peripherieanschluß mit direktem Speicherzugriff

Anwendungsgebiet der Erfindung

Die Erfindung betrifft einen mikroprozessorgesteuerten Peripherieanschluß mit direktem Speicherzugriff zum Anschluß von peripheren Geräten mit hoher Datenübertragungsgeschwindigkeit, vorzugsweise Diskettenspeichern, an solche mikroprozessorgesteuerte Systeme, bei denen der Mikroprozessor auf Grund seiner Arbeitsgeschwindigkeit nicht in der Lage ist, den Datenaustausch zwischen peripherem Gerät und Arbeitsspeicher des Systems zu steuern, so daß der Datenverkehr durch einen unabhängig vom Mikroprozessor arbeitenden direkten Speicherzugriff erfolgen muß.

Charakteristik der bekannten technischen Lösungen

Derartige direkte Speicherzugriffe (auch als DSK = Direkter Speicherkanal oder J)LIA = Direct i.Iemory Access bezeichnet) sind bekannt (radio fernsehen elektronik, Heft 6/77 Seite 197 - 198). Es ist ferner ein Llikrorechner mit DSK bekanntgeworden, dessen Struktur in 7ig, 9 dargestellt ist. Die DSK-Steuerung beruht darauf, daß der- Llikroprozessor (auch als ZVS = Zentrale Verarbeitungseinheit bezeichnet) zum Zeitpunkt des direkten Speicheraugriffs seitens des peripheren Gerätes übor einen Steueroin&ang (RjJADY) in den V/artezustand

- 199757

versetzt wird. Die Adressierung des Speichers durch den Mikroprozessor erfolgt über Adressenauffangregister, deren Ausgänge über Adressenmultiplexer mit den Ausgängen eines für die Speicheradressierung bei DSK-Betrieb vorgesehenen Adressenzählers zusammengeschaltet werden. Der Datenfluß

* zum Arbeitsspeicher erfolgt über Datenmultiplexer entweder

vom Mikroprozessor über die ZVE-Bustreiber oder vom peripheren Gerät aus über die externe Gerätesteuerung.

Außerdem sind Datenverstärker erforderlich, um die Datenausgänge des Speichers belastungsmäßig an den Eingangsraultiplexer zum ZVE-Datenbus und an die Dateneingänge der externen Gerätesteuerung anzupassen.

Nachteilig ist also, daß zur Realisierung des direkten Speicherzugriffs bei mikroprozessorgesteuerten Systemen ein hoher zusätzlicher Adressenzähler-, Multiplexer- und Verstärkeraufwand erforderlich ist.

Ziel der Erfindung

Ziel der Erfindung ist es daher, den zusätzlichen Aufwand für den direkten Speicherzugriff auf ein Minimum zu reduzieren und dadurch die Ökonomie des Gesamtsystems wesentlich zu verbessern.

Darlegung des Wesens der Erfindung Technische Aufgabe

Der Erfindung liegt die Aufgabe zugrunde, die Nachteile der bekannten technischen Lösungen zu beseitigen, die darin bestehen, daß die Speicheradressen bei Mikroprozessor- und DSK-Betrieb an unterschiedlichen Stellen (in den Adressen-Auffangregistern bzw. dem Adressenzähler) erzeugt und über Adressenmultiplexer ausgewählt werden müssen, daß die Daten vom Mikroprozessor bzw. vom peripheren Gerät über den Speichereingängen vorgeschaltete zusätzliche Datenmultiplexer zusammengeschaltet werden müssen und daß ferner die Speicherausgänge über zusätzliche Datenverstärker an die vergrößerte

Belastung durch die Dateneingänge des peripheren Gerätes bei DSK-Betrieb angepaßt v/erden müssen,

Merkmale der Erfindung 5

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß das vom Mikroprozessor zur Speicheradressierung benutzte Adressenauffangregister vollständig oder teilweise mit der zusätzlichen Funktion eines Adressenzählers ausgestattet v/ird. Dabei richtet es sich nach der in DSK-Betrieb maximal zu übertragenden BlocklÜnge, ob das gesamte Adressenauffangregister eine Zählfunktion bekommen muß oder ob nur der niederwertige Teil des Adressenauffangregisters als Zähler ausgebildet werden muß. Bei Diskettenspeichersteuerungen reicht im allgemeinen ein 8-3it-Zähler, wenn nur Blöcke bis max. 256 Byte übertragen werden nüssen. Die Voreinstellung des Adressenauffangregisters auf die Anfangsadresse des beim DSK-Betrieb zu adressierenden Speicherbereiches erfolgt durch einen Speicheradressierungsvorgang des Mikroprozessors, wie er bein Speicherie- sen abläuft. Mit den Einstelltakt für das 2, (höherwertige) Adreß-Byte v/ird gleichzeitig ein Flip-Flop gesetzt, das über einen Steuereingang den Mikroprozessor in den V/artesustand versetzt. Dieses Flip-Flop kann nur gesetzt werden, wenn ein weiteres, durch den Mikroprozessor voreinstellbares Vorbereitungs-Flip-Flop gesetzt war. Der Byte-Übertragungsvorgang im DSK-Betrieb läuft unter Shakehand-(RUF/ElTD-)Steuerung unabhängig von Mikroprozessor ab, wobei der Adressenzähler ebenso wie ein in jeder DSK-Steuerung zusätzlich vorhandener Bytezähler bei jedem übertragenen Byte weitergeschaitet werden, Der Bytesähler beendet bein ITulldurchgang den DSK-Betrieb, indem er die Steuer-Flip-Flops zurücksetzt.

Die im DSK-Betrieb von Speicher gelesenen Daten gelangen über den Eingangsmultiplexer und über den ZVE-Datenbus zur:: ZVE-Bustreiber. Von ZVE-Dustreiber können die Daten zur externen Gerätectouerung geleitet werden, Diese Datenleitung über den ZY^-Datenbus 1st no;;l:.cii, weil die ZVE-Datenausf'ünge sich

-o-

im V/art ρ zustand der ZYE in hccholmigcn Zustand befinden und damit den ZvE-Da^епЪая nicht beeinflussen« Die in: D3K~3e ·;γ1 eb von pe?":ipjieren Gerät gelenenen Daten werden

über einen zusätzlichen Eingang des bereits vorhandenen Eingangsmultiplexers auf den ZVE-Datenbus und über die ZVE-Bustreiber auf die Dateneingänge des Speichers geleitet. Die Benutzung des ZVE-Datenbus ist auch wieder möglich durch den hochohmigen Zustand der ZVE-Datenausgänge.

Ausführungsbeispiel

Die erfindungsgemäße Lösung soll nachstehend anhand eines Ausführungsbeispiels näher erläutert werden, das den Anschluß eines Diskettenspeichers ("Floppy Disk") an ein mikroprozessorgesteuertes System darstellt

Die zugehörigen Zeichnungen zeigen:

den Mikroprozessor mit Datenbus Pig. 2: das Blockschema der Steuerlogik des Mikroprozessors das Adressenauffangregister des Mikroprozessors das Speicherblockschaltbild die Steuerung des direkten Speicherzugriffs das Blockschaltbild der externen Gerätesteuerung am DSK (Diskettenspeicher-Steuereinheit) Taktdiagramm des Mikroprozessors Diagramm "Lesen eines Datenfeldes" Blockschaltbild des Gesamtsystems Blockschaltbild des Standes der Technik, von dem sich die Erfindung abgrenzt

In Pig. S ist das die erfindungsgenäße Lösung enthaltende Gesamtsystem als Blockschaltbild dargestellt, das einen der Steuerung peripherer Geräte, vorzugsweise von Diskettenspeiehern, dienenden, mit einem Mikroprozessor 1 (z.B. 8008, U 808D) aufgebauten Mikrorechner mit direktem Speicherhanal (DSK) zeigt. Die Bestandteile der Pig. 8 sind in den Figuren 1-6 ausführlich dargestellt. Die Fig. 8 enthält nur die wesentlichsten Verbindungen zwischen den Punktionsgruppen, insbesondere die Adressen- und Datenverknüpfungen, die für die Darstellung der erfindungsgeraäßen Lösung am wichtigsten sind

Dei* Mikroprozessor 1 (Fig. 1; 8; im folgenden mit ZVE be-

Pig.	1:
Pig.	2:
Pig.	3:
Pig.	4:
Pig.	5:
Pig.	6:
Pig.	7a:
Pig.	7b:
Pig.	8:
Pig.	9:

zeichnet) benötigt zwei Takte C1 und C2, die gemeinsam mit den für die Diskettenspeicher-Steuereinheit 17 (Pig. 6; 8) benötigten Takten DTP und IiTP mit einer Frequenz von 500 IdIz durch den quarzgesteuerten Taktgenerator 2 erzeugt werden, Das Anlegen des Eingangssignals READY =0 an die ZVE1 erzeugt einen internen V/artezustand, der benutzt wird, um den direkten Speicherzugriff zu realisieren.

Der Steuereingang IUT der ZVS1 wird nur benötigt, um aus den nach dem Einschalten eingenommenen Stop-Zustand herauszukonmen; für die erfindungsgemäße Schaltung hat er keine Bedeutung, Die Ausgänge SYlT, ZUSO - ZUS2 geben den internen Zustand der ZVE1 an und werden in der Steuerlogik 8 (Pig. 2; 8) benötigt, die die Zusammenarbeit der ZVE1 insbesondere mit dem Adressenauffangregister 9;10 (Pig. 3; 8) und dem Speicher 11; 12 mit Chipselectdecoder 13 (Pig. 4; 8) steuert. Da es sich bei der Steuerlogik 8 um Standardschaltungen handelt, die durch die Struktur der ZVE1 zwangsläufig vorgegeben sind, ist auf eine exakte Darstellung in diesem Zusammenhang verzichtet worden. Die durch die Steuerlogik 8 erzeugten Signale (T1, T2, HUT, SLB, TTosS, USB) sind im Taktdiagramm (Pig. 7a) dargestellt« Die Ein- und Ausgänge D0-D7 stellen den byteorganisierten bidirektionalen ZVE-Datenbus dar, über den Daten, Adressen und Steuerinformationen ein- und ausgegeben werden. Der Zustand der Eingabe in die ZVE 1 ist gekennzeichnet durch das Signal 2ΊΊΤ = 0, wodurch die Open-Collector-Gatter 4 geöffnet und die Potentialwiderstände 5 zugeschaltet v/erden. Durch die Open-Ccllector-Gatter 3; 7 des Eingangsmuitiplexers wird gesteuert, welche Daten auf den Y/IRED-OPi-verknüpf ten Dateneingabebus ElEC - EI37 zugeschaltet v/erden.

Bei der Steuerspannung SLB = 1 werden die an den Gattern 3 anliegenden Speicherausgängo zugeschaltet, bei der Steuerspamiung K 3CH · ILtRB = 1 die an den Gattern 7 anliegenden Ausgänge der Diskettenspeicher-Steuereinheit 17. V/eitere Eingänge dos Eingangsmultiplexers sind für die erfindungsgenäße Schaltung ohne Bedeutung und dashalb nicht mit dargestellt.

Bei dem Signal "IT = 1 kann die SYE 1 über den ZYE-Datenbus DO - D7 Daten ausgeben; aus Gründen der Belastbarkeit ist ate Entkopplung (ictj DatenauGgafcebue. D₁ISO - ."OAB 7 über die ZVE-Bu.s-

treiber 6 nötig (Fig. 1; 8). Wichtig für die erfindungsgemäße Schaltung ist, daß bein Signal EIN = O die zur Eingabe in die ZVE 1 anstehenden Daten auch auf dem Datenausgabebus DAB0-DAB7 anliegen.

Die von der ZVE 1 zur Adressierung des Programmspeichers 11 (Pig, 4) (beim dargestellten Beispiel bestehend aus ROMs oder pROLIs 256 χ 8 Bit) oder des Datenspeichers (Arbeitsspeicher) 12 (Pig. 4) (RAIJs 256 χ 1 Bit) benutzten 14 Bit breiten Adressen werden in 2 Schritten mit den Takten H, T2 (Pig. 2) über den ZVE-Datenbus D0-D7 ausgegeben und müssen in dem Adressenauf fangregist er 9; 10 zwischengespeichert werden. Das Adressenauf fangregister 9; 10 wird erfindungsgemäß teilweise als Zähler ausgebildet. Beim dargestellten Beispiel sollen auf einem Diskettenspeicher maximal 131 Byte lange Blöcke abgespeichert werden; um 131 Byte adressieren zu können, ist ein mindestens 8-stelliger Adressenzähler 9 nötig. Die 14 Adressenleitungen (Fig. 3) sind mit AUB0-AUB7 (niederwertiger Adressenteil) und SAD3-SAD13 (höherwertiger Adressenteil) bezeichnet. Der niederwertige Teil 9 des Adressenauffangregisters 9;1O dient bei OUTPUT-Befehlen zur Aufnahme des Akkumulatorinhaltes, so daß die Adressenleitungen AUB0-AUB7 in diesem Palle die Bedeutung eines Ausgabebus für den Akkumulatorinhalt haben. Die Adresse des durch einen der OUTPUT-Befehle adressierten Ausgabetores wird durch die Adressenleitungen SAD9-SAD13 (Pig· 3) angegeben.

Getaktet werden die Ausgabetore mit dem Übernahmetakt UEB. In Pig. 5 ist die Steuerung des direkten Speichersugriffs durch den Diskettenspeicher dargestellt. Vor Beginn einer Übertragung wird mit dem durch Gatter 15 decodierten OUTPUT-Befehl 0UT10 der als Rückwärtszähler ausgebildete Bytezähler 14 auf die Stellung "Anzahl der zu übertragenden Bytes - 1" voreingestellt. Perner wird durch den OUTPUT-Befehl OUT10 das Flip-Flop 16, das das Signal ICBER (Bereitschaft zum direkten Speicherbetrieb) abgibt, gesetzt.

Nach Übertragung der vorgesehenen Byteanzahl wird durch den Überlauf des Bytezählers 14 das Plip-Plop 16 wieder zurückgesetzt. Bei der Voreinstellung des Bytezählers 14 gibt es fol- ' gende Möglichkeiten:

Bein Standard-Speicherfonnat, das bei Diskettenspeichern verv/endet v/ird, werden auf einer Spur 26 Sektoren gespeichert. 1 Sektor enthält jeweils ein ID-PeId und ein Datenfeld, außerdem ist vor den 1. Sektor eine Indexmarke aufgezeichnet. Das ID-FeId enthält 7 Bytes: ID-Llarke, Spuradresse, 0, Sektoradresse, 0, 2 CRC-Bytes.

Das Datenfeld enthält 131 Bytes: Datenadreßmarke, 128 Datenbytes, 2 CRC-Bytes

Zwischen ID-PeId und zugehörigen Datenfeld befindet sich eine Lücke, bestehend aus 17 Hullbytes, zwischen Datenfeld und folgenden ID-FeId eine solche aus 33 Iiullbytes.

Bein Aufzeichnen eines Datenfeldes nüssen vor der Datenadreßmarke б Iiullbytes und nach den 2. CRC-Byte mindestens 1 HuIlbyte aufgezeichnet werden. Die Aufzeichnung der б ITullbytes vor den Datenfeld erfolgt genauso wie die Aufzeichnung der Hüllen in den Lücken beim Initialisieren der Diskette durch ein von der ZVS 1 einschaltbares, durch Aufzeichnen einer der Marken wieder abschaltbares Hullaufzeichnungs-Plip-Plop, das in der Diskettenspeicher-Steuereinheit 17 (Pig. 6) enthalten ist und das wie auch die anderen Elemente der Diskettenspeicher-Steuereinheit 17 für die Darstellung der erfindungsgenäßen Schaltungsanordnujag nicht wesentlich ist und daher nur im Blockschaltbild dargestellt wurde

Um bein Voreinstellen des Bytezählers 14 mit dem OUTPUT-Befehl OUT'10 mit möglichst wenig Leitungen des Ausgabebus AUBO-AUB7 für den Akkumulatorinhalt auszukommen, wurde folgende Lösung vorgesehen: Die Bits 0, 3, 4> 5, б werden 0 gesetzt, Bit 1 v/ird L gesetzt, und nur die Bits 2 und 7 sind über die Adressenleitungen AUB2 und AUB7 durch den Mikroprozessor 1 (ZVD 1) frei einstellbar.

Daraus ergibt sich folgendes Schema für die (einschließlich Initialisierung) notwendigen Lese- und Schreiboperationen beim Diske 11 ensp e icher:

Bytezählereinstellung Віѣ	4 5 6 7	Anzahl der Byte	Operation
0 12 3	0 0 0 0		Schreiben Indexmarke (+2 Nullen)
OLOO	0 0 0 0	3 ·	Schreiben ID-PeId
OLLO	0 0 0 L	7	Schreiben Datenfeld (+ 4 Nullen)
OLLO	0 0 0 0	135	Lesen Indexmarke (+ 2 Hüllen)
OLOO	0 0 0 0	3	Lesen ID-PeId
OLLO	0 0 0 L	7	Lesen Datenfeld
OLOO	131

Die Adressenleitungen AUBO, AUB1, AUB3 - AUB6 in Verbindung mit dem OUTPUT-Befehl 0UT10 sind frei verfügbar; ein Teil davon wird benötigt, um (in hier nicht ausführlich dargestellter V/eise) in der Diskettenspeicher-Steuereinheit 17 (Pig. 6) enthaltene, die Art der auszuführenden Operation festlegende Plip-Plops zu setzen. Beispielsweise wird, um ein Datenfeld zu lesen, nach dem Erkennen des zugeordneten ID-Peldes ein Flip-Flop (in Diskettenspeicher-Steuereinheit 17 enthalten) gesetzt, das ein Gatter, an dem das Signal MKF 3 ("Datenadreßmarke erkannt") anliegt, freigibt, so daß die nächstfolgende Datenadreßmarke ein Preigabe-Plip-Plop FRKAHM für den Übertragungsvorgang von der Diskette zum Arbeitsspeicher freigeben kann (Diagramm Fig. 7b). Weitere Steuer-Flip-Flops sind dem Lesen der Indexmarke, dem Lesen eines ID-Feldes, dem Schreiben der Indexmarke und dem Schreiben eines ID- oder Datenfeldes zugeordnet.

Das Signal KSCH, das die Übertragungsrichtung angibt, wird in der Diskettenspeicher-Steuereinheit 17 durch die oben genannten Steuer-Flip-Flops erzeugt, und zwar hat das Signal KSCH

folgende Bedeutung:

KSCH = 0 bei Übertragung Speicher nach Diskette, KSCH = 1 bei Übertragung Diskette nach Speicher. Die Übertragung zwischen Diskette und Speicher wird, wie schon beschrieben, vorbereitet durch den OUTPUT-Befehl OUT1O, der u. a. Flip-Flop 16 setzt. Das durch Flip-Flop 16 erzeugte Signal KBER = 1 gibt das Gatter 18 frei, und der nachfolgende Befehl "Lesen Speicher" kann im Zyklus "Datenlesen" (PCR-Zyklus, gekennzeichnet durch die Spannungen JJJb¹F 2 b = 1, DFF27 = 1) mit dem Takt T2 das als ITAlTD-Haltekreis ausgebildete Flip-Flop 19, das das Signal DSZ = 1 erzeugt, einschalten. Daneben hat der Befehl "Lesen Speicher" die Aufgabe, im Datenlesezykius die Anfangsadresse für den direkten Speicherbetrieb im Adressenauffangregister 9;10 einzustellen und den Datenbus D0-D7 der ZYE 1 im Wartezustand des Datenlesezyklus in den hochohmigen Zustand zu versetzen. Durch das Signal DSZ = 1 wird über das Open-Collector-Gatter 20 das Eingangssignal READY = 0, und dadurch tritt die ZYE 1 in den Wartezustand ein.

Die eigentliche Übertragung zum oder vom Speicher wird durch die Diskettenspeicher-Steuereinheit 17 (Fig. 6) eingeleitet, indem für Jedes angeforderte oder angebotene Byte ein Rufsignal КАІБІ ausgesandt wird. I.Iit Hilfe des D-?lip-Flops 21, das das Rückmeldesignal KARB erzeugt, wird ein sogenannter Shake-hand-Betrieb durchgeführt, wobei Flip-Flop 21 mit der durch das Signal DSZ = 1 freigegebenen Flanke des von der ZVE 1 erzeugten Synchronisationstaktes SYi¹I in die durch das am D-Eingang anliegende Rufsignal IiAITIJ angegebene Lage schaltet.

Y/enn das Rückneldesignal KARB = 1 ist, wird die Übertragung eines Bytes ζигл Speicher 12 oder zur Diskettenspeicher-Steuereinheit 17 abgewickelt. Bei Übertragung zum Speicher 12 wird durch die Gatter 22 ein Speicherschreibimpuls SSB erzeugt. Gleichzeitig werden durch die Steuerspannung KSCH · KARB = 1 an den Gattern 7 die Y/iedsrgabedaten ",7L)FO-7/DP7 von der Diskette in den Dateneingabebus ТГХЪи-ЕХВ'Т eingespeist und über den ZVE-Datenbuo und die ZYB-Buntreiber an dio Dateneingänge DABG-DAB7 das Speichers 12 angelegt. Die Gatter 3 sind dabei durch die SoGuerüpccuiiing 3LL' = 0, erzeugt durch die Steuer-

Spannung DSZ · KSCH in Schaltimg 23, gesperrt. Bei Übertragung von Speicher 12 zur Diskettenspeicher-Steuereinheit 17 werden die über den Eingangsmultiplexer 3-5 und die ZVE-Bustreiber 6 auf dem Datenausgabebus DAB0-DAB7 anliegenden Speicherdaten mit dem durch die Gatter 24 erzeugten Übernahmetakt KUEB übernommen. Alle Datenübertragungsvorgänge werden während des Rückmeldesignals KAEB = 1 abgewickelt. Die Rückflanke des neg. Rückmeldesignal "КШШ kann daher verwendet v/erden, um sowohl den Adressenzähler 9 als auch den Bytezähler 14 nach jeder Byte-Übertragung weiterzuschalten. · Nach Übertragung des letzten Bytes gibt der Bytezähler 14 einen "Übertrag Rückwärts"-Impuls ab, der auf den Takteingang des Flip-Flop 16 geleitet wird und das Signal KBER abschaltet. Durch das Signal ICBER = 0 wird das Signal DSZ = 0 und das Eingangssignal READY = 1, so daß die ZVE 1 den Wartezustand wieder verlassen kann.

Claims (1)

1. Patentanspruch

   Ivlikroprozessorgesteuerter Peripherieanschluß mit direktem Speicherzugriff zum Anschluß von peripheren Geräten mit hoher Datenübertragungsgeschwindigkeit, vorzugsweise Diskettenspeichern, mit einem durch den Mikroprozessor (ZVE) einstellbaren Adressenauffangregister, einem Eingangsmultiplexer für den bidirektionalen ZVE-Datenbus, daran angeschlossenen ZVE-Bustreibern sowie einem Bytezähler für den direkten Speicherzugriff, dadurch gekennzeichnet, daß das Adressenauffangregister (9; 10) vollständig oder - entsprechend der beim direktem Speicherzugriff maximal zu übertragenden Blocklänge teilweise als byteweise weiterschaltbarer Adressenzähler ausgebildet ist, dessen Ausgänge mit den Adreßeingängen des Datenspeichers und des zugehörigen Chipselectdecoders (12; 13) verbunden sind, daß ein durch den Mikroprozessor (1) gleichzeitig mit dem Bytezähler (14) voreinstellbares Flip-Flop (16), dessen Takteingang mit dem "Übertrag Rückwärts"-Ausgang des Bytezählers (14) verbunden ist, über ein ITAND-Gatter (IS), an dem außerdem die den Lesezyklus charakterisierenden Zyklussteuersignale DFF26 und DFF27 und der Einstelltakt T2 für das höherwertige Adressenauffangregister anliegen, mit dem Setseingang und direkt mit dem Rücksetzeingang eines weiteren Flip-Flops (19) verbunden ist, dessen Ausgang über ein Open-Collector-Gatter (20) am Eingang READY des Mikroprozessors (1) anliegt und daß die Dateneingänge der externen Gerätes feuerung (17) und des Speichers (12) direkt mit den Ausgängen (DAB0-DA37) der ZYE-Bustreiber (6) und die Datenausgänge (V/DF0-V/DF7) der externen Geratesteueruiig

   (17) über einen zusätzlichen Eingang (7) des Eingangsmultiplexers (3-5) mit dem ZVE-Datenbus verbunden sind, wobei sich die Datenausgänge (D0-D7) des Mikroprozessors (1) während des direkten Speicherzugriffs im hochohmigen Zustand befinden.

   Hierzu J? Seiten ZeichnuRqen