DD123710B1 - Anordnung zur fehlererkennung in ein-ausgabe-systemen von datenverarbeitungsanlagen - Google Patents

Description

Die Erfindung bezieht sich auf Ein-Ausgabesysteme von Datenverarbeitungsanlagen, die über eine zentrale Verarbeitungseinheit, einen Hauptspeicher, ein Fehlermaßnahmesystem und mehrere Kanäle~~verfügen, an die über Standardanschlüsse mehrere Gerätesteuereinheiten angeschlossen sind, und die selbständig Ein-Ausgabeoperationen mit den Ein-Ausgabegeräten abwickeln können.

Ein wichtiger Leistungsparameter der genannten Datenverarbeitungsanlagen ist die Gesamtdatenrate der Kanäle d. h., die Gesamtdatenmenge, die über alle Kanäle in der Zeiteinheit übertragen werden kann. Um diese zu prüfen, war es bisher erforderlich, an jeden Kanal ein separates Prüfgerät anzuschließen, dessen Datenfrequenz von Hand eingestellt wurde.

Dann wurde der Reihe nach an allen Kanälen ein Kanalprogramm gestartet. Die Bereitstellung der Prüfgeräte und deren Anschluß ist aufwendig. Die Prüfzeiten werden verlängert und die Einsatzdauer der Anlage verkürzt, was zu großen finanziellen Verlusten führen kann.

Es ist bereits ein Prüfgerät vorgeschlagen worden (WP G Об f / 189 319), das in der Art einer Gerätesteuereinheit über eine Kanalauswahl an die Kanäle angeschlossen ist und eine Prüfung der Kanäle und Gerätesteuereinheiten bzw. Ein-Ausgabegeräte ermöglicht. Eine Prüfung der Gesamtdatenrate aller Kanäle ist mit diesem Prüfgerät nicht möglich.

Das Ziel der Erfindung ist es daher, eine·schnellere Prüfung der Gesamtdatenrate mit geringerem Geräteaufwand zu ermöglichen und damit die Einsatzdauer der Gesamtanlage zu erhöhen.

Der Erfindung liegt die Aufgabe zugrunde, das vorgeschlagene Prüfgerät so zu verbessern, daß damit automatisch über das Pehlermaßnahmesystem ein Gesamtdatenratentest aller Kanäle mit unterschiedlichen Datenfrequenzen ermöglicht wird.

Біе erfindungsgemäße Lösung der Aufgabe besteht darin, daß das Prüfgerät ein einstellbares Frequenztest Steuerregister und für jeden Kanal ein einstellbares Frequenztestregister besitzt, die mit dem Fehlermaßnahmesystem verbunden sind, und ferner je ein mit dem Standardanschluß verbundenes FTSTA- und FTSTE-Register für auswärts- und einwärtsgehende Datenübertragungs-Steuersignale vorhanden sind.

Dem Frequenztestregister ist ein Frequenztestzähler mit einer Mullerkennungsschaltung nachgeschaltet· Das FTSTE-Register enthält ein Flipflop zur Feststellung eines Datenverlusts, das über ein weiteres Flipflop mit einem Flipflop zur Erzeugung von Statusgesuchen verbunden ist.

Das Prüfgerät verfügt über eine Kanalauswahl 1 mit einem Eingangsteil 1.1 und einem Ausgangsteil 1.2. An den Eingangsteil 1.1 führen die auswärtsführenden

Standardanschlußleitungen 2; .3; 4; 5, und der Ausgangsteil 1.2 ist mit den einwärtsführenden Standardanschlußleitungen 2.1; 3.1; 4.1; 5.1 verbunden. Die Standardanschlußleitungen umfassen in bekannter Weise Steuerleitungen und BUSA- und BUSE-Leitungen.

Der Kanalauswahl 1 ist ein Kanaladreßregister (KAR) zugeordnet, das über ein beitungsbündel 7 mit dem Fehlermaßnahmesystem verbunden ist und von diesem geladen werden kann. An den Eingangsteil 1.1 der Kanalauswahl ist ein STLA-Register 8 angeschlossen, das die Steuersignale vom Kanal aufnimmt, ferner das BUSA-Register 9, das Daten, Adressen und Kommandos empfängt· Dem Ausgangsteil 1.2 ist ein BUSE-Register 10 vorgeschaltet, von dem aus Daten, Adressen und Zustandssignale an den Kanal gegeben werden. Das G-eräteadreßregister (GAR) 11 ist eingangsseitig mit dem Leitungsbündel 7 verbunden und kann ebenfalls vom Fehlermaßnahme system geladen werden. Sein Ausgang führt ebenso wie der Ausgang des BUSA-Registers an einen Vergleicher 12. Kernstück des Prüfgeräts ist eine Mikroprogrammsteuerung, die aus einem Pestwertspeicher (ARA) 13» mit einem Adressenregister (ARR) 14 und einem Steuernetzwerk (NW) 15 besteht. Am Ausgang des ARA-Speichers 13 ist das STLE-Register 16 und am Ausgang des Steuernetzwerkes 15 ist ein Gerätezus tandsregister (GZR) 17 angeschlossen. Das Netzwerk 15 steht eingangsseitig mit dem STLA-Register 8, dem Vergleicher 12, dem STLE-Register 1 б und dem AR-Register 14 in Verbindung. An das Leitungsbündel 7 ist ferner ein Frequenztest Steuerregister (FTSTR) 18, das vom Fehlermaßnahme system'die Steuerbits FT, FTSTART und FTINFE empfängt, angeschlossen.

Die im weiteren beschriebenen Baugruppen sind im Prüfgerät so oft enthalten, wie Kanäle vorhanden sind· Ein Frequenztestregister (FTR) 19 ist gleichfalls mit dem Leitungsbündel 7 verbunden. Es wird mit der für den betreffenden Kanal gewünschten Datenübertragungsfrequenz geladen. Dem FT-Register ist ein Frequenztestzähler (FTZ) 20 und diesem eine Nullerkennung (FTZN) 21 nachgeschaltet· Ein FTSTA-Register 22 ist mit den auswärtsführenden Steuerleitungen des Standardanschlusses des betreffenden Kanals verbunden und empfängt die Steuersignale BEDA, DATA, ADRA und KMDA, die als Signale FTBEDA, FTDATA ··· das Register verlassen und mit logischen Schaltungen, die das FTSTE-Register 23 steuern., verbunden sind. DAS FTSTE-Register besteht aus den Flipflops 24...29 (FTFKTE, FTBEDE, FTDATE, FTUEB, FTSTAH, FTSTAE). Die Einschaltseite des Flipflops 24 ist mit dem ΚΑ-Register б und dem Ausgang des AR-Registers 14 verbunden, um in Abhängigkeit von der Kanaladresse und einem bestimmten Zustand des AR-Registers das Einschalten zu bewirken. Dem Auschalteingang ist ein logisches letzwerk aus Oder-Schaltungen 30} 31; 32 und Und-Schaltungen 33j 34 vorgeschaltet. Dem Einschalteingang der Flipflops 25 ist ein Netzwerk aus den Und-Schaltungen 35; Зб und der Oder-Schaltung und dem Ausschalteingang ist eine Oder-Schaltung 38

vorgeschaltet. An den Einschalteingängen der Flipflops 26...29 liegen Und-Schaltungen 39; 40 und Oder-Schaltungen 41; 42, Und-Schaltungen 43; 44 und Negatoren 45; 46, Und-Schaltung 47 und Oder-Schaltung 48 bzw. Und-Schaltung 49. An den Ausschalteingängen liegen Oder-Schaltung 50; das Signal FTSTAET, das Signal FTSTAE bzw. die Oder-Schaltung 51. Leitungen 52 verbinden die Ausgänge der Flipflops 24; 25; 26;29 mit den einwärtsgehenden Steuerleitungen· Die Uegatoren 45} 46 sind mit den Ausgängen der Und-Schaltungen 40; 36 verbunden. Eine Und-Schaltung 53 bildet ein Taktsignal FTT.

Vom Fehlermaßnahme system wird in das KA-Register die Adresse des ersten Kanals und in das GA-Register eine beliebige Geräteadresse geladen. Dadurch wird der Standardanschluß des Kanals über die Kanal— auswahl mit dem Prüfgerät : verbunden. Über diesen ersten Kanal wird dann ein START E/A-Befehl an das Prüfgerät adressiert, indem dieser Befehl die im GA-Register geladene Adresse enthält. Vom Kanal wird auf Grund des START E/A-Befehls in bekannter Weise eine Auswahlfolge ausgelöst. Das Prüfgerät empfängt hierbei im STLA-Register die Steuersignale FKTA, GKTA, ADRA und ASWA und über das BUSA-Register die Geräteadresse. Ergibt sich beim Adressenvergleich Übereinstimmung, wird über das Steuernetzwerk 15 das AR-Register weitergeschaltet

und dem ARA-Speicher ein Mikrobefehl entnommen, der das Signal FKTE enthält. Dieses wird über das STLE-Register an den Kanal gegeben. Die Weiterschaltung des AR-Registers liefert das . Signal ADRE und die Adresse wird über das BUSE-Register zum Kanal geschickt· Schließlich erfolgt noch die Übergabe des Kommandos an das Prüfgerät und eine Statusmeldung desselben, wobei über das STLE-Register STAE geliefert wird. Hierauf schaltet der Kanal BEDA ein, das Prüfgerät löscht das Statusbyte und schaltet STAE aus. Darauf schaltet der Kanal BEDA aus· Im nächsten Schritt des ARA-Speichers wird mit dem Ausgangssignal des AR-Registers das Flipflop FTFKTE in Abhängigkeit von der Kanaladresse eingeschaltet. Dadurch bleibt die Verbindung des Prüfgerätes mit dem Kanal 1 aufrechterhalten. Anschließend wird im Prüfgerät in das KA-Register die Adresse des zweiten Kanals geladen. Durch einen START E/A-Befehl über diesen zweiten Kanal wird, wie bereits für den ersten Kanal beschrieben, gleichfalls eine Auswahlfolge durchgeführt und das Flipflop FTFKTE, das dem zweiten Kanal zugeordnet ist, eingeschaltet, und die logische Verbindung zwischen dem zweiten Kanal und dem Prüfgerät bleibt* bestehen.

- 8- -J

Nachdem auf diese Art das Prüfgerät für alle oder einen Teil der angeschlossenen Kanäle die logische Verbindung aufgenommen hat, wird vom Fehlermaßnahme system der Start des Gesamtdatenratentestes durch Laden von FTSTAET im FTST-Eegister ausgelöst. Im FTST-Eegister ist ferner das Bit FTINFE vorgesehen. FTINFE bedeutet, daß der Test mit dem sogenannten erweiterten Interface durchgeführt wird, indem außer den Steuersignalen BEDE und BEDA für die Datenübertragung noch die Steuersignale DATE und DATA benutzt werden. In diesem Zusammenhang wird eine Steuerspannung FTST verwendet. Diese steuert, ob die Datenbytes mit BEDE oder mit DATE zum Kanal geschickt werden· Wenn FTINFE = 0 (kein erweitertes Interface), ist FTST konstant = 0, ansonsten wechselt die Wertigkeit von FTST mit federn übertragenen Datenbyte. Mit jedem Datentaktsignal FTT wird eins der Flipflops FTBEDE oder FTDATE eingeschaltet und dem Kanal über ein Datengesuch (BEDE, DATE) ein Datenbyte angeboten«. Den Leitungen BUS-E der einzelnen Kanäle werden zu diesem Zweck bestimmte Bytes (z. B. Kanal 1 1000 0000) durch eine feste Verdrahtung aufgeprägt. Die Einschaltung des Flipflops FTBEDE erfolgt mit FTSTAET . FTT · FTSf . [ FTBEDE . FTBEDA . (FTDATA + FTDATEj , die des Flipflops FTDATE mit FTSTART . FTT . FTST FTDATE . FTDATA . (FTBEDA + FTBEDE).

Antwortet der Kanal mit BEDA bzw. DATA, erfolgt die Ausschaltung der Flipflops FTBEDE bzw. FTDATE. Werden Daten vom Kanal gesendet, wird ebenfalls eins der Flipflops FTBEDE oder FTDATE eingeschaltet. Der Kanal schickt ein Datenbyte zum Prüfgerät, das hier jedoch J₁J_-0J₁^ ausgewertet wird und schaltet BEDA bzw. DATA ein, was zur Ausschaltung der Flipflops FTBEDE bzw. FTDATE führt. Wird ein Datentaktsignal erzeugt, bevor das vorhergehende Datengesuch vom Kanal akzeptiert wurde, d. h. FTBEDE bzw. FTDATE sind noch nicht ausgeschaltet (F¹TBEDE = 0 bzw. FTDATE = 0) oder FTDATE bzw. FTBEDE sind noch eingeschaltet ohne daß FTDATA bzw. FTBEDA kommen, wird das Flipflop FTUEB zum Zeichen eines Überlaufs eingeschaltet. Dies führt zur Einschaltung der Flipflops FTSTAH und dies wiederum mit der Bedingung FTSTAH · FTFKTE .

FTBEDE . FTDATE . FTBEDA . FTDATA . FTKICDA zur Einschaltung des Flipflops FTSTAE. Das Prüfgerät hat dadurch die Möglichkeit, die Datenübertragung mit einem Kanal zu beenden, wenn ein Datenverlust bei der Zusammenarbeit mit diesem aufgetreten ist. Es wird kein Datengesuch mehr erzeugt (FTBEDE bzw. FTDATE werden nicht eingeschaltet), sondern ein Statusgesuch (FTSTAE = 1) zu diesem Kanal geschickt. Ein Akzeptieren dieser Statusmeldung durch den Kanal (durch BEDA) hat das Ende des Testes für diesen Kanal zur Folge.

Die Datenübertragung an einem Kanal wird außerdem dadurch beendet, wenn der Kanal KMDA oder ADRA. schickt. ADEA bedeutet Trennen wegen eines HALTE/A-Befehls und führt zur Ausschaltung des Flipflops PTPKTE und dies zur Ausschaltung der Flipflops PTBEDE, PTDATE und PTSTAE. PTKMDA bedeutet Ende der Datenübertragung und führt gleichfalls zur Ausschaltung dieser Plipflops. Das Plipflop PTPKTE wird in Verbindung mit dem Plipflop PTSTAE ausgeschaltet. Durch PTKMDA wird außerdem ein Statusgesuch durch Einschalten des plipflops PTSTAH veranlaßt. Am Ende des Gesamtdatenratentests werden im FTS T-Register die Bits PTSTART und PT gelöscht. PTSTART führt zur Ausschaltung der Plipflops PTPKTE und PTSTAE.

Claims (1)

1. Erfindungsanspruch

   Anordnung zur Fehlererkennung.in Ein-Ausgabesystemen von Datenverarbeitungsanlagen mit einer zentralen Verarbeitungseinheit, einem Hauptspeicher, einem Fehlermaßnahmesystem und mehreren Kanälen, an deren Standardanschlüssen über eine Kanalausvvahl ein Prüfgerät angeschlossen ist, dadurch gekennzeichnet, daß das Prüfgerät ein einstellbares Frequenzteststeuerregister (18) und für jeden Kanal ein einstellbares Frequenztestregister (19), das mit einem Frequenztestzähler (20) und einer Nullerkennungsschaltung (21) verbunden ist, besitzt, die mit dem Fehlermaßnahmesystem verbunden sind, und daß je Kanal ein mit den auswärtsführenden Steuerleitungen des Standardanschlusses verbundenes Register (22) und ein mit den einwärtsführenden Steuerleitungen verbundenes Register (2-3) vorgesehen ist und letzteres Register ein Flipflop (27) zur Feststellung eines Datenverlustes enthält, das über ein Flipflop (28) mit einem weiteren Flipflop (29) zur Erzeugung von Statusgesuchen verbunden ist.

   Hierzu JL..Seiten Zeichnungen