CZ9700999A3

CZ9700999A3 - Způsob modulace pro komunikační spoje a zařízení pro provádění tohoto způsobu

Info

Publication number: CZ9700999A3
Application number: CZ1997999A
Authority: CZ
Inventors: Peruvemba Swaminath Balasubramanian; Nathan Junsup Lee; Scott Dougles Lekuch
Original assignee: International Business Machines Corporation
Priority date: 1994-10-14
Filing date: 1995-09-15
Publication date: 2002-07-17
Also published as: JPH08237129A; JP3087259B2; WO1996012364A1; DE69532530T2; KR0163235B1; PL179089B1; DE69532530D1; PL319125A1; KR960016300A; EP0786182B1; HUP9876995A2; EP0786182A1; RU2126595C1; HU217750B; US5602873A

Description

ZPŮSOB MODULACE PRO KOMUNIKAČNÍ SPOJE A ZAŘÍZENÍ PRO PROVÁDĚNÍ TOHOTO ZPŮSOBU

Oblast techniky

Vynález se týká způsobu modulace pro komunikační spoje, který je kompatibilní s asynchronním modem i se synchronním modem komunikace, kde tok digitálních dat je zakódován v NRZI formátu. Vynález se dále týká zařízení pro provádění tohoto způsobu.

Vynález a přihláška současně vyřizovaného sér. č. (YO994-177), který návrhem a který má stejného nabyvateli jako tento návrh.

jsou	spojeny	s věcí
U.S.	patentového
byl	podán	současně
vynálezce a je	přiřazen

předmětu návrhu s tímto stejnému

Dosavadní stav techniky

Výbor pro standard Infračerveného Přístupu k Datům (IRDA) přijal jako své modulační schéma použití zábleskového pulsu buďto o 3/16 šířky bitové buňky nebo o pevné délce 1,63 mikrosekund kdykoliv jsou data, která mají být přenášena, nulová, v asynchronním datovém formátu (s jedním spouštěcím bitem, jedním závěrným bitem a žádným paritním bitem). Demodulátor prodlužuje přijatý puls na plnou délku bitové buňky a invertuje jej za účelem vytvoření správné úrovně.

Modulační schéma IRDA dále převádí sériová data ze zábleskových pulsů do formátu „Bez návratu k počátečnímu

70176 (2770176_upr1 .doc) stavu „Non-Return-to-Zero (NRZ). Ačkoli je toto přípustné pro režim asynchronního přenosu, ve kterém musí vedení NRZ změnit stav na začátku každého znaku, je to nepřípustné pro synchronní režim, kde vedení NRZ nemůže změnit stav, tj. svou SS úroveň na prodloužené časové období. Jsou-li po sobě přijaty následné jedničky nebo nuly , digitální fázový závěs použitý v demodulátoru pro synchronní komunikaci muže ztratit zámek na datech, jsou-li přivedena ve formátu NRZ. V důsledku toho chybí standardní kódovací technice jistá všestrannost a je vyžadována alternativní kódovací metoda, která je zpětně kompatibilní s modulací IRDA, zatímco podporuje synchronní komunikaci o vyšší rychlosti.

Podstata vynálezu

Vynález vytváří způsob modulace pro komunikační spoje, který je kompatibilní s asynchronním modern í se synchronním modem komunikace, kde tok digitálních dat je zakódován v NRZI formátu, který obsahuje kroky:

vložení před zakódováním nulového bitu do toku digitálních dat kdykoliv je v něm detekováno pět po sobě následujících bitů hodnoty jedna a vyvinutí zábleskového pulsu kdykoliv je v datech formátovaných v NRZI detekován přechod.

Podle dalšího výhodného provedení předloženého vynálezu závisí šířka zábleskového pulsu pro zlomek šířky bitové buňky na přenosové rychlosti toku digitálních dat pro 4 periody bitové buňky.

Podle dalšího výhodného provedení předloženého vynálezu způsob obsahuje kroky vyvíjení signálu majícího taktovací kmitočet pro řízení zakódování a kroky vyvíjení a nastavení taktovacího kmitočtu uvedeného signálu nezávisle na (2770176_upr1.doc) j

přenosové rychlosti toku digitálních dat pro nastavení trvání zábleskového pulsu na zlomek periody bitové buňky.

Podle dalšího výhodného provedení přeloženého vynálezu se po detekci zábleskového pulsu detekují další zábleskové pulsy a změní se hodnota výstupního logického signálu kdykoliv je detekován zábleskový puls.

Podle dalšího výhodného provedení předloženého vynálezu se po detekci zábleskových pulsů detekce zablokuje na zlomek periody detekce bitu, čímž se jakékoli přicházející zábleskové pulsy během periody blokují a vyloučí.

Podle dalšího výhodného provedení předloženého vynálezu se přicházející tok digitálních dat zablokuje digitálním fázovým závěsem a provede se zkouška přechodu v úrovni u okraje bitové buňky.

Vynález dále vytváří zařízení k provádění způsobu definovaného výše, které obsahuje řídicí jednotku a generátor zábleskového pulsu připojený k řídicí jednotce.

Podle dalšího výhodného provedení předloženého vynálezu generátor zábleskového pulsu obsahuje nastavovací první čítač .

Podle dalšího výhodného provedení předloženého vynálezu generátor zábleskového pulsu obsahuje nastavovací obvody zábleskového pulsu.

Podle dalšího výhodného provedení předloženého vynálezu kódovací obvod řídicí jednotky a generátor zábleskového pulsu mají nastavitelný vstup taktovacího kmitočtu.

Podle dalšího výhodného provedení předloženého vynálezu (277017S_upr1.doc) zařízení obsahuje přijímač zábleskových pulsů, a logický obvod obsahující třetí střadač , čtvrtý střadač a klopný obvod připojené k detektoru přijímače .

Podle dalšího výhodného provedení předloženého vynálezu zařízení obsahuje blokovací obvody zábleskových pulsů připojené k přijímači .

Podle dalšího výhodného provedení předloženého vynálezu zařízení obsahuje digitální fázový závěs připojený k přijímači a čtvrtý střadač připojený k přijímači .

Podle dalšího výhodného provedení předloženého vynálezu zařízení obsahuje zdroj IR připojený ke generátoru zábleskových pulsů.

Přehled obrázků na výkresech

Vynález bude blíže vysvětlen prostřednictvím konkrétních příkladů provedení znázorněných na výkresech, na kterých představuje obr. 1 vedení digitálních vstupních dat, která mají být konvertována, např. na infračervený komunikační signál, a různé tvary, kterých signál· při kódování nabývá, ukazující podle uvedeného pořadí kódování NRZ, kódování NRZI a zábleskové kódování NRZI podle vynálezu.

obr. 2 schematický diagram ukazující obvod pro realizaci zábleskového NRZI modulátoru vynálezu.

obr. 3 schematický diagram ukazující obvod pro realizaci zábleskového NRZI demodulátoru (2770176_upr1.doc) vynálezu.

Příklady provedení vynálezu

V upřednostňovaném provedení může být technika zábleskové NRZI modulace tohoto vynálezu uskutečněna jako část zákaznického integrovaného obvodu pro specifické použití (ASIC), navrženého pro podporu vícenásobných IR modulačních formátů a protokolů. Může obsahovat modifikovaný funkční systémový blok (FSB) sériového komunikačního řadiče Z85C30, který lze získat od VLSI Technology, Inc., Burlington, MA, který zajišťuje vsouvání nulových bitů a formát dat NRZI na tomto místě popsaný. Ačkoliv tento řadič lze použít bez úprav, je v provedení vynálezu upřednostněna upravená verze. Je upřednostňován především řadič popsaný v odkazované přihlášce sér. č. (YO994-177).

Obvod, který zajišťuje zábleskovou NRZI modulaci tohoto vynálezu, je ukázán na obrázku 2 a skládá se z vysílací sériové řídící jednotky 9, která posílá přenášený signál na vedení 11, zpožďovacího bistabilního klopného obvodu 10, který se používá pro vzorkování stavu přenášeného signálu na vedení 11, a člen nonekvivalence 12, který generuje puls, změní-li vedení stav mezi dvěma taktovacími cykly. Tvar typického vstupu přenášených dat do sériové řídící jednotky 9 je ukázán nahoře na obrázku 1. Je také ukázán tvar výstupu modulovaného signálu, který je výsledkem modulování těchto přenášených dat kódováním NRZ a NRZI. Binární číslicová vstupní data nahoře na obrázku 1 uvažují znak vynálezu vsouvání dodatečných bitů, ve kterém je řídící jednotka 9 přizpůsobená pro vkládání nulového bitu, kdykoli je v zakódovaném datovém toku detekováno pět po sobě následujících jedniček. Toto vkládání nulového bitu umožňuje obvodu rozeznat data od příznaků, které nepodléhají vkládání (2770176_upr1.doc) nulového bitu a zajistit dostatek přechodů v datech, aby mohl digitální fázový závěs v demodulátoru zůstat blokován nezávisle na obsah dat.

Výstupní signál, který se nachází na vedení 11 je modulován řídící jednotkou 9 ve formátu NRZI. Členem 12 XOR je generován puls, kdykoli je v příchozích datech na vedení 11 detekován přechod. Tento puls je přiveden do čtyřbitového čítače 13, který vyrábí výstupní puls, jehož šířka může být zlomkem šířky bitové buňky, např. od 2/16 do 8/16, v závislosti na přenosové rychlosti vstupních dat. Puls je pokud možno rozšířený o 1/4 doby bitové buňky a rozšířený puls vystupující ze součinového členu 14 a synchron!zovanýJX^⁷^ střadačetrt 15 je použit pro generování IR zábleskového pulsu z IR zdroje 16 při každém přechodu v NRZI formátovaném signálu. Tvar posloupnosti bitů výstupního zábleskového pulsu je například ukázána ve spodní řádce na obrázku 1.

Bude uvedeno že bistabilní klopný obvod 10, čítač 13 a střadač 15 mají vstupy taktovacích impulsů. Avšak přestože je zde použit návrh s hodinami, mohou být hodiny úplně asynchronní s vysílací sériovou řídící jednotkou 9. V důsledku toho může být v tomto obvodu taktovací kmitočet přizpůsoben nezávisle na přenosové rychlosti tak, aby délka výstupního pulsu mohla být nastavena na zlomek vstupní přenosové rychlosti, např. 1/2, 1/4 nebo 1/8.

Tato vlastnost je důležitá při použití, která vyžadují sníženou spotřebu energie. Také díky tomu, že není požadováno, aby šířka zábleskového NRZI pulsu byla funkcí 'hsv&i' doby bitové buňky, lze použít na výstupu jako⁷ střadač 15 naprosto asynchronní obvod, jako například hranou spouštěný monostabilní pulsní generátor.

r

Výstup digitální elektrické posloupnosti pulsů 'střadače (277O176_uprl.doc) je zábleskově NRZI zakódován a přiváděn do zdroje 16 IR, který zkonvertuje každý elektrický puls v posloupností na odpovídající záblesk IR světla.

Na druhém konci IR datového komunikačního spoje je zábleskový NRZI demodulátor ukázaný na obrázku 3, který má obvodovou logiku, která funguje jako přepínací klopný obvod s výstupem, který mění stav kdykoli je přijímačem 23 detekován IR světelný puls. Tento přepínaný elektrický výstup je ve tvaru NRZI signálu z řídící jednotky 9 v modulátoru a je přiveden do upraveného sériového komunikačního řídícího obvodu 24 FSB. Podrobněji na obrázku 3 je třetí střadač 18 nastaven na náběžnou hranu vstupního pulsu z IR přijímače 23. Čtvrtý střadač 19 je poté nastaven jakmile výstup třetího střadače 18 dosáhne stavu HIGH. Výstup čtvrtého střadače 19 jednak přepíná stav výstupu klopného obvodu 20 a jednak je přiveden zpět pro vynulování třetího střadače 18 tak, aby byl schopen detekovat náběžnou hranu dalšího IR pulsu. Výstup klopného obvodu 20 bude obnovený NRZI signál přivedený do řídícího obvodu 24..

K logickým obvodům jsou přidány dvě součástky za účelem vylepšení tphoto zábleskového NRZI demodulátoru. Jsou zahrnuty ^střadač 17 a čtyřbitový čítač, přičemž posledně zmíněný je nulován výstupem ze čtvrtého střadače 19 kdykoli je detekován příchozí zábleskový puls. V jednom režimu, jeli vedení TXC_DIR ve stavu HIGH (1), je|/střadač 17 vymazán příchozím pulsem a obnoven do původního stavu pou^£ dosáhneli čtyřbitový čítač počtu 16. Protože výstup/střadače 17 musí být ve stavu HIGH, aby mohl výstup třetího střadače 18 přejít do stavu HIGH, je tudíž výstup čtyřbitového čítače použit za účelem blokování přijatého IR signálu na zlomek, pokud možno 1/2, doby bitové buňky. Jakýkoliv přicházející IR puls během této doby bude blokován a odmítnut. Ve druhém režimu, je-li vedení TXC_DIR ve stavu LOW, je výstup (2770176_upr1.doc)

AsTŤadače 17 donucen přejít do stavu HIGH. Čtyřbitový čítač tudíž neblokuje vstupní puls, ale pokračuje v běhu tak dlouho, dokud není detekována žádná IR aktivita. Nicméně každý příchozí IR puls obnoví do původního stavu čtyřbitový čítač, přejde-li výstup čtvrtého střadače 19 do stavu HIGH. Nejvýznamnější bít čtyřbitového čítače je poté přiveden na vedení 22 do vstupu příjmu hodin sériového řídícího obvodu 24 a zajišťuje taktovací signál, který je ve fázi s přijatými daty. Protože je použit čtyřbitový čítač, čtyřbitový čítač je chová jako 16x převzorkovací fázový závěs a umožňuje zábleskové NRZI demodulací, aby běžela na rychlostech do 1/16 taktovacího kmitočtu. V implementaci ASIC (integrovaného obvodu pro specifické použití) bude tudíž s taktovacím kmitočtem 36,86 MHz s využitím obvodů na obrázku 3 maximální přenosová rychlost zábleskových NRZI dat 36,86 MHz/16 nebo 2,34 Mbps.

Při použití zábleskové NRZI modulace je ve způsobu vynálezu několik výhod. Například jedna výhoda je ta, že tato záblesková NRZI modulace nabízí stupeň ochrany proti' šumu. V případě, že je přijat rušivý puls, může se úroveň přijímacího vedení změnit více než jedenkrát za bitovou buňku. Protože však číslicová smyčka fázového závěsu v řídícím obvodu 24 je blokována na přicházejícím kmitočtu dat, může být přebytečná inverze vyfiltrována, je-li číslicový fázový závěs navržen pro kontrolu přechodu úrovně pouze na hranici bitové buňky. Ačkoli problém vždy zůstane, shoduje-li se rušivý puls s hranicí bitové buňky, snižuje tato strategie pravděpodobnost dosažení chybných dat.

Druhou výhodou této zábleskové NRZI modulace je, že jí lze neobyčejně jednoduše realizovat s použitím existujících, levných, sériových komunikačních řídících obvodů. Narozdíl od modulačního schématu IRDA, které vyžaduje synchronizovaný zdroj taktovacích impulsů přenosových rychlostí dat, může (2770176_upd.doc) být záblesková NRZI modulace realizována zcela asynchronně s velmi málo součástkami. Mnoho systémů, Které již obsahuji standardní sériový řídící obvod (který vyrábí datové rámce SDLC ve formátu NRZI) by mohly obsahovat zábleskovou NRZI modulaci jednoduchým přidáním obvodu generujícího zábleskové pulsy a klopného obvodu. Není vyžadován žádný synchronizovaný zdroj taktovacích impulsů, pouze přístup k vysílacímu a přijímacímu datovému vedení. Modulace NRZI formátovaných dat je dále výhodnější než modulace NRZ formátovaných dat, protože běžně dostupné řídící obvody mohou sledovat příchozí data z hran NRZI dat s dostatečným počtem přechodů, což není možné s daty NRZ v synchronním formátu.

Třetí výhodou této zábleskové modulace NRZI je, že systémy, které ji přijmou, mohou být zpětně kompatibilní s modulačním schématem IRDA bez dodatečného hardwaru. Zábleskové modulační schéma NRZI v podstatě vyrábí záblesk pokaždé, je-li v datovém toku detekována nula. To je konzistentní se standardem IRDA, který také vyrábí záblesk na každém nulovém bitu. Zábleskový NRZI systém vynálezu je tudíž schopen pracovat se zařízeními standardu IRDA, pokud komunikační řídící obvod podporuje asynchronní přenos dat.

NRZI se zábleskovým IR modemem zde popsaným je vhodný zejména pro použití ve Styčném multiprotokolárním směrovém infračerveném bezdrátovém komunikačním řídícím obvodu popsaném v našem současně podaném U.S. patentovém návrhu sér. č. (ΥΟ994-Π7), který byl podán současně s tímto návrhem a na je zde začleněn odkazem. Tento modem může být rovněž použit v jakémkoli komunikačním řídícím obvodu, který používá modulaci NRZI. Tato záblesková modulace NRZI nabízí vysokorychlostní rozšíření k IRDA protokolu.

Ačkoli byl vynález podrobně ukázán a popsán s ohledem (2770176_upr1.doc) na jeho upřednostňované provedení, odborníky bude rozuměno, že změny ve tvaru a podrobnostech v něm mohou být provedeny bez odchýlení od rozsahu a ducha vynálezu.

Claims

PATENTOVÉ NÁROKY

1. Způsob modulace pro komunikační spoje, který je kompatibilní s asynchronním modem i se synchronním modem komunikace, kde tok digitálních dat je zakódován v NRZI formátu, vyznačující se tím, že obsahuje kroky: vložení před zakódováním nulového bitu do toku digitálních dat, kdykoliv je v něm detekováno pět po sobě následujících bitů hodnoty jedna a vyvinutí zábleskového pulsu kdykoliv je v datech formátovaných v NRZI detekován přechod.
2. Způsob podle nároku 1, vyznačující se tím, že šířka zábleskového pulsu pro zlomek šířky bitové buňky závisí na přenosové rychlosti toku digitálních dat pro 1/4 periody bitové buňky.
3. Způsob podle nároku 1 nebo 2, vyznačující se tím, že obsahuje kroky vyvíjení signálu majícího taktovací kmitočet pro řízení zakódování a kroky vyvíjení a nastavení taktovacího kmitočtu uvedeného signálu nezávisle na přenosové rychlosti toku digitálních dat pro nastavení trvání zábleskového pulsu na zlomek periody bitové buňky.
4. Způsob podle nároku 1 až 3, vyznačující se tím, že po detekci zábleskového pulsu se detekují další zábleskové pulsy a změní se hodnota výstupního logického signálu kdykoli je detekován zábleskový puls.
5. Způsob podle alespoň jednoho z nároků 1 až 4, vyznačující se tím, že po detekci zábleskových pulsů se detekce zablokuje na zlomek periody detekce bitu, čimž se jakékoli přicházející zábleskové pulsy během periody blokují a vyloučí.

27 70176 (2770176_upr1.doc) ±z
6. Způsob vyzná čující digitálních dat provede se zkouška alespoň jednoho z nároků 1 až 5, se tím, že se přicházející tok zablokuje digitálním fázovým závěsem a přechodu v úrovni u okraje bitové buňky.
7. Zařízení pro modulaci toku digitálních dat způsobem podle alespoň jednoho z nároků 1 až 6, vyznačující se tím, že obsahuje řídicí jednotku (9) a generátor (100) zábleskového pulsu připojený k řídící jednotce (9).
8. Zařízení podle nároku 7, vyznačující se tím, že generátor (100) zábleskového pulsu obsahuje nastavovací první čítač (13).
9. Zařízení podle nároku 8, vyznačující se tím, že generátor (100) zábleskového pulsu obsahuje nastavovací obvody zábleskového pulsu.
10. Zařízení podle alespoň jednoho z nároků 7 až 9, vyznačující se tím, že kódovací obvod řídicí jednotky (9) a generátor (100) zábleskového pulsu mají nastavitelný vstup taktovacího kmitočtu.
11. Zařízení podle alespoň jednoho z nároků 7 až 10, vyznačující se tím, že obsahuje přijímač (23) zábleskových pulsů, a logický obvod obsahující třetí střadaČ (18), čtvrtý střadač (19) a klopný obvod (20) připojené k detektoru přijímače (23) .
12. Zařízení podle nároku 11, vyznačuj ící. se tím, že obsahuje blokovací obvody zábleskových pulsů připojené k přijímači (23) .

(2770176_upr1.doc)

XJ
13. Zařízení podle nároku 11 nebo 12, vyznačující se tím, že obsahuje digitální fázový závěs (21) připojený k přijímači (23) a čtvrtý střadač (19) připojený k přijímači (23).
14. Zařízení podle alespoň jednoho z nároků 7 až 13, vyznačující se tím, že obsahuje zdroj (16) IR připojený ke generátoru (100) zábleskových pulsů.