CZ106696A3 - Circuit arrangement with integrated power component - Google Patents

Description

Vynález se týká zapojení s integrovanou výkonovou součástkou v technice MOS, přičemž hradlo výkonové součástky je spojeno s první měřicí plochou a první měřicí plocha je spojena s odporem, a přičemž první měřicí plocha je napájena zkušebním napětím pro přezkoušení hradla, které je větší než napětí hradla potřebné pro provoz výkonové součástky.

Dosavadní stav techniky

Jsou známé integrované obvody, které jsou zkombinovány s výkonovým koncovým stupněm MOS, a které jsou umístěny v jediném monokrystalickém polovodičovém tělese, sestávajícím z křemíku. Protože se při pozdějších použitích může schopnost blokování oxidu hradla výkonového koncového stupně MOS stárnutím snížit, je zapotřebí podrobit oxid hradla přezkoušení. Přezkoušení oxidu hradla se přitom provádí tak, že oxid hradla se napájí napětím, které je vyšší než napětí, které může při pozdějším použití vzniknout. Obvykle se používají oxidy hradla o tloušťce přibližně 50 nanometrů.

U těchto oxidů hradla dojde k průrazu při napětí přibližně 45 voltů. To znamená, že při vyšších napětích by došlo k elektrickému průrazu, který by vedl ke ztrátě pole, a tudíž ke zničení výkonového koncového stupně MOS. Při použití je napětí hradla omezeno na hodnotu menší než zkušební napětí U_G, které činí 15 voltů. Jestliže se tato hradla zkoušejí s napětím U_G = 25 voltů, dosáhne se toho, že jako spolehlivé jsou označeny jen ty výkonové koncové stupně MOS, u nichž slabá místa nezpůsobí poruchu nebo výpadek pole, pokud schopnost blokování v průběhu jejich životnosti neklesne

I

u o více než 10 voltů.

Tento postup zkoušení je možný bez problémů u diskrétních výkonových koncových stupňů MOS, protože hradlo je přístupné přímo jako měřicí plocha. Proto může být při měření plátku čipu oxid hradla přezkoušen na schopnost blokování přímo vyšším napětím, než k jakému později při použití dojde. U monoliticky integrovaných obvodů s integrovanými výkonovými součástkami MOS naproti tomu není uvedené přezkoušení možné, protože hradlo výkonové součástky MOS je uspořádáno uvnitř čipu a není volné přístupné pro měření nadměrným napětím. Proměřováni celého integrovaného obvodu nadměrným napětím by vedlo ke zničení dalších součástek integrovaného obvodu. Těmito součástkami by například mohly být Zenerovy diody, použité jako ochranné prvky pro ochranu proti nadměrnému přepětí výkonových součástek MOS.

Dále je známé takové provádění přezkoušení oxidu hradla u integrovaných obvodů, při němž se kvalita oxidu hradla posuzuje pomocí zkušebních struktur. U tohoto způsobu je však nevýhodné to, že na plátcích čipů musí být upraveny přídavné velké plochy, které jsou podrobeny přezkoušení místo integrovaných oxidů hradla. Toto měření prostřednictvím zkušebních obrazců však není hospodárné, protože pro statisticky fundovaný výrok o kvalitě oxidu hradla je zapotřebí vytvořit na plátku čipu příliš mnoho ploch. Podstata vynálezu

Výše uvedené nedostatky odstraňuje zapojení s integrovanou výkonovou součástkou v technice MOS, přičemž hradlo výkonové součástky je spojeno s první měřicí plochou a-první měřicí plocha , je spojena s odporem·, a přičemž první měřicí plocha je napájena zkušebním napětím pro přezkoušení hradla, které je větší než napětí hradla potřebné pro provoz výkonové součástky, podle vynálezu, jehož podstatou je, že výkonová součástka je integrována společně s integrovaným obvodem na jednom čipu, integrovaný obvod je spojen s druhou měřicí plochou a druhá měřicí plocha je spojena s odporem, přičemž druhá měřicí plocha je napájena vnějším napětím, t

slučitelným s integrovaným obvodem.

Výhoda zapojení podle vynálezu spočívá jednak v tom, že přezkoušení oxidu hradla může být provedeno s dostatečně velkým zkušebním napětím, aniž by ostatní součástky uspořádané v integrovaném obvoud byly nadměrně zatíženy, a jednak v tom, že je možno upustit od přídavného uspořádání zkušebních struktur ve formě ploch na příslušném plátku čipu. Tím, že mezi oxidem hradla výkonové součástky a integrovaným obvodem je uspořádáno sériové zapojení první měřicí plochy, odporu a druhé měřicí plochy, může být na první měřicí plochu přivedeno zkušební napětí o vhodné velikosti, zatímco na druhou měřicí plochu je možno přivést provozní napětí a rozdíl mezi zkušebním napětím a provozním napětím je zachycován odporem.

Tím se jednoduchým způsobem dosáhne toho, že oxid hradla výkonového koncového stupně MOS může být přezkoušen dostatečně vysokým zkušebním napětím, které, jak již bylo uvedeno, zaručí to, že u dodaných součástek neexistují v průběhu pozdějšího používáni žádná slabá místa, která by mohla způsobit poruchy pole. Zachycováním rozdílu napětí mezi zkušebním napětím a provozním napětím odporem jsou ostatní části integrovaného obvodu chráněny před zkušebním napětím, které je vlastně přepětím, takže není možné jejich poškození.

Přehled obrázků na výkresech '

Vynález bude dále blíže objasněn na příkladech provedení podle přiložených výkresů, na nichž obr. 1 znázorňuje zapojení integrovaného obvodu pro přezkoušení- oxidu hradla, obr. 2 zapojení další varianty provedení, obr. 3 zapojení další varianty provedení a obr. 4 ještě další varianty provedení podle vynálezu.

příklady provedeni vynálezu

Na obr. 1 je znázorněno zapojení 10, které obsahuje blíže nespecifikovaný integrovaný obvod ,12, například logický obvod. Zapojení 10 dále obsahuje výkonový tranzistor T typu MOSFET, hradlem izolovaným oxidem, ke zdroji, svorkou D pro hradlem G. Mezi hradlem G to jest polem řízený tranzistor s opatřený svorkou s pro připojení připojení k vývodu kolektoru a _ _ výkonového tranzistoru T a integrovaným obvodem 12 je uspořádáno sériové zapojení sestávající z první měřicí plochy 14., z takzvaného polyodporu R (Polywiderstand), a druhé měřicí plochy 16. Měřicí plochou se zde označuje kovová plocha, která je vhodná pro přiložení jehlových elektrod pro napájení zkušebním napětím, a která je vedena vně čipu. Dále jsou uspořádány dvě Zenerovy diody Dl a D2, které jsou zapojeny paralelně k integrovanému obvodu 12, a které mají průrazné napětí například 8 V a tvoří ochranu integrovaného obvodu 12 před přepětím. Zkoušení oxidu hradla G se nyní provede tak, _fže mezi první měřicí plochou 14 a svorkou S pro připojenírke zdroji se připojí zkušební napětí Uq. Toto zkušební napětí Sg může mít hodnotu například 25 V. Protože provozní napětí při použití -je například 8 V,-- může být integrovaný obvod 12 chráněn proti přetížení tak, že na druhou měřicí plochu 16 se přivede napětí, které je menší než 8 V. Rozdíl mezi zkušebním napětím a provozním napětím je přitom zachycován polyodporem R, uspořádaným mezi první měřicí plochou 14 a druhou měřicí plochou 16. Tím je rovněž zaručeno to, že jednak může být. oxid hradla G napájen vyšším zkušebním napětím υθ a jednak jsou ostatní součástky celého zapojení 10., zejména integrovaný obvod 12, chráněny před přetížením nadměrným zkušebním napětím U^. Naproti tomu může být oxid hradla přezkoušen s nutným bezpečnostním odstupem od vlastního blokovacího napětí, takže mohou být vyřazeny takové * integrované obvody, u nichž schopnost blokování oxidu hradla, například stárnutím, muže klesnout do té míry, že slabá místa mohou způsobit poruchy pole.

Na obr. 2 je znázorněno-další - zapojení 20/ u něhož ie navíc k provedení podle obr. 1 uspořádána ochranná struktura k ochraně výkonového tranzistoru T typu MOSFET před přepětím. . Tato ochranná struktura, která je zde označena jako odbočka

22, sestává a z . dalších antiparalelné

Zenerových diod D4 zapojených s nimi zapojení 20 je stejné ze sériového zapojení Zenerových diod D5,

Provedení tohoto dalšího jako podle obr. 1, takže není znovu podrobně popsáno. U této varianty je odbočka 22 připojena mezi druhou měřicí plochou 16 a integrovaným obvodem 12. Proto může být u tohoto provedení provedeno přezkoušení oxidu hradla G stejným způsobem jako u provedení podle obr. 1. Je to umožněno zejména tím, že připojením napětí slučitelného s integrovaným obvodem 12 na druhou měřicí plochu 16 je současně odbočka 22 chráněna před vyšším zkušebním napětím Uq, přivedeným na první měřicí plochu 14.

U dalšího zapojení 3.0, znázorněného na obr. 3, které má provedení analogické s provedením zapojením 20*podle obr. 2, přičemž stejné součásti jsou označeny stejnými vztahovými značkami, je odbočka 22 připojena přímo k hradlu G výkonového tranzistoru T. Protože odbočka 22 plní ochrannou funkci proti přepětí, to znamená, že tvoří omezení napětí pro výkonový ’ tranzistor T, je v tomto případě výška zkušebního napětí Ug omezena schopností blokování antiparalelné zapojené Zenerovy diody D5.

U zapojení 10, 20, .3 0. znázorněných na obr. 1, 2 a 3, je nutno vzít v úvahu to, že přídavným uspořádáním polyodporu R je ovlivněna rychlost spínání výkonového tranzistoru T, takže tato skutečnost musí být vzata v úvahu při dimenzování součástek. Navíc je nutno uspořádáním polyodporu R u provedení s odbočkou 22 dbát na to, že polyodporem R se funkce odbočky 22, to znamená schopnost reakce na vzniklé přepětí, zpomalí.

Na obr. 4 je znázorněno speciální zapojení 40, u něhož je výkonový tranzistor T typu MOSFET vytvořen jako spínač high-side. Přitom je zde uspořádán integrovaný obvod 42, který je přes nábojové čerpadlo 44 a sériové zapojení, sestávající z první měřicí plochy 14, polyodporu R a druhé měřicí plochy 16, připojeno k hradlu G výkonového tranzistoru T. Sepnutím výkonového tranzistoru T je zde blíže nepopsaným způsobem možno zapnout, popřípadě vypnout, externí zátěž 46. Přezkoušení kvality oxidu hradla G se provede tak, jak již bylo popsáno u provedení podle obr. 1, totiž připo jením*. zkušebního napětí Uq k první měřicí ploše 14, přičemž omezenL na napětí slučitelné s integrovaným obvodem.42. popřípadě nábojovým čerpadlem 44., se provede připojením příslušného nízkého potenciálu k druhé měřicí ploše 16.

Vynález není omezen na znázorněná příkladná provedení, nýbrž je použitelný samozřejmě všude tam, kde má být aniž by předen byla k k hradlu. Touto měřicí programovatelné výkonové přezkoušena kvalita oxidu hradla,' dispozici měřicí plocha přístupná plochou - mohou být rovněž například okruhy s několika integrovanými výkonovými koncovými stupni MOS, které potom mohou být vždy testovány jednotlivě podle popsané zkušební metody.

Claims (5)

1. Zapojení (10, 20, 30, 40) s integrovanou výkonovou součástkou (T) v technice MOS, přičemž hradlo výkonové součástky je spojeno s první měřicí plochou (14) a první měřicí plocha (14) je spojena s odporem (R), a přičemž první měřicí plochá (14) je napájena zkušebním napětím (U_G) pro přezkoušení hradla, které je větší než napětí hradla potřebné pro provoz výkonové součástky (Τ), vyznačující se t í m, že výkonová součástka (T) je integrována společně s integrovaným obvodem (12, 42, 44) ' .na jednom čipu, integrovaný obvod (12, 42, 44) je spojen s druhou měřicí plochou (16) a druhá měřicí plocha (16) je spojena s odporem (R), přičemž druhá měřicí plocha (16) je napájena vnějším napětím (U), slučitelným s integrovaným obvodem (12, 42, 44).

2. Zapojení podle nároku 1,vyznačující se tím, že zkušební napětí (U_G) pro přezkoušení hradla a vnější napětí (U) jsou připojeny současně.

3. Zapojení podle nároku 1 nebo 2, vyznačuj ící se t í m, že zkušební napětí (U_G) pro přezkoušení hradla je několikanásobkem provozního napětí výkonové součástky (T).

4. Zapojení podle jednoho z nároku 1 až 3, vyznač uj í c í s e t í m_, „ že obvod, (odbočka 22) pro omezení napětí výkonové součástky (T) je připojen mezi druhou měřicí plochu (16) a integrovaný obvod (12).

5. Zapojení podle jednoho z nároků laž4, vyznačující se tím, že obvod (odbočka 22) pro omezení napětí výkonové součástky (T) je připojen mezi první měřicí plochu (14) a odpor (R).