CS269514B1 - Zapojenie formátovača impulzov s časovou kompenzáciou pre testery integrovaných obvodov - Google Patents

Abstract

Jedná se o zapojenie formátovača impulzov, ktoré umožňuje optimálnu realizáciu štrnástich rozličných módov formátovania údajov s časovou kompenzáciou z generátore testovacej postupnosti vedených cez pinelektroniku na meraný integrovaný obvod. Podstata řešení spočivá ve vhodnom přepojení prijimačov údajov prijimačov časovacich fáz, prijimačov riadenia, príjimača invertu, formátovača s časovou kompenzáciou, obvodov stálých logických úrovni, multiplexera s časovou kompenzáciou a budiča s invertorom. Formátovacie módy sú realizované zo vstupu údajov a vstupu časovačích fáz vo formátovači s časovou kompenzáciou a vedené z výstupov formátovača a obvodov stálých logických úrovni na údajové vstupy multiplexera s časovou kompenzáciou. Na výstup multiplexera je vyselektovaný jeden z Osmých základných módov formátovania podlá kombinácie riadiacich signálov na vstupe multiplexera. Údaje z výstupu vedú na vstup budiča s invertorom a možu prechádzaf na výstup bud v priamej formě alebo v invertovanej formě pódia stavu vstupu budiča s invertorom.

Description

CS 269514 B1 1

Vynález se týká zapojenia formátovača impulzov s časovou kompenzáciou pře testeryintegrovaných obvodov, ktorá umožňuje jednoduchá a technickými parametrami výhodnárealizáciu štrnástich rozličných formátovacích módov s kompenzáciou .zmien oneskoreniapri zmene módu pre ádaje z generátora testovacej postupnosti prechádzajáce cez pinele-ktroniku na testovaný integrovaný obvod.

Doteraz známe riešenia podobných formátovačov impulzov bud využívali štandartnéobvodové celky a integrované obvody, čo vedle k neásporným ríešeniam s menším technic-kým a ekonomickým áčinkom, alebo nemajá dostatočný počet rozličných formátovacích módov,ktorý umožňuje efektivnejšie využivanie technických aj programových prostriedkov testeraV uvedených riešeniach taktiež nebol komplexně riešený problém časovej kalibrácíe každé-ho kanálu.

Uvedené nevýhody odstraňuje zapojenie formátovača impulzov s časovou kompenzácioupre testery integrovaných obvodoch Vl$podla vynálezu vhodného na realizáciu pomocou hradlových poli ECL, podstata ktorého spočívá v tom, že na vstup prijimačov ádajov je připo-jený výstup obvodov postupného spracovania ádajov generátora testovacej postupnosti.

Na vstup prijimačov časových fáz je připojený výstup programovatelného přepínačefáz časovacieho generátora, na vstup prijimačov riadenia je připojený výstup MODE-re-gistra bloku riadenia pinelektroniky a na vstup prijimača invertu je připojený výstupINVERT-registra bloku riadenia pinelektroniky. Výstupy prijimača ádajov vedie na prvývstup formátovača s časovou kompenzáciou, výstup prijimačov časovačích fáz je přivedenýna druhý vstup formátovača s časovou kompenzáciou. Výstupy formátovača sá připojené naúdajové vstupy multiplexera s časovou kompenzáciou a taktiež výstupy obvodov trvalýchlogických úrovni sá přivedené na údajové vstupy multiplexera.· Výstup prijimačov riadeniaje připojený na riadiaci vstup multiplexera s časovou kompenzáciou. Údajový výstup mui-tiplexera vedie na vstup budiča s invertorom. Výstup prijimača inv,ertu je připojený nariadiaci vstup budiča s invertorom. Výstup budiča s inve torom je vedený na programova-telnú oneskorovaciu linku časovej kalibrácíe. Přednostou zapojenia formátovača impulzov s časovou kompenzáciou podlá vynálezu je,že v zapojení sá použité optimalizované funkčně obvodové celky, čim sa dosahuje minima-lizácia obvodových prostriedkov a zjednodušeníe aplikácie najm3 v případe, že celý obvo-dový systém formátovača impulzov je realizovaný v jednom integrovanou) obvode na bázehradlových poli. Oalšou přednostou zapojenia je použitie rýchlej ECL-technológie v danomhradlovom polí, čim sn zmenšuje oneskorenie signálu pri přechode obvodovým systémom aminimalizujů sa rozdieiy v oneskorenl jednotlivých módov činnosti formátovača impulzov.

Použitie obvodového systému podlá vynálezu vo formě jedného integrovaného obvoduna báze hradlových poli prináša efekt zlepšenia technických vlastnosti výsledného pro-duktu a ekonomický efekt vyplývajáci zo zniženia výrobných nákladov.

Zapojenie formátovača impulzov s časovou kompenzacicupre testery integrovaných ob-vodov podlá vynálezu je zobrazené na priloženom výkrese. V konkrétnom pripade je formátovač impulzov s časovou kompenzáciou realizovaný tak,že na vstup 11 prijimačov ádajov 2. je připojený výstup obvodov postupného .spracovaniaádajov generátora testovacej postupnosti, na vstup 21 prijimačov časovačích fáz 2 jepřivedený výstup programovatelného prepínača fáz časovacieho generátora, na vstup 32prijimačov riadenia 3 vedie výstup MODE-registra bloku riadenia pinelektroniky a tak-tiež na vstup 41 prijimača invertu 2 vedie výstup INVERT - registra bloku riadenia pi-nelektroniky, pričom výstup 12 prijimačov ádajov 2 je připojený na prvý vstup 51 formá-tovača s časovou kompenzáciou a výstup 22 prijimačov časovačích fáz 2 na druhý vstup52 formátovača s časovou kompenzáciou 5, výstup 53 formátovača 2 je připojený na prvýúdajový vstup 71 multiplexera s časovou kompenzáciou výstup 54 na druhý údajovývstup 72» výstup 55 na treti údajový vstup 73, výstup 56 na štvrtý údajový vstup 74,

Claims (3)

1. CS 269514 Bl výstup 57 na piaty údajový vstup 75 a výstup 58 na Siesty údajový vstup 76, pričom nasiedmy údajový vstup 77 multiplexera s časovou kompenzáciou 7~ je připojený prvý výstup61 obvodov trvalých logických úrovni 6 a na osmy údajový vstup 78 druhý výstup 62,okrem toho na riadiaci vstup 79 multiplexera s Časovou kompenzáciou 7 vedla výstup .33prijimačov riadenia 3 a výstup 710 multiplexera 7_ je připojený na vstup 81 budiče s in-vertorom 8, výstup 42 prijimača invertu 4 je přivedený na riadiaci vstup 82 budiča s in-vertorom 8 a jeho výstup 83 vedie na vstup programovatelnej oneskorovacej linky. Prijimače údajov _1 vytvárajú impulzy vedené cez obvody postupného spracovania údajovz generátora testovacej postupnosti na vstup 11 a tieto sú dalej vedené z výstupu 12 naprvý vstup 51 formátovača s časovou kompenzáciou 5^. Prijimače časovacich fáz 2 zase přij-mu a vytvárajú impulzy časovacich fáz, ktoré sú vedené cez programovatelný prepinač fázz časovacieho generátora na vstup 21.
2. 2 výstupu 22 idú impulzy časovacich fáz na druhývstup 52 formátovača s časovou kompenzáciou 5. Výstup z MODE - registra je po přechodeprijimačov riadenia 3 přivedený z výstupu 32 na riadiaci vstup 79 multiplexera s časovoukompenzáciou 7 a určuje selektovanie Jednoho z osmých základných módov formétovania navýstup 710 multiplexera 7, Formátovač s časovou kompenzáciou £> na báze sekvenčných akombinačných obvodov realizuje a na výstupy podává následovně mody formétovaniaIa/ tzv. “bez návratu na nulu (NON RETURN TO ZERO - NRZ) s použitím fázy Tpf", ktorý je vedený z výstupu 53 formátovača íi na vstup 71 multiplexera 7^, b/ “bez návratu na nulu (NRZ) s použitím fázy TGX“, ktorý je vedený z výstupu 54 navstup 72, c/ "s návratom na nulu (RETURN TO ZERO - RZ) s použitím fázy TGX“, ktorý je vedenýz výstupu 55 na vstup 73, d/ ”s návratom na nulu (R2) pre invertované údaje s použitím fázy TGX", ktorý je ve-dený z výstupu 56 na vstup 74, e/ "výhradný súčet (EXCLUSIVE OR - XOR) s použitim fázy TGX“, ktorý je vedený z výstu- pu 57 na vstup 75, f/ "multiplexovanie dvoch údajov ('MULTIPLEX - RETURN TO ZERO - MUX - RZ) s použitim dvoch fáz TGX a TGY, ktorý je vedený z výstupu 58 formátovača s časovým kompenzátorom^5 na vstup 75 multiplexera _7. Posledně dva základné módy realizujú obvody stálých lo- gických úrovni tzv. "trvalá nula" (PERMANENT LOGIC ZERO - PLO), ktorý je z výstupu 61obvodov stálých logických úrovní 6 vedený na vstup 77 multiplexera s časovou kompenzáciou7 a tzv. "trvalá jednotka" (PERMANENT LOGIC ONE - PLO) vedená z výstupu 62 na vstup 78multiplexera 7_, Výstup 710 multiplexera s časovou kompenzáciou _7 je připojený na vstup81 budiča s invertorom j}, ktorý vysiela sformátované údaje cez výstup 83 na vstup ones-korovacej linky a dalěj do pinelektroniky bud v priamej formě (8 základných módov) aleboúdaje budu invertované a tým sa vytvára dalších 8 odvodených módov formátovania: "beznávratu na jednotku (NON RETURN TO ONE - NRO) s TG O, resp. s TGX", "s návratom na jed-notku (RETURN TO ZERO - RG) s TGX, resp. pře invertované údaje s TGX", "logická zhoda(LOGIC COINCIDENCE - LOC) s TGX", "invertované multiplexovanie dvoch údajov (INVERT MUX -- RZ) s TGX a TGY" a duplicitně módy PLO a PLZ. Vynález nájde uplatnenie v testeroch integrovaných obvodov VLSI s velkým počtom tes-tovacích kanálov. PREDMET VYNALEZU Zapojenie formátovača impulzov s časovou kompenzáciou pře testery integrovaných ob-vodov vyznačujúce sa tým, že na vstup (li) prijimačov údajov (1) je připojený výstupobvodov postupného spracovania údajov generátora testovacej postupnosti, na vstup (21)prijimačov časovacich fáz (2) je připojený výstup programovatelného prepínača fáz časo- CS 269514 B1 3 vacleho generátore ne vstup (31) prijimačov riadenia
3. (3) Je přepojený výstup MODE;-registra bloku riadenia pinelektroniky a taktiež na vstup (41, přijímače ínvertu (4)výstup INVERT - registra bloku riadenia pinelektroniky, pričom výstup (12) prijimačovúdajov (1) Je připojený na prvý vetup (51) formátovača 3 časovou kompenzáciou (5) avýetup (22) prijimačov časovačích fáz (2) na. druhý vstup (52) formátovača s časovou kom-penzáciou (5), výstup (53) formátovača (5) Je připojený na prvý údajový vstup (71, mul-tlplexera s časovou kompenzáciou (7), výstup (54) na druhý údajový vstup (72), výstup(55) na třetí údajový vstup (73), výstup (55) na Stvrtý údajový vstup (74), výstup (57)na piaty údajový vstup (75) a výstup (58) na šiesty údajový vstup (76), pričom na siedmyúdajový vstup (77) multiplexera s časovou kompenzáciou (7) je připojený prvý výstup (51)obvodov trvalých logických úrovni (5) a na osmy údajový vstup (7Θ) druhý výstup (62),okrem toho na rladiaci vstup (79) multiplexera s časovou kompenzáciou (7) vedie výstup(33) prijimačov riadenia (3) a výstup (710) multiplexera (7) Je připojený na vstup (81)budiča s invertorom (8), výstup (42) prijimača invertu (4) je připojený na riadiaci vstup(82) budiča s invertorom (8) a jeho výstup (83) na vstup programovatelnej oneskrovacejlinky. 1 výkres