CS264729B1 - Zapojenie pre prepojenie obvodov CMOS so zariadeniami so zápornými logickými úrovniami - Google Patents

Description

264729 2

Vynález sa týká zapojenia pre prepojenie obvodov CMOS so zariadenlami so zápornými logic-kými úrovniami, ktoré pozostáva z meraného objektu a zariadenia s CMOS logikou s napájacímzdrojom, medzi ktorými je zapojený převodník úrovně meraného signálu, a v ktorom prvý výstupmeraného objektu je spojený s druhou napájacou zbernicou s CMOS logikou a napájacieho zdroja,ktorého prvá napájacia zbernica je spojená s prvou napájacou zbernicou zariadenia s CMOSlogikou.

Dosial známe zapojenie vstupných prevodníkov, určené k prepojeniu obvodov CMOS so zaria-deniami so zápornými logickými úrovniami, sú rieSené tak, že pozostávajú z obvodu CMOS zapo-jeného spravidla ako invertor a vstupného prevodníka úrovně. Uvedené zapojenia sa využívájúk prepojeniu operačných zosilňovačov napájaných symetrickým napájacím napátím, napr. í 15 V.Převodník úrovně upravuje ich vstupné signály na logické úrovně, vhodné pre spracovanie in-vertormi CMOS.

Hlavné nevýhody týchto známých zapojení spočívajú v tom, že neumožňujú převod signálovzo zariadení pracujúcich len so zápornými logickými úrovniami, neumožňujú priame pripojenieobvodov CMOS k zariadeniam pracujúcim so zápornými logickými úrovniami a hlavně neumožňujúuniverzálny převod signálov z týchto zariadení z napáťových, kontaktných a rezistorovýchvýstupov.

Uvedené nevýhody sú odstránené zapojením podlá vynálezu, ktorého podstata spočívá v tom,že převodník úrovně meraného signálu je tvořený aspoň jedným obvodom pozostávajúcim z prvejdiody a dvoch rezistorov, z ktorých prvý rezistor je připojený svojím prvým vývodom k jednémuz druhých výstupov meraného objektu a druhým svojím vývodom jednak k logickému vstupu obvoduCMOS, jednak ku katóde prvej diody, ktorej anoda je spojená s druhým napájacím vstupom obvoduCMOS spojeným s druhou napájacou zbernicou napájacieho zdroja, jednak k anóde druhej diódý,ktorej katoda je spojená s prvým napájacím vstupom obvodu CMOS a s prvou napájacou zbernicouzariadenia s CMOS logikou a jednak cez druhý rezistor ku katóde druhej dičdy, pričom výstupobvodu CMOS je spojený s vstupom zariadenia s CMOS logikou.

Hlavné výhody podlá vynálezu spočívajú v tom, že s použitím minimálneho počtu prvkovumožňuje univerzálny převod vstupných záporných napáťových alebo odporových signálov, pričomminimalizácia prvkov prevodníka úrovně je dosiahnutá využitím prvkov ochranného obvodu preúčely úpravy vstupného signálu pre obvod CMOS.

Pripojenie prevodníka úrovně ku každému vstupu viacstupňového obvodu CMOS, ktorý můžebyt tvořený hradlami, multiplexorom, prevodníkom kódu, čítačom a pod., umožňuje využívatjeho funkčně vlastnosti pre spracovanie informácií zo zariadenia, ktoré pracuje so signálmiso zápornými logickými úrovniami.

Na pripojenom obr. je schematicky znázorněný příklad zapojenia podlá vynálezu.

Prvý výstup i meraného objektu JL je připojený k druhému napájaciemu vstupu 13 obvodu10 CMOS a k druhej napájacej zbernici 16 zariadenia 2 s CMOS logikou, ktorá je spojenás druhou napájacou zbernicou 18 napájacieho zdroja 2· Obvod 10 CMOS mĎže byť tvořený napr.hradlom, multiplexorom, prevodníkom kódu alebo čítačom. K meranému objektu 2 je připojenýpřevodník úrovně meraného signálu, tvořený obvodom pozostávajúcim z prvého rezistoru 6, dru-hého rezistoru T_ a prvej diody

Prvý vývod prvého rezistoru 6 je spojený jednak s druhým výstupom _5 meraného objektu 2a jednak cez třetí rezistor 19 s třetím výstupom 20 meraného objektu 2· Druhý vývod prvéhoRezistoru 6 je připojený jednak k logickému vstupu 11 obvodu CMOS, jednak ku katóde prvejdiody 9, ktorej anoda je spojená s druhým napájacím vstupom 13 obvodu 10 CMOS spojeným s dru-hou napájacou zbernicou 18 napájacieho zdroja 2 a jednak k anóde druhej diody 9, ktorej katodaje spojená s prvým napájacím vstupom 12 obvodu 10 CMOS a s prvou napájacou zbernicou 15 za-riadenia 2 a CMOS logikou, ktorá je spojená s prvou napájacou zbernicou 17 napájacieho zdroja

Claims (2)

3 264729 2- Ďalej je druhý vývod prvého rezistoru 6 připojený cez druhý rezistor T_ ku katóde druhej diody 9 a výstup obvodu 10 CMOS je spojený s vstupom 14 zariadenia 2 s CMOS logikou. Činnost uvedeného zapojenia je popísáná pre najjednoduchší případ pre prepojenie inver-tora CMOS so zariadením so zápornými logickými úrovniami pozři obr. Hodnoty vstupného zápor-ného signálu a jemu odpovedajúce výstupné úrovně CMOS sú následovně. Záporný signál o nižšej úrovni ako je nastavená prvým rezistorom j6 a třetím rezistorom19 polarizuje prvú diodu 2 v priepustnom smere, logický vstup 11 obvodu 10 CMOS je na úrovniL a jeho výstup je na úrovni H. Záporný signál připojený na druhý výstup 5 meraného objektu2 o vyššej úrovni ako je nastavená prvým rezistorom 6 a třetím rezistorom 19 alebo signáls úrovňou OV pripája k logickému vstupu 11 obvodu 10 CMOS prostredníctvom druhého rezistora7 úroveň z prvej napájacej zbernice 17 napájacieho zdroja 2· Logický vstup 11 obvodu 10 CMOSje na úrovni H a jeho výstup je na úrovni L. Prvá dioda 2 a druhá dioda 2 tvoria ochranua zabezpečujú požadované vstupné napStie logického vstupu 11 obvodu 10 CMOS. Pre viacvstupovýobvod 10 CMOS je činnost prevodníka úrovně rovnaká. Logické a kombinačně funkcie pre konkrét-ny obvod 10 CMOS je možné vytvárať podlá funkčnej tabulky pričom úroveň nižšieho zápornéhosignálu označíme L. Uvedené zapojenie pre prepojenie obvodov CMOS so zariadeniami so zápornými logickýmiúrovniami sa móže využívat v oblasti telekomunikácií a spojových organizácií pre převod,spracovanie a vytváranie logických funkcil s výstupnou úrovňou CMOS zo vstupných zápornýchlogických úrovní - 60V/0V, - 48V/0V, ktoré sa vyskytujú v elektromechanických ústredniacha v iných odvetviach národného hospodárstva, v ktorých je potřebný převod signálov só zápor-nými logickými úrovniami s následným spracovaním zariadeniami realizovanými obvodmi CMOS. PREDMET VYNÁLEZU

1. Zapojenie pre prepojenie obvodov CMOS so zariadeniami so zápornými logickými úrovni-ami, ktoré pozostáva z meraného objektu a zariadenia s CMOS logikou s napájacím zdrojom,medzi ktorými je zapojený převodník úrovně meraného signálu, a v ktorom prvý výstup meranéhoobjektu je spojený s druhou napájacou zbernicou zariadenia s CMOS logikou a napájaciehozdroja, ktorého prvá napájacia zbernica je spojená s prvou napájacou zbernicou zariadenia s CMOS logikou, vyznačené tým, že převodník úrovně meraného signálu je tvořený aspoň jednýmobvodom pozostá«zajúcim z prvej diody (8) a dvoch rezistorov (6, 7) , z ktorých prvý rezistor(6) je připojený prvým svojím vývodom k jednému z druhých výstupov (5) meraného objektu (1)a druhým svojím vývodom jednak k logickému vstupu (11) obvodu (10) CMOS, jednak ku katódeprvej diody (8), ktorej anoda je spojená s druhým napájacím vstupom (13) obvodu (10) CMOSspojeným s druhou napájacou zbernicou (18) napájacieho zdroja (3), jednak k anóde druhejdiody (9), ktorej katoda je spojená s prvým napájacím vstupom (12) obvodu (10) CMOS a s prvounapájacou zbernicou (15) zariadenia (2) s CMOS logikou a jednak cez druhý rezistor (7) kukatóde druhej diody (9), pričom výstup obvodu (10) CMOS je spojený so vstupom (14) zariadenia(2) s CMOS logikou.

2. Zapojenie podlá bodu 1, vyznačené tým, že k prvému vývodu prvého rezistoru (6) jejedným svojím vývodom připojený třetí rezistor (19), ktorého druhý vývod je připojený k tre-tiemu výstupu (20) meraného objektu (1). 1 výkres