CS264729B1

CS264729B1 - Connections for connecting CMOS circuits to devices with negative logic levels

Info

Publication number: CS264729B1
Application number: CS874965A
Authority: CS
Inventors: Milan Ing Kovacik
Original assignee: Kovacik Milan
Priority date: 1987-07-01
Filing date: 1987-07-01
Publication date: 1989-09-12
Also published as: CS496587A1

Abstract

Zapojenie, určené k danému účelu, pozostávajúce z obvodu CMOS zapojeného spravidla ako invertor a vstupného prevodníka úrovně. Nevýhodné sú v tom, že neumožňujú převod signálov zo zariadenia pracujúcich len so zápornými logickými úrovniami. Tieto nevýhody sú odstránené zapojením, ktorého podstata spočí vá v tom, že převodník úrovně meraného signá lu je tvořený aspoň jedným obvodom pozostávajúcim z prvej diody a dvoch rezistorov, z ktorých prvý rezistor je připojený prvým svojím vývodom k jednému z druhých výstupov meraného objektu a druhým svojím vývodom jednak k logickému vstupu obvodu CMOS, jednak ku katóde prvej diody, ktorej anóda je spojená s druhým napájacím vstupom obvodu CMOS spojeným s druhou napájacou zbernicou napájacieho zdroja, jednak k anóde druhej diody, ktorej katoda je spojená s prvým napájacím vstupom obvodu CMOS a s prvou napájacou zbernicou zariadenia s CMOS logikou a jednak cez druhý rezistor ku katóde druhej diody, pričom výstup obvodu CMOS je spojený so vstupom zariadenia s CMOS logikou.A circuit designed for a given purpose, consisting of a CMOS circuit usually connected as an inverter and an input level converter. Their disadvantage is that they do not allow the conversion of signals from devices operating only with negative logic levels. These disadvantages are eliminated by a circuit, the essence of which is that the measured signal level converter is formed by at least one circuit consisting of a first diode and two resistors, of which the first resistor is connected by its first terminal to one of the second outputs of the measured object and by its second terminal to the logic input of the CMOS circuit, to the cathode of the first diode, the anode of which is connected to the second power input of the CMOS circuit connected to the second power bus of the power supply, to the anode of the second diode, the cathode of which is connected to the first power input of the CMOS circuit and to the first power bus of the device with CMOS logic, and through the second resistor to the cathode of the second diode, the output of the CMOS circuit being connected to the input of the device with CMOS logic.

Description

Vynález sa týká zapojenia pre prepojenle obvodov CMOS so zariadenlami so zápornými logickými úrovniami, ktoré pozostáva z meraného objektu a zariadenia s CMOS logikou s napájacím zdrojom, medzi ktorými je zapojený převodník úrovně meraného signálu, a v ktorom prvý výstup meraného objektu je spojený s druhou napájacou zbernicou s CMOS logikou a napájacieho zdroja, ktorého prvá napájacia zbernica je spojená s prvou napájacou zbernicou zariadenia s CMOS logikou.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CMOS circuit with negative logic level devices comprising a measurement object and a power supply CMOS logic device between which a measurement signal transducer is connected and wherein the first output of the measurement object is connected to a second power bus. with CMOS logic and a power supply whose first power bus is connected to the first power bus of the CMOS logic device.

Doslal známe zapojenie vstupných prevodníkov, určené k prepojeniu obvodov CMOS so zariadeniami so zápornými logickými úrovniami, sú riešené tak, že pozostávajú z obvodu CMOS zapojeného spravidla ako invertor a vstupného prevodníka úrovně. Uvedené zapojenia sa využívájú k prepojeniu operačných zosilňovačov napájaných symetrickým napájacím napátím, napr. í 15 V. Převodník úrovně upravuje ich vstupné signály na logické úrovně, vhodné pre spracovanie invertormi CMOS.Hitherto known wiring of input converters, intended to connect CMOS circuits to devices with negative logic levels, are designed to consist of a CMOS circuit typically connected as an inverter and an input level converter. Said connections are used to interconnect operational amplifiers powered by a symmetrical supply voltage, e.g. Level converter adjusts their input signals to logical levels suitable for processing by CMOS inverters.

Hlavné nevýhody týchto známých zapojeni spočivajú v tom, že neumožňujú převod signálov zo zariadení pracujúcich len so zápornými logickými úrovniami, neumožňujú priame pripojenie obvodov CMOS k zariadeniam pracujúcim so zápornými logickými úrovniami a hlavně neumožňujú univerzálny převod signálov z týchto zariadení z napStových, kontaktných a rezistorových výstupov.The main disadvantages of these known circuits are that they do not allow the conversion of signals from devices operating only with negative logic levels, do not allow direct connection of CMOS circuits to devices working with negative logical levels, and mainly do not allow universal conversion of signals from these devices from voltage, contact and resistor outputs .

Uvedené nevýhody sú odstránené zapojením podlá vynálezu, ktorého podstata spočívá v tom, že převodník úrovně meraného signálu je tvořený aspoň jedným obvodom pozostávajúcim z prvej diody a dvoch rezistorov, z ktorých prvý rezistor je připojený svojím prvým vývodom k jednému z druhých výstupov meraného objektu a druhým svojím vývodom jednak k logickému vstupu obvodu CMOS, jednak ku katóde prvej diody, ktorej anoda je spojená s druhým napájacím vstupom obvodu CMOS spojeným s druhou napájacou zbernicou napájacieho zdroja, jednak k anóde druhej diódý, ktorej katoda je spojená s prvým napájacím vstupom obvodu CMOS a s prvou napájacou zbernicou zariadenia s CMOS logikou a jednak cez druhý rezistor ku katóde druhej dičdy, pričom výstup obvodu CMOS je spojený s vstupom zariadenia s CMOS logikou.These disadvantages are eliminated by the circuit according to the invention, which consists in that the signal level converter consists of at least one circuit consisting of a first diode and two resistors, of which the first resistor is connected by its first terminal to one of the second outputs of the measured object and the second its output to the logical input of the CMOS circuit, to the cathode of the first diode whose anode is connected to the second power input of the CMOS circuit connected to the second power bus of the power supply, and to the anode of the second diode whose cathode is connected to the first power input of the CMOS circuit. the first power bus of the device with CMOS logic and second through a second resistor to the cathode of the second, wherein the output of the CMOS circuit is connected to the input of the device with CMOS logic.

Hlavné výhody podlá vynálezu spočivajú v tom, že s použitím minimálneho počtu prvkov umožňuje univerzálny převod vstupných záporných napStových alebo odporových signálov, pričom minimalizácia prvkov prevodníka úrovně je dosiahnutá využitím prvkov ochranného obvodu pre účely úpravy vstupného signálu pre obvod CMOS.The main advantages of the present invention are that, by using a minimum number of elements, it allows universal conversion of the input negative voltage or resistance signals, while minimizing the elements of the level converter is achieved by using protection circuit elements to adjust the input signal for the CMOS circuit.

Pripojenie prevodníka úrovně ku každému vstupu viacstupňového obvodu CMOS, ktorý móže byt tvořený hradlami, multiplexorom, prevodnikom kódu, čítačom a pod., umožňuje využívat jeho funkčně vlastnosti pre spracovanie informácií zo zariadenia, ktoré pracuje so signálmi so zápornými logickými úrovniami.Connecting a level converter to each input of a multistage CMOS circuit, which may be made up of gates, multiplexer, code converter, counter, etc., allows to use its functionally for processing information from a device that works with signals with negative logic levels.

Na pripojenom obr. je schematicky znázorněný příklad zapojenia podlá vynálezu.FIG. is a schematic illustration of an embodiment of the invention.

Prvý výstup 4 meraného objektu J. je připojený k druhému napájaciemu vstupu 13 obvodu 10 CMOS a k druhej napájacej zbernicl 16 zariadenia 2 s CMOS logikou, ktorá je spojená s druhou napájacou zbernicou 18 napájacieho zdroja 2· Obvod 10 CMOS móže byť tvořený napr. hradlom, multiplexorom, prevodnikom kódu alebo čítačom. K meranému objektu 2 je připojený převodník úrovně meraného signálu, tvořený obvodom pozostávajúcim z prvého rezistoru 8, druhého rezistoru T_ a prvej diody _B.The first output 4 of the object to be measured is connected to the second power input 13 of the CMOS 10 circuit and to the second power bus 16 of the CMOS logic device 2, which is connected to the second power bus 18 of the power supply 2. gate, multiplexer, code converter or counter. The measured signal level converter, consisting of a circuit consisting of a first resistor 8, a second resistor T and a first diode B, is connected to the measured object 2.

Prvý vývod prvého rezistoru 6 je spojený jednak s druhým výstupom _5 meraného objektu 2 a jednak cez třetí rezistor 19 s třetím výstupom 20 meraného objektu 2· Druhý vývod prvého Rezistoru 6 je připojený jednak k logickému vstupu 11 obvodu CMOS, jednak ku katóde prvej diody 8, ktorej anoda je spojená s druhým napájacím vstupom 13 obvodu 10 CMOS spojeným s druhou napájacou zbernicou 18 napájacieho zdroja 2 ^a jednak k anóde druhej diody 9, ktorej katoda je spojená s prvým napájacím vstupom 12 obvodu 10 CMOS a s prvou napájacou zbernicou 15 zariadenia 2 a CMOS logikou, ktorá je spojená s prvou napájacou zbernicou 17 napájacieho zdrojaThe first terminal of the first resistor 6 is connected to the second output 5 of the measured object 2 and through the third resistor 19 to the third output 20 of the measured object 2. The second terminal of the first resistor 6 is connected to the logic input 11 of the CMOS circuit. whose anode is connected to the second power input 13 of the CMOS circuit 10 connected to the second power bus 18 of the power supply 2 ^and second to the anode of the second diode 9, the cathode is connected to the first power input 12 of the CMOS 10 circuit and the first power bus 15 of the device 2; CMOS logic that is coupled to the first power bus 17 of the power supply

2- Ďalej je druhý vývod prvého rezistorů 6 připojený cez druhý rezistor T_ ku katóde druhej diody 9 a výstup obvodu 10 CMOS je spojený s vstupom 14 zariadenia 2 s CMOS logikou.Next, the second terminal of the first resistors 6 is connected via the second resistor T to the cathode of the second diode 9 and the output of the CMOS circuit 10 is connected to the input 14 of the device 2 with CMOS logic.

Činnost uvedeného zapojenia je popísáná pre najjednoduchší případ pre prepojenie invertora CMOS so zariadením so zápornými logickými úrovniami pozři obr. Hodnoty vstupného záporného signálu a jemu odpovedajúce výstupné úrovně CMOS sú následovně.The operation of said circuit is described for the simplest case for connecting the CMOS inverter to a device with negative logic levels as shown in FIG. The values of the input negative signal and its corresponding CMOS output levels are as follows.

Záporný signál o nižšej úrovni ako je nastavená prvým rezistorom j6 a třetím rezistorom 19 polarizuje prvú diodu 2 v priepustnom smere, logický vstup 11 obvodu 10 CMOS je na úrovni L a jeho výstup je na úrovni H. Záporný signál připojený na druhý výstup 5 meraného objektu 2 o vyššej úrovni ako je nastavená prvým rezistorom 6 a třetím rezistorom 19 alebo signál s úrovňou OV pripája k logickému vstupu 11 obvodu 10 CMOS prostredníctvom druhého rezistora 7 úroveň z prvej napájacej zbernice 17 napájacieho zdroja 2· Logický vstup 11 obvodu 10 CMOS je na úrovni H a jeho výstup je na úrovni L. Prvá dioda 2 a druhá dioda 9 tvoria ochranu a zabezpečujú požadované vstupné napStie logického vstupu 11 obvodu 10 CMOS. Pre viacvstupový obvod 10 CMOS je činnost prevodníka úrovně rovnaká. Logické a kombinačně funkcie pre konkrétny obvod 10 CMOS je možné vytvárať podlá funkčnej tabulky pričom úroveň nižšieho záporného signálu označíme L.A negative signal lower than that set by the first resistor 16 and the third resistor 19 polarizes the first diode 2 in the forward direction, the logic input 11 of the CMOS circuit 10 is at the L level and its output is at the H level. 2 higher than that set by the first resistor 6 and the third resistor 19 or the OV-level signal connects to the logic input 11 of the CMOS 10 circuit via the second resistor 7 with the level from the first power bus 17 of the power supply 2. The first diode 2 and the second diode 9 provide protection and provide the required input voltage of the logic input 11 of the CMOS 10 circuit. For the 10 CMOS multi-input circuit, the operation of the level converter is the same. Logic and combinational functions for a specific 10 CMOS circuit can be created according to the function table with the level of lower negative signal denoted as L.

Uvedené zapojenie pre prepojenie obvodov CMOS so zariadeniami so zápornými logickými úrovniami sa móže využívat v oblasti telekomunikácií a spojových organizácií pre převod, spracovanie a vytváranie logických funkcil s výstupnou úrovňou CMOS zo vstupných záporných logických úrovní - 60V/0V, - 48V/0V, ktoré sa vyskytujú v elektromechanických ústredniach a v iných odvetviach národného hospodárstva, v ktorých je potřebný převod signálov so zápornými logickými úrovniami s následným spracovaním zariadeniami realizovanými obvodmi CMOS.Said connection for connecting CMOS circuits with negative logic level devices can be used in telecommunications and communications organizations for the conversion, processing and creation of logic functions with CMOS output level from input negative logic levels - 60V / 0V, - 48V / 0V, which they occur in electromechanical central units and in other sectors of the national economy, in which the transfer of signals with negative logic levels is necessary, with subsequent processing by devices implemented by CMOS circuits.

Claims

1. Wiring for interconnecting CMOS circuits with negative logic level devices consisting of a measured object and a CMOS logic device with a power supply, between which the measured signal level converter is connected, and in which the first output of the measured object is connected to the second power bus of the device with a CMOS logic and a power supply whose first power bus is connected to the first power bus of the CMOS logic device, characterized in that the signal level converter consists of at least one circuit consisting of a first diode (8) and two resistors (6), 7), of which the first resistor (6) is connected with its first terminal to one of the second outputs (5) of the measured object (1) and the second terminal to both the logic input (11) of the CMOS circuit (10) and the cathode of the first diode (8), the anode of which is connected to a second power input (13) of the CMOS circuit (10) connected to a second power supply a power supply line (18), both to the anode of a second diode (9), the cathode of which is connected to the first power input (12) of the CMOS circuit (10) and to the first power bus (15) of the CMOS logic device (2); on the other hand, through a second resistor (7) to the cathode of the second diode (9), the output of the CMOS circuit (10) being connected to the input (14) of the CMOS logic device (2).

Connection according to Claim 1, characterized in that a third resistor (19) is connected to the first terminal of the first resistors (6), one of which is connected to the third output (20) of the measured object (1).