CS262683B2 - Connexion for electric signal conversion onto proportional frequency - Google Patents

Description

Vynález se týká zapojení pro převod elektrického signálu na jemu úměrný kmitočet s nejméně prvním přepínačem polarity pro periodické přepolovávání signálu, к němu připojeným integrátorem, který obsahuje kondenzátor, к němu připojeným komparátorem, přičemž ke komparátoru je .připojen přepínač pro řízení připínání a odpínání referenčního proudu ze zdroje referenčního proudu, se řídicím obvodem pro generování periodického přepínacího signálu pro přepínač polarity a se zdrojem signálu.

Takováto zapojení slouží pro měřicí účely a používají se například v eleiktroměrech к přesnému převodu signálu, který je úměrný elektrickému výkonu, tj. součinu proudu s napětím, na úměrný kmitočet impulsů.

Konstrukce a způsob činnosti takovéhoto zapojení jsou známy z US patentního spisu 41 24 821. V zapojení podíle tohoto spisu se používá princip periodického přepínání polarity к eliminování nulového napětí, tj. ofsetového napětí, které se zpravidla jako nekompenzovatelná na čase nebo *na tep-, lotě závislá složka vstupního signálu projevuje přímo jako lineární chyba na přes- * nosti měření. Přitom se periodicky a současně přepíná jak převáděný signál, tak i směr přenosu v zapojení, takže obě změny znaménka převáděného signálu se navzájem kompenzují. Vliv nulového napětí, u kterého se mění pouze znaménko přenosu, se střídavě během jedné půlperiody přepínacího signálu к signálu přičítá nebo od signálu odčítá, takže integrace nulového signálu v časovém intervalu, odpovídajícím celočíselnému počtu period přepínacího signálu dá jako výsledek nulovou hodnotu, ovšem za předpokladu, že obě půlperiody přepínacího signálu jsou přesně stejně dlouhé. Protože v okamžiku přepínání polarity se v integračním kondenzátoru obvykle nachází ještě určitý nenulový náboj, projevuje se tento při přepnutí polarity s nesprávnou polaritou, což má za následek zkreslení výsledku měření. Pokud se uvažuje delší měřicí doba, nemusí mít toto zkreslení žádný negativní vliv na střední hodnotu kmitočtu impulsů, v každém případě však toto zkreslení vede к okamžitému kolísání, tj. к určité modulaci kmitočtu impulsů. Aby se tomu zabránilo, používá se ve známých zapojeních synchronizace přepínání polarity s výstupním signálem komparátoru, který sleduje napětí kondenzátoru, takže přepínání polarity probíhá vždy při průchodu napětí na kondenzátoru nulou, tj. v okamžiku, kdy zbytková napětí kondenzátoru je nulové. Toto řešení však má za následek, že obě půlperiody přepínacího signálu nejsou vždy stejně dlouhé, protože stejně dlouhé mohou být pouze v statistickém průměru, což má opět za následek nerovnoměrnou modulaci výstupního kmitočtu zapojení, která ztěžují cechování tohoto zapojení, ke kterému je zapotřebí, nepřijatelně dlouhá doba.

Úkolem vynálezu je zdokonalit zapojení podle stavu techniky ták, že se vyloučí modulace výstupního kmitočtu zapojení v důsledku nestejně dlouhých půlperiod přepínacího signálu, tak i modulace v důsledku zbytkových nábojů kondenzátoru, které ještě existují v okamžiku přepínání polarity. Dalším úkolem vynálezu je umožnění rychlého a přesného cejchování zapojení bez potřeby dlouhých čekacích časů.

Uvedený úkol se u zapojení pro převod elektrického signálu na jemu úměrný kmitočet s nejméně prvním přepínačem polarity pro periodické přepólování signálu, к němu připojeným integrátorem, který Obsahuje kondenzátor, к němu připojeným komparátorem, přičemž ke komparátoru je připojen přepínač pro řízení připínání a odpínání referenčního proudu ze zdroje referenčního proudu, se řídicím obvodem pro generování periodického· přepínacího signálu pro přepínač polarity á se zdrojem signálu, podle vynálezu řeší tak, že zdroj signálu je uspořádán ve vstupní části integrátoru mezi převodníkem proud —napětí, obsaženém v integrátoru s kondenzátorem je uspořádán druhý přepínač polarity, spojený s řídicím obvodem a na výstupu zapojení je zapojen obousměrný čítač. .

Rozvinutí vynálezu pak spočívá v tom, že zdrojem signálu je napěťový zdroj a je spolu se sečítacím obvodem připojen na vstup převodníku napětí—proud.

Výhodné provedení vynálezu je, jestliže napěťovým zdrojem je zdroj konstantního napětí.

Rozvinutí vynálezu spočívá také v tom, že napěťovým zdrojem je regulátor, který sestává z hradla Exclusive Or, obousměrného čítače, vyrovnávací paměti a číslicově analogového převodníku, které jsou zapojeny v sérii.

Další rozvinutí vynálezu spočívá v tom, že zdrojem signálu je zdroj konstantního proudu, který je zapojen na výstupu převodníku napětí—proud.

Význakem vynálezu rovněž je, že mezi prvním přepínačem polarity a převodníkem napětí—proud je zapojen zesilovač vysokých kmitočtů.

Výhodné provedení pak spočívá v tom, že zesilovač vysokých kmitočtů sestává ze zesilovače a připojené horní propusti.

Rozvinutí vynálezu spočívá rovněž v tom, že na výstupu zapojení je zapojen výstupní dělič kmitočtu, který obsahuje první obousměrný čítač.

Výhodné provedení tohoto význaku pak spočívá v tom, že výstupní dělič kmitočtu obsahuje obvod pro zabránění chodu naprázdno.

Pak je dále výhodné, jestliže obvod pro zabránění chodu naprázdno sestává 2 mono5 stabilního mulfivibrátoru, bistabilního obvodu a součinového obvodu.

Konkrétní provedení tohoto význaku pak může spočívat v tom, že monostabilní multivibrátor sestává ze součinového obvodu a čítače, přičemž výstup součinového obvodu je spojen s počítacím vstupem čítače.

Rozvinutí vynálezu může dále spočívat •v tom, že převodník napětí—proud obsahuje tři zdroje proudu.

Posledním význakem vynálezu pak je, že každý ze zdroje proudu sestává z operačního zesilovače, tranzistoru řízeného polem a. nejméně jednoho odporu.

Zapojení podle vynálezu je zejména vhodné pro elektroměr.

Vynález bude v dalšími textu blíže objasněn na příkladech provedení, znázorněných na připojených výkresech.

Na obr. :1. je znázorněno schéma prvního provedení zapojení podle vynálezu.

Na obr. 2 je znázorněno schéma druhého provedení zapojení podle vynálezu.

•Na obr. 3 je znázorněno schéma třetího pr o v ed ε· n í z a. pojení podle v у n á 1 e z и.

Na obr. 4 jsou znázorněny časové průběhy signálu příslušející к prvnímu (provedení zapojení podle vynálezu.

Na obr. 5 je znázorněno schéma výstupního děliče kmitočtu.

Na obr. 6 je znázorněno schéma zapojení elektroměru.

Na obr. 7 je znázorněno schéma vstupní části zapojení podle vynálezu.

Na obr. 8 je znázorněno schéma čtvrtého převedení zapojení podle vynálezu.

Všechny součásti, které jsou na všech výkresech stejné, jsou označeny i shodnými vztahovými značkami.

Všechny součástky popsaného zapojení jsou vyrobeny například technologií CMOS a jsou proto napájeny kladným stejnosměrným napětím Voo a záporným stejnosměrným napětím —(V_ss), která obě mají jako vztažený potenciál zem. Napájecí stejnosměrná napětí V|_)p a — (V_ss) se známým způsobem například pomocí síťového usměrňovače získávají ze střídavého síťového napětí m-. Na výkresech není síťový usměrňovač a stejnosměrná napájecí napětí V_D0 a — (V_Ss) z důvodů lepší přehlednosti znázorněn, ačkoliv musí být vždy přítomen.

Spoje a součásti, které nejsou bezpodmínečně nutné, jsou na výkresech znázorněny čárkovaně. Všechny taktovací vstupy, které jsou řízení kladnými hranami impulsů, jsou na výkresech označeny prázdnými trojúhelníky, zatímco všechny taktovací vstupy, které jsou řízeny zápornými hranami impulsů, jsou symbolicky oiznačeny plnými čerchovanými trojúhelníky.

Převáděným signálem u_H je buď měřený signál, například elektrické napětí, nebo od měřených signálů odvozený signál, například elektrický výkon, který je, jak známo, součinem hodnoty proudu a napětí.

Tri provedení zapojení, která jsou zná zorněna na obr. 1 až 3, mají obdobnou konstrukci a liší se pouze svými vstupními částmi. Všechna tři provedení sestávají vždy z kaskádního zapojení prvního přepínače 1 polarity а к němu připojeného obvodu 2. Tento obvod 2 obsahuje ve všech případech kaskádní zapojení převodníku 3 napětí— proud а к němu připojeného obvodu 4, přičemž vstup převodníku 3 napětí—proud současně tvoří signálový vstup obvodu 2. Obvod 4 ve všech případech — viz obr. 1 — sestává z druhého přepínače 5 polarity, kondenzátoru C, koímparátoru 6, bistabilního klopného obvodu 7 typu D, výstupního děliče 8 kmitočtu, přepínače 9, prvního zdroje 10 konstantního proudu, generátoru 11 taktovacího kmitočtu, děliče 12 taiktoivacího kmitočtu, Schmittov-a klopného obvodu 13 a děliče 14 přepínacího kmitočtu, které oba nejsou bezpodmínečně nutné.

První provedení zapojení podle vynálezu — obr. 1 — obsahuje obvod 2, který navíc obsahuje ještě druhý zdroj 15 konstantního proudu sloužící jako zdroj signálu, jehož první pól je spojen s výstupní svorkou převodníku 3 napětí—proud, která není zapojena se zemí, zatímco druhá svorka druhého zdroje 15 konstantního proudu je připojena ke kladnému stejnosměrnému napájecímu napětí V_DD.

V druhém provedení zapojení podle obr. 2 obsahuje obvod 2 ještě třetí zdroj 16 konstantního proudu, který slouží jako zdroj signálu, jehož první svorka je spojena s prvním vstupem sčítacího obvodu 17, zatímco druhá sv-orka je opojena se zemí. Druhý vstup sčítacího obvodu 17 představuje se zemí nespojenou vstupní svorku obvodu 2, zatímco výstup sčítacího obvodu 17 je spojen se vstupní svorkou převodníku 3 napětí—proud, která není spojena se zemí.

V třetím provedení zapojení podle obr. 4 je mezi prvním přepínačem 1 polarity a obvodem 2 v sérii zapojen přídavně ještě zesilovač 18 vysokých kmitočtů, který sestává například ze sériového zapojení zesilovače 19 a horní propustí 20.

Ve všech třech provedeních zapojení jsou vstupy a výstupy přepínačů 1, 5 polarity a převodníku 3 napětí—proud dvoupólové, přičemž jedna vstupní svorka převodníku 3 napětí—proud a druhého přepínače 5 polarity je vždy spojena se zemí. Dvoupólový vstup druhého přepínače 5 polarity současně tvoří dvoupólový vstup obvodu 4. Dvoupólový výstup druhého přepínače 5 polarity je spojen s kondenzátorem C, jehož první svorka je přídavně spojena ještě s neinvertujícím vstupem komparátoru 6 a přes pracovní kontakt přepínače 9 s první svorkou prvního zdroje 10 konstantního proudu. Druhá svorka kondenzátoru C je přídavně připojena ještě к invertujícímu vstupu komparátoru 6 a přes klidový kontakt přepínače 9 s první svorkou prvního zdroje 10 konstantního proudu, jehož druhá svorka je spojena se záporným stejnosměrným napájecím napětím — (V_ss). Výstup ko-mparátoru 6 je spojen s D-ivistupem bis labilního klopného obvodu 7 typu D, jehož výstup Q je spojen jednak se řídicím vstupem přepínače 9, jednak s prvním signálovým vstupem výstupního děliče 8 kmitočtu.

Výstup generátoru 11 taktovacího kmitočtu je spojen se vstupem děliče 12 taktovacího kmitočtu, který má například šest výstupů. Jeho první výstup, na kterém je taktovací signál P s kmitočtem f_R/2, je spojen s druhým signálovým vstupem výstupního děliče 8 kmitočtu, jeho druhý výstup, na kterém je taktovací signál L s kmitočtem f_ib je spojen s taktovacím vstupem Lisiabiln ho klopného obvodu 7 typu D a s třetím taktovacím vstupem výstupního děliče 8 kmitočtu, zatímco jeho třetí výstup, na kterém je taktovací signál T s kmitočtem f_R/128, je spojen s druhým taktovacím vstupem výstupního děliče 8 kmitočtu. Čtvrtý výstup děliče 12 taktovacího kmitočtu, na kterém je taktovací signál Y s kmitočtem 2f_K, je spojen s třetím taktovacím vstupem výstupního děliče 8 kmitočtu. Pátý výstup děliče 12 taktovacího kmitočtu, na kterém je taktovací signál E s kmitočtem f_R/32, není bezpodmínečně nutný a je použit například v elektroměru znázorněném na obr. 6. Tento pátý výstup je připadne spojen s výstupem 21 taktovacího kmitočtu obvodu 2.

Střídavé řídicí napětí N, například střídavé napětí 50 Hz nebo 60 Hz sítě napájí případně dvoupólový vstup Schmittoiva klopného obvodu 13, jehož výstup je spojen se vstupem děliče 14 přepínacího kmitočtu. Navzájem propojené řídicí vstupy obou přepínačů 1, 5 polarity jsou napájeny buď přepínacím signálem A z výstupu děliče 14 přepínacího kmitočtu, nebo přepínacím signálem В ze šestého výstupu děliče 12 taktovacího kmitočtu. Jestliže se použije přepínací signál B, mohou se samozřejmě Schmittův klopný obvod 13 a dělič 14 přepínacího kmitočtu ušetřit. Dva ze čtyř výstupů výstupního děliče 8 kmitočtu tvoří současně signálové výstupy 22a, 22b obvodu 2. Na jednom z těchto signálových výstupů 22a, 22b, tj. na prvním signálovém výstupu 22a, je signál M, který odpovídá kladné hodnotě signálu u_H, zatímco na druhém signálovém výstupu 22b je signál Mi, který odpovídá záporné hodnotě signálu u_H.

Oba přepínače 1, 5 polarity mají stejné zapojení a sestávají vždy z dvoupólového přepínače, který je jako polovodičový přepínač sestaven známým způsobem z prvků vyrobených technologií CMOS. První vstupní svorka přepínačů 1, 5 polarity — viz obr. 1, symboly v blocích 1, 5 — je přitom jednak pres první z jejich klidových kontaktů spojena s jejich první výstupní svorkou, jednak přes první z jejich pracovních kontaktů s jejich druhou výstupní svorkou, zatímco jejich druhá vstupní svorka je přes jejich druhý klidový kontakt spojena s druhým z jejich výstupních svorek, jednak přes druhý z jejich pracovních kontaktů s první z jejich výstupních svorek. Přepínač 9 je jednopólový a může být známým způsobem zapojen jako polovodičový analogový spínač sestavený z prvků vyrobených technologií CMOS.

Dělič 12 taktovacího kmitočtu a dělič 14 přepínacího kmitočtu jsou sestaveny například z běžných binárních čítačů vyrobených technologií CMOS a umožňují synchronní dělení kmitočtu číslem 2^X, kde x je celé číslo.

Generátor 11 takovéhoto kmitočtu je stabilizován například krystalem a generuje pravoúhlé taktovací impulsy, například s kmitočtem 2¹⁵ Hz 32,768 kHz. Tento kmitočet je v dále zapojeném děliči 12 taktovacího kmitočtu dělen například číslem m, které může mít hodnotu 2⁴, 2⁵, 2⁶, 2¹⁰, 2¹¹ а 2¹², čímž se získá kmitočet 2fR 2¹¹ Hz taktovacího signálu Y, kmitočet fR -- 2¹⁰ taktovacího signálu L, kmitočet fr/2 2⁹ Hz taktovacího signálu P, kmitočet f R/32 = - 2⁵ Hz taktovacího signálu E, kmitočet fR/64 - 2⁴ Hz = 16 Hz přepínacího signálu В a kmitočet f_R/128 = 2³ Hz 8 Hz taktovacího signálu T.

Střídavé řídicí napětí, N se ve Schmittově klopném obvodu 13 převádí na periodický pravoúhlý impulsní signál stejného kmitočtu. Obě přepínací úrovně Schmittova klopného obvodu 13 se s výhodou volí tak, že přepnutí v dále zapojeném děliči 14 přepínacího kmitočtu proběhne přesně při průchodu střídavého dělicího napětí N nulou. V dále zapojeném děliči 14 výstupního kmitočtu je pak kmitočet 50 Hz nebo 60 Hz tohoto pravoúhlého impulsního signálu dělen číslem n, přičemž číslo n má hodnotu například 2², čímž se získá přepínací signál A s kmitočtem 12,5 Hz nebo 15 Hz. Oba přepínače 1, 5 polarity jsou tedy řízeny a přepínány synchronně a periodicky kmitočtem

12,5 Hz nebo 15 Hz (přepínací signál H), popřípadě kmitočtem 16 Hz (přepínací signál B) stejným přepínacím signálem A, popřípadě přepínacím signálem B. Schmittův klopný obvod 13 a dělič 14 přepínacího kmitočtu, popřípadě generót-or 11 taktovacího kmitočtu a zčásti i dělič 12 taktovacího kmitočtu tímto způsobem společně tvoří řídicí obvod generování periodického přepínacího signálu A, popřípadě přepínacího signálu В pro oba přepínače 1, 5 polarity.

Převodník 3 napětí—proud má v praxi nevyhnutelně určité nulové napětí Ú_o, tj. tzv. offsetové napětí, které je na obr. 1 a 2 symbolicky znázorněno jako zdroj 3a napětí, který je zapojen v sérii s jednou vstupní svorkou ideálního převodníku 3d napětí— proud bez ofsetu. Zdroj 3a napětí a ideální převodník 3b napětí—proud dohromady tvoří reálný převodník 3 napětí—proud.

Bistabilní klopný obvod 7 typu D je řízen například zápornými hranami impulsů.

282683

Zpracovávaný signál u_u v-e formě elektrického napětí se ve všech třech provedeních zapojení přivádí dvoupólově na vstup prvního přepínače 1 polarity, který je řízen přepínacím signálem A nebo přepínacím signálem B. Tento první přepínač 1 polarity tento signál un periodicky přepólovává.

V prfiběbri. například všech lichých půlperiod přepínacího signálu A, popřípadě přepínacího ugnálu B, se na výstupu prvního přepínače 1 polarity objevuje signál

4-Uu, zv’· mco během sudých půliperiod se objevuje signál —u_H.

V prvním provedení zapojení podle obr.

je periodicky přepojovaný signál ± u_H v dále zapojeném převodníku 3 napětí—proud převáděn na úměrný proudový signál ±i_H. Po tcmřo převodu napětí—proud a ještě před následující integrací se na výstupu převodníku 3 napětí—proud к proudovému signálu +i_H vytvářenému převodníkem napětí—proud přičítá jako konstantní referenční signál stejnosměrný proud I_R/2, č’mž vzniká součtový signál ±i_n 4- Ir/2. Zmíněný stejnosměrný proud I_R/2 je přitom generován druhým zdrojem 13 konstantního proudu.

V druhém provedení zapojení podle obr.

se naproti tornu к periodicky přepojovanému signálu ±u_H na vstupu převodníku 3 napětí—proud nejdříve přičítá jako referenční signál U_K/2, což se provádí pomocí sčítacfho obvodu '17. Tímto způsobem získaný součtový signál ±u_H 4 U_R/2 se v dále zapojeném převodníku 3 napětí—proud převádí na odpovídá⁵’cí proudový signál lín -h I_r/2. Proudový signál ±i_n přitom opot odpovídá signálu ±u<₍ a stejnosměrný proud Ir/2 odpovídá stejnosměrnému napětí U_r/2. Stejnosměrné napětí U_R/2 se vyrábí ve zdroji 16 konstantního napětí.

V prvn-m a druhém provedení zapojení podle vynálezu je tedy vstupním proudem druhého přepínače 5 polarity signál +i_H -|-

4- Ir/2, který je úměrný popsaným způsobem získanému součtovému signálu ±u_H 4-

U_r/2, popřípadě součtovému signálu ±i_H 4 Ir/2. Druhý přepínač 5 polarity, který zapojen mezi převodníkem 3 napětí— proud a’ koodenzátorem C předpólovává tento signál rovněž periodicky, a to synchronně s přepojováním signálů u_lb takže kondenzátor C dostává z druhého přepínače 5 polarity trvale proud i_H ± I_R/2. Dvakrát periodicky přepólovaný signál i_H, který je úměrný signálu u_lb se následně integruje v kondenzátoru C.

Protože převodník 3 napětí—proud, jak již bylo uvedeno, má na svém vstupu obvykle nulové napětí U_o, tj. offsetové napětí, kterému na výstupu převodníku 3 napětí—proud odpovídá jemu úměrný proud I_o, 'není vstupní proud druhého přepínače 5 polarity ve skutečnosti přesně roven hodnotě +i_H + Ι_κ/2, ale v obou provedeních zapojení hodnotě ±1_H H- Ir/2 a+ I_o.

Hodnota referenčního signálu U_R/2, po případě referenčního signálu I_R/2 odpovídá polovině hodnoty referenčního proudu I_R dodávaného prvním zdrojem 10 konstantního proudu a musí současně splňovat podmínku Ir/2 > (±i_H + I_o). Vyjádřeno jinými slovy: hodnotu konstantního referenčního signálu U_R/2, popřípadě referenčního signálu I_r/2 je třeba volit větší než v místě sčítání přítomnou hodnotu amplitudy u_H, popřípadě amplitudy i_H periodicky přepólovávaného signálu ±u_H, popřípadě signálu ±i_H, zvýšenou o vliv U_o, popřípadě I_o nulového, tj. -ofsetového napětí U_o.

Hodnota nulového, tj. ofsetového napětí U₉ ve srovnání s hodnotou signálu u_H, popřípadě hodnota signálu I_o ve srovnání s hodnotou proudu i_H je obvykle velmi malá, takže proudem I_o je v praxi vyplněna jen malá část pracovního rozsahu zapojení. V kritických případech, kdy maximální hodnota signálu u_H je ve srovnání s nulovým, tj. ofsetovým napětím U_o velmi malá, se může pracovní rozsah zbylý pro signál u_H stát v poměru к maximálně možnému pracovnímu rozsahu U_R/2, popřípadě I_R/2 nepřípustně malým. Proto je v zájmu zlepšení dynamiky podle třetího provedení zapojení — viz obr. 3 — výhodné periodicky přepólovaný signál lovaný signál ±u_H střídavě zesílit v zesilovači 18 vysokých kmitočtů, a to dříve, než jé tento signál přiveden к dalšúnu zpracování v obvodu 2, čímž se zlepší poměr proudového signálu i_H к proudu I_o, popřípadě poměr napěťového signálu u_H к nulovému, tj. ofsetovému napětí U_o. Zesilovač 18 vysokých kmitočtů nemá žádné nebo jen velmi nízké stejnosměrné napěťové zesílení, což je zajištěno například přítomností horní propusti 20 v tomto zesilovači 18 vysokých kmitočtů. Časová konstanta zesilovače 18 vysokých kmitočtů se musí vodit dostatečně malá, aby byl zesílený pravoúhlý signál ±u_H přenášen s dostatečně malým zkreslením. Ve třetím provedení zapojení má obvod 2 konstrukci buď podle obr. 1, nebo podle obr. 2.

Převodník 3 napětí—proud а к němu připojený kondenzátor C tvoří společně ve všech třech provedeních zapojení integrátor 3;C, přičemž druhý zdroj 15 konstantního proudu, popřípadě zdroj 16 konstantního napětí, jsou vždy uspořádány v jeho vstupní části. Komparátor 6 připojený к integrátoru 3;C sleduje výstupní napětí tohoto integrátoru 3;C, tj. napětí u_c na kondenzátoru C, což se využívá к řízení připínání a odpínání konstantního referenčního proudu I_R dodávaného prvním zdrojem 10 kon- , 'stantního proudu při překročení nebo poklesu pod prahovou hodnotu, kdy současně vznikají pravoúhlé impulsy. Časový průběh napětí u_c na kondenzátoru C je *рго případ, že signál u_H je konstantní a kladný a že ofsetové napětí U_o je nulové, znázorněn v druhé řádce obr. 4. Napětí u_c

262883 na kondenzátoru C má v tomto případě pilovitý průběh, jehož všechny hrany mají konstantní sklony a jehož kladné a záporné hrany probíhají vždy navzájem rovnoběžně.

Přepmač 9, který je řízen bistabilním klopným obvodem 7 typu D, silouží к připínání a odpínání referenčního proudu I_R. Jak již bylo uvedeno, přivádí se do kondenzátoru C z druhého přepínače 5 polarity proud i_H ± Ir/2 ± I_o, přičemž kladné znaménko se týká lichých a záporné znaménko sudých půlperiod přepínacího signálu A, popřípadě přepínacího signálu B. Jestliže má výstupní signál F bistabilního klopného obvodu 7 typu D na počátku logickou hodnotu „0‘, zaujímá přepínač 9 ze začátku polohu znázorněnou na obr. 1. První zdroj 19 konstantního proudu je pak v průběhu lichých půlperiod přepínacího signálu A, popřípadě přepínacího signálu B, zatímco druhý přepínač 5 polarity rovněž zaujímá polohu znázorněnou na obr. 1, stále spojen pouze s t mto v tomto okamžiku se zemí spojeným přívodem Referenční proud I_R prvního zdroje 10 konstantního proudu odtéká přitom do země a nemůže tudíž nabíjet kondenzátor С. V průběhu liché půlpediody přepínacího signálu A, popřípadě přepínacího signálu В je tedy kondenzátor C z druhého přepínače 5 polarity nabíjen proudem i_H -h Ur/2 + I_o. V důsledku toho stoupá napětí u_c na kondenzátoru C, které je sledováno komparátorem 6. Tento komparátor 6 má například vstupní prahovou hodnotu 0 V. Jakmile napětí u_c překročí vstupní prahovou hodnotu komparátoru 6, změní jeho výstupní signál К svoji hodnotu z logické hodnoty ,,0“ na logickou hodnotu „1‘. Časový průběh výstupního signálu К komparátoru 6 je znázorněn ve třetí řádce na obr. 4. Změna stavu výstupního signálu К je při následující záporné hraně vysokofrekvenčního taktovacího signálu L přenesena do bistabilního klopného obvodu 7 typu D, který je připojen ke komparátoru 6. Bistabilní klopný obvod 7 typu D slouží к synchronizaci pravoúhlého výstupního signálu К komparátoru 6 s pravoúhlým taktovacím signálem L, jehož kmitočet, jak již bylo uvedeno, činí například 2¹⁰ Hz. Časový průběh taktovacího signálu L je znázorněn v první řádce a časový průběh pravoúhlého výstupního signálu F bistabilního klopného obvodu 7 typu D je znázorněn ve 4. řádce obr. 4. Změna stavu převzatá bistabilním klopným obvodem 7 typu D řídí pomocí výstupního signálu 'přepínač 9 a tento přepne, takže přepínač 9 nyní zaujme opačnou polohu, než je poloha znázorněná na obr. 1. Do kondenzátoru C nyní přídavně přichází referenční proud I_R z prvního zdroje 10 konstantního proudu.

Nabíjecí proud kondenzátoru C je tudíž roven hodnotě in T· Ir/2 -l· Io — I_R = Íh — Ir/2 4- I_o , což znamená, že složka I_R/2 změnila svoje znaménko. Protože však, jak již bylo uvedeno, platí podmínka I_R/2 (i_H 4- 1Д je výsledný nabíjecí proud záporný.

Napětí u_c na kondenzátoru C klesá a když poklesne pod vstupní prahovou hodnotu komparátoru 6, změní se jeho výstupní kanál К opět na původní logickou hodnotu ,,0“. Také tato změna znaménka se při příští záporné hraně taktovacího signálu L přenese do bistabilního klopného obvodu 7 typu D, což má za následek, že přepínač 9 opět zaujme svoji původní polohu, takže může začít nový cyklus. Toto se opakuje tak dlouho, dokud neskončí lichá půlperioda přepínacího signálu A, popřípadě přepínacího signálu B. Každému impulsu výstupního signálu F přitom odpovídá jediné, pomocí referenčního proudu I_R provedené vybití kondenzátoru C.

Na konci každé liché půlperiody přepínacího signálu A, popřípadě přepínacího signálu В jsou tímto přepínacím signálem A, popřípadě přepínacím signálem В synchronně přepnuty oba přepínače 1, 5 polarity, takže oba tyto přepínače 1, 5 polarity zaujmou opačnou polohu, než je poloha znázorněná na obr. 1. V důsledku přepnutí druhého přepínače 5 polarity je přepólován jak kondenzátor C, taik i vliv prvního zdroje 10 konstantního proudu.

Tentokrát je první zdroj 10 konstantního proudu při poloze přepínače 9 znázorněné na obr. 1 spojen s oběma svorkami kondenzátoru C a je tudíž v činnosti. Za předpokladu, že na začátku nyní začínající sudé půlperiody přepínacího signálu A, popřípadě přepínacího signálu В zaujímá přepínač 9 -například opět polohu znázorněnou na obr. 1, je kondenzátor C nabíjen jak z druhého přepínače polarity 5 proudem , iu — Ir/2 — Io, tak i z prvního zdroje 10 konstantního proudu referenčním proudem I_R.

Celkový nabíjecí proud je tedy dán vztahem:

iu — Ir/2 — Io -l· I_R — Íh + Ir/2 — Io *

Napětí u_c na kondenzátoru C stoupá a při překročení vstupní prahové úrovně komparátoru 6 dojre ke změně hodnoty výstupního signálu К komparátoru 6 z logické hodnoty „0“ na logickou hodnotu „1“. Tato změna hodnoty vede již dříve popsaným způsobem к tomu, že dojde к přepnutí přepínače 9, v důsledku čehož dojde ke Sipojení prvního zdroje 10 konstantního proudu se svorkou kondenzátoru C, která je spojena se zemí. Kondenzátor C je nyní dále nabíjen pouze z druhého přepínače 5 polarity proudem i_H — Ir/2 — I_o, který je záporný, protože platí podmínka

1r/2 > ( ± Ih 4- Io) ·

Napětí u_c na kondenzátoru C klesá a jakmile poklesne pod vstupní prahovou úro13 ven komparátoru 6, dojde ke změně hodnoty jeho výstupního signálu zpátky na logickou hodnotu „0“, v důsledku čehož dojde к přepnutí přepínače 9 do jeho výchozí polohy, taíkže může začít nový cyklus. Toto se opakuje tak dlouho, dokud neskoinčí lichá. půlperioda přepínacího signálu A, popřípadě přepínacího· signálu B.

Souhrnně platí:

V průběhu liché půlperiody přepínacího signálu A, popřípadě přepínacího signálu В je ko.ndenzátor C střídavě nabíjen proudem i_?í í b/2 i- I_C) a vybíjen proudem i_H — — Ií>/2 4- Ιο. V průběhu sudé půlperiody přepínacího signálu A, popřípadě přepínacího signálu В je kondenzáte·!' O naproti tomu střídavě nabíjen proudem i_B 4- I_R/2 — I_o a vybíjen proudem i_i( — I_R/ — J,_o. Obě druhy pňlperiod se tedy liší jen znaménkem proudu I_f). Protože přepínací signály А, В mají zásluhou způsobu jejich generování přesně stejně dlouhé půlperiody a protože znaménko proudu I₍₎ ve dvou po sobě následujících půlperiodách je opačné, dochází к eliminaci proudu I_o a eliminuje se také 'vliv nulového, tj. ofsetového napětí U_o při integraci po dobu celočíselného počtu period přepínacího signálu A, popřípadě přepínacího signálu B, nebo při integraci za dostatečně dlouhou dobu.

Náboj, který do kondenzátoru C v průběhu každé liché půlperiody přitéká proudem i_H 4- Ir/2 — I_o z druhého přepínače polarity, je z tohoto kondenzát ořu C průběžně v malých, konstantních a přesně definovaných nábojích Q_r =I_K/f_R v důsledku připínání prvního zdroje 10 konstantního proudu odváděn, přičemž při každřém odebrání tohoto náboje se objeví pravoúhlý impuls na Q-výstopu bistabilního klopného obvodu 7 typu D. Náboj, který se z kondenzátoru C v průběhu každé sudé půlperiody trvale odvádí proudem in — I_R/2 — I_o pomocí druhéliio přepínače 5 polarity, je do tohoto kondenzátoru C průběžně zpět přiváděn v malýoh, konstantních a přesně definovaných nábojích Qr připnutím prvního zdroje 10 konstantního proudu, takže celkový nabíječí proud kaudenzátoru C odpovídá součtovému proudu (in — Ir/2 — Io) 4- Ir in 4- Ir/2 —· I_o , přičemž také tentokrát se současně s každým dílčím nábojem objevuje pravoúhlý impuls na Q-výstupu bistabilního klopného obvodu 7 typu D. Každý z těchto impulsů je současně měřítkem pro malé a přesně definované množství náboje, které se do kondenzátoru C pomocí referenčního proudu přivádí nebe z tohoto kondenzátoru C odvádí. Polarita nabíjecího proudu i_H 4I Ir/2 ± I_o je zásluhou pře,polování kondenzátoru C nezměněna a zbytkový náboj nacházející se v okamžiku periodického přepínání ještě v kondenzátoru C je v průběhu další půlperiody respektován se správnou polaritou, takže nemůže vzniknout žádná modulace výstupního kmitočtu způsobená zbytkovým nábojem.

Výstupní signál F bistabilního klopného obvodu 7 typu D, který se generuje pomocí integrace a komparátoru 6, sestává z pravoúhlých impulsů. Střední ktnitočet ^řF těchto impulsů je úměrný součtovému proudu i_H 4- Ir/2 á je tedy o konstantní kmitočet f_R/2 příliš velký, jestliže kmitočet f_R/2 představuje kmitočet, který odpovídá hodnotě referenčního signálu U_R/2, popřípadě referenčního signálu I_r/2. Kmitočet f_R/2 je současně také kmitočtem pravoúhlých impulsů taktovacfho signálu P. Aby se získal výstupní kmitočet zapojení, který je úměrný pouze proudovému signálu i_H a tím tedy pouze úměrný signálu и_Е, musí se ještě od kmitočtu f_r výstupního signálu F odečíst referenční kmitočet f_R/2 taktovacího signálu P. Toto se provádí pomocí obousměrného čítače, provedeného jako výstupní dělič 8 kmitočtu a zapojeného na výstupu zapojení, ve kterém se impulsy výstupního signálu F bistabilního klopného obvodu 7 typu D přičítají a impulsy taktovacíhío signálu P odčítají. Výstupní dělič 8 kmitočtu současně dělí rozdílový kmitočet f_F — f_R/2 číslem k. Zapojení výstupního děliče 8 kmitočtu je patrné z obr. 5.

Výstupní dělič 8 kmitočtu, který je znázorněn na obr. 5, sestává z hradla 23 Ex clu sivé OR, prvního součinového hradla 24, prvního čítače 25, prvního bistabilního klopného obvodu 26, druhého bistabilního klopného obvodu 27, třetího bistabilního klopného obvodu 28, druhého součinového hradla 29, třetího součinového hradla 30a, čtvrtého součinového hradla 39b, pátého součinového hradla 30c, prvního invertoru 30d, druhého invertoru 31, třetího invertoru 32, šestého součinového hradla 33 a druhého čítače 34. První čítač 25 je tvořen binárním obousměrným čítačem, který například přičítá, jestliže je na jeho vstupu U/D logická hodnota „1“, a odčítá, jestliže je na jeho vstupu U/D logická hodnota „0“. Všechny bistabilní klopné obvody 26, 27, 28 j,sou tvořeny například bistabilními klopnými obvody typu D. Šesté součinové hradlo 33 a druhý čítač 34 tvoří spolu monostabilní multivibrátor 35. Taktovací vstupy prvního čítače 25, prvního bistabilního obvodu 26, a druhého bistabilního klopného obvodu 27 jsou řízenny např. kladnými hranami a taktovací vstupy třetího bistabilního obvodu 28 a druhého čítače 34 jsou řízeny například zápornými hranami. Třetí bistabilní klopný obvod 28, třetí součinové hradlo 30a·, a monostabilní multivibrátor 35 tvoří dohromady obvod 28, 30a, 35 pro zabrání chodu naprázdno, který má význam zejména v případě použití zapojení podle vynálezu v elektroměru.

První signálový vstup výstupního děliče kmitočtu je spojen s prvním vstupem hradla 23 Exclusive OR a je řízen výstupním signálem F bistabilního klopného obvodu 7 typu D. Druhý signálový vstup výstupního děliče 8 kmitočtu je spojen s druhým vstupem hradla 23 Exclusive OR,. s U/D vstupem prvního čítače 25 a s D vstupem druhého bistabilního klopného obvodu 27. Je řízen taiktovacím signálem P s kmitočtem Г-./2. První taktovací vstup výstupního děliče 8 kmitočtu je spojen s prvním vstupem prvntoo součinového hradla 24 a přes třetí invertor s prvním vstupem druhého součinového hradla 29. Je napájen taktovacím signálem L s kmitočtem f_R. Jeho druhý taktovací vstup je spojen s prvním vstupem sesrého· součinového hradla 33 a je do něj přiváděn taktovací signál T s kmitočtem h_?/128. Třetí taktovací vstup výstupního děliče 8 kmitočtu je spojen s taktovacím vstupem prvního bistabilního klopného obvodu 26 a je na něj .přiváděn signál Y s kmitočtem 2f_R.

Navzájem jsou spojeny:

— výstup hradla 23 Esclusive OR s druhým vstupem prvního součinového hradla 24, jehož výstup je spojen s taktovacím vstupem prvního čítače 25, — „Carry Ouť‘ — výstup CÓ prvního čítače 25 s D-vstupem prvního bistabilního klopného obvodu 26, jehož Q výstup je spojem s druhým vstupem druhého součinového hradla 29, s taktovacím vstupem druhého bistabilního klopného obvodu 27 a s taktovacím vstupem třetího bistabilního klopného obvodu 28, — výstup druhého součinového hradla 29 s prvním vstupem třetího součinového hradla 3§5a, s přičítacím vstupem PE prvního čítače 25 a s odčítacím vstupem RE druhého čítače 34, — Q-výstup druhého bistabilního klopného obvodu 27 s paralelními vstupy Pl, P2, P3, P4 prvního čítače 25 a prvním vstupem čtvrtého součinového hradla 30b a dále přes druhý invertor 31 s paralelním vstupem P5 prvního čítače 25 a přes první invertor 30d s prvním vstupem pátého součinového hradla 30c, — Q-výstup třetího bistabilního klopného obvodu 28 s druhým vstupem třetího součinového hradla 30a, jehož výstup je propojen s druhými vstupy čtvrtého součinového hradla. 30b a pátého součinového hradla 30c, a — výstup šestého součinového hradla 33 s taktovacím vstupem druhého čítače 34, jehož Qi2-výstup je spojen s druhým vstupem šestého součinového hradla 33 a s invertujícím nulovacím vstupem třetího bistabilního klopného obvodu 28.

Na D-vstupu třetího bistabilního klopného obvodu 28 je logická hodnota ,,1“. Výstupy součinových hradel 30b, 30c tvoří výstupy výstupního děliče 8 kmitočtu, na kterých jsou signály M a Mi.

Protože první čítač 25 nemůže současně měnit stav dopředu a dozadu, musí všechny impulsy výstupního signálu F a taktovacího signálu P, které se současně objevují na obou signálových vstupech výstupního děliče 8 kmitočtu, být eliminovány pomocí hradla 23 Exclusive OR. Toto nemá žádný negativní vliv na stav prvního čítače 25, protože přičítané a odečítané impulsy současně v každém případě dávají výslednou hodnotu 0.

Na výstupu hradla 23 Exclusive OR se objeví logická hodnota „1“ pouze tehdy, jestliže signály F a P jsou rozdílné. První součinové hradlo 24 slouží jako tvarovač impulsů, který redukuje délku výstupních impulsů hradla 23 Exclusive OR na délku impulsů taktovacího signálu L. Časový průběh talktovacího signálu P je na obr. 4 znázorněn v páté řádce, časový průběh výstupního signálu S hradla 23 Exclusive OR v šesté řádce a časový průběh výstupního signálu W prvního součinového hradla 24 v sedmé řádce. Taktovací signál P a výstupní signál W jsou jednotlivě vedeny na další výstup výstupního děliče 8. První čítač 25 přičítá výstupní impulsy z prvního součinového hradla 24, jestliže toktovací signál P, který je na IJ/D vstupu prvního čítače 25, má logickou hodnotu „Г⁴, a odečítá, jestliže taktovací signál P má logickou hodnotu „0 ^;. Záporné impulsy na výstupu CO prvního čítače 25 jsou při následující kladné hraně taktovacího signálu Y převedeny do prvního bistabilního klopného obvodu 26 a objeví se tak, obvykle mírně zpožděny, jako kladné impulsy na Q-výstupu tohoto prvního bistabilního klopného obvodu 26. Délka těchto impulsů se v dále zapojeném druhém součinovém hradle 29 pomocí invertovaného taktovacího signálu L omezí na délku impulsů tohoto taktovacího signálu, což znamená, že druhé součtové hradlo 29 pracuje rovněž jalko tvarovač impulsů. Protože v důsledku šumu nebo časově se měnící polarity signálu u_H se směr čítání může přechodně měnit, nebude se počáteční hodnota stavu prvního čítače 25 při počítání dopředu volit rovná 0 = 00000, popřípadě při odčítání v našem případě rovná maximálně hodnotě 31 = ~ 11111, nýbrž přibližně uprostřed rozsahu čítače, tj. například kolem hodnoty 16 = 10000, jestliže předtím byl při odečítání dosažen stav 00000 (P = „0 nebo kolem hodnoty 15 = 01111, jestliže předtím při přičítání byl dosažen stav 11111 (P = Při každé kladné hraně impulsů prvního bistabilního klopného obvodu 26 se právě přítomná logická hodnota taktovacího signálu P předá do druhého bístabiiního klopného obvodu 27, takže jeho Q-výstup za účelem paralelního plnění prvního čítače 25 při P = „0“ binární číslo 10000 = 16 nebo při P = ,,1“ binární číslo 01111 = 15 vyšle na paralelní vstupy P5,

Р4. РЗ, Р2, PÍ prvního čítače 25. Každý výstupní impuls druhého součinového hradla 20 vyvolá pomocí přičítacího vstupu PE tuto počáteční hodnotu v prvním čítači 25 a současně pomocí nulovacího vstupu RE vynuluje druhý čítač 34. Plnění prvního čítače 23 má za následek znovu logickou hodnotu „1‘ na jeho výstupu ČO, která se, zpravidla m rně zpožděna, převede do prvního bis labilního klopného obvodu 26, v důsledku čehož skončí kladný impuls na jeho Q-výstupu. Tím skonči také výstupní impuls druhého součinového hradla 29. Pokud třetí bistabilní klopný obvod 28 dosud nebyl uveden do logického stavu „1“, dojde к tomu nyní pomocí záporné hrany výstupního impulsu na Q-výstupu prvního bistabilního klopného obvodu 26, v· důsledku čehož pouze Q-výstup třetího bistabiln ho kicpoého obvodu 28 otevře třetí součinové hradlo 30a. Protože ale současně, jak již bylo uvedeno, končí výstupní impuls druhého součinového hradla 29, nedojde tento výstupní impuls již na výstupy výstupního děliče 8 kmitočtu, protože třetí součinové hradlo 30a bylo pro tento impuls otevřeno již příliš pozdě. Z vynulování druhého čítače 34 výstupním impulsem druhého součinového hradla 29 vyplývá, že Qiz-výstup druhého čítače 34 má logickou hodnotu „1“, která otevře šesté součinové hradlo 33. Jakmile skončí výstupní impuls druhého součinového hradla 29, začne druhý čítač 34 počítat impulsy pravoúhlého taktovacíbio signálu P. Pokud není druhý čítač 34 v mezičase vynulován výstupním impulsem druhého součinového hradla 29, počítá tento druhý čítač 34 tak dlouho, dokud se na jeho výstupu Q12-výstupu neobjeví logická hodnota „0“, která na jedné straně vynuluje třetí bistabilní klopný obvod 28 a na druhé .straně uzavře šesté součinové hradlo 33 a tím ukončí počítání v druhém čítači .34. Logická hodnota ,,0“ se objeví na Qk-výstupu druhého čítače 34 po 2¹²¹ — 2ⁿ periodách trvání 128/fR taktovncího signálu T, tj. po 2¹⁸/fR s, což v případě f₍. 2^W Hz znamená dobu 2⁸ = 256 s.

Obvod 28, 2Ш, 35 pro zabránění chodu naprázdno zabrání tomu, aby po delší době t, kde t > 256 s, se impuls, který se objeví na výstupu ČO prvního čítače 25, dostal na 'výstupy výstupního děliče 8 kmitočtu. Protože po 256 s je třetí bistabilní klopný obvod 23 výstupním signálem druhého čítače 34 vynulován, je třetí součinové hradlo 30a ipre každý první impuls uzavřeno. V normálním provozu, kdy je na vstupu zapojení signál u_(I. není tak první kladný impuls, který se objeví na Q-výstupu prvního bistabilního klopného obvodu 26 předán na výstupy výstupního děliče 8 kmitočtu (počáteční chyba), jeho záporná hrana však uvede třetí bistabilní klopný obvod 28 do stavu logická ,,1“, přičemž Q-výstup otevře třetí součinové hradlo, a je pro všechny následuj cí impulsy. Tento jev je podmíněn tím, že každý nový výstupní impuls druhého součinového hradla 29 před uplynutím 256 s opět vynuluje druhý čítač 34. V důsledku toho je druhý čítač 34 stále znovu nucen počítat znova od nuly, takže na jeho výstupu Q12 se nikdy neobjeví logická hodnota ,,0^u, takže také .nikdy není vynulován třetí bistabilní obvod 28. Otevření třetího součinového hradla 30a trvá tudíž tak dlouho, dokud se před uplynutím 256 s neobjeví více žádný impuls. Střední kmitočet výstupních impulsů prvního čítače 25, prvního bistabilního klopného obvodu 26, druhého součinového hradla 29 a třetího součinového hradla 30a je v tomto případě úměrný proudovému signálu í_H a tudíž i signálu u_H.

Při chodu naprázdno naproti tomu, kdy na vstupu zapojení není žádný signál u_H, je možné, že integrace velmi malých rušivých signálů po velmi dlouhou dobu konečně způsobí impuls na výstupu druhého součinového hradla 29. Tento neprojde jako všechny první impulsy na výstupy výstupního děliče 8 kmitočtu, protože třetí součinové hradlo 30a je uzavřeno. Na tyto výstupy však neprojde ani jeden další impuls vyplývající z chodu naprázdno, protože jejich vzájemný časový odstup a jejich odstup od prvního impulsu je vždy větší než 256 s. Toto znamená, že druhý čítač 34 má pokaždé, předtím než je impulsem vynulován, dostatek času к tomu, aby se na jeho výstupu Q12 objevila logická hcdnoita „0“, která v každém případě vynuluje třetí bistabilní klopný obvod 28 a tím vždy včas před objevením dalšího impulsu uzavře třetí součinové hradlo 30a.

Výstupní signál druhého bistabilního klopného obvodu 27 indikuje polaritu signálu u_H. Při kladné hodnotě signálu u_H se otevře čtvrté součinové hradlo 30b, takže výstupní signál třetího součinového hradla 30a se objeví jako signál M na výstupu čtvrtého součinového hradla 30b. Při záporných hodnotách signálu u_H se naproti tomu otevře páté součinové hradlo 30c, takže výstupní signál třetího součinového hradla 30a se tentokrát objeví jako signál Ml na výstupu pátého součinového hradla 30c.

V případě použití zapojení podle vynálezu v elektroměru je signál u_H úměrný součinu u_N . i_L, kde u_N je síťové napětí rozvodné sítě a. i_L je proud zátěže. Elektroměr znázorněný na obr. 6 sestává z prvního přepínače 1 polarity, násobičky 36, již popsaného obvodu 2, děliče kmitočtu 37, který není nutný, interface 38, krokového motoru 39, indikátoru 40 a optického oddělovacího členu, který je ve výkresu symbolizován fotoemisní diodou Di. Síťové napětí u_N se přivádí dvoupólově na vstup prvního přepínače 1 polarity a dále na ten vstup obvodu 2, který se má napájet střídavým řídicím napětím N. Napětí u_L, které je úměrné proudu i_L zátěže, se přivádí dvoupólově na první vstup násobičky 36, zatímco výstup prvního přepínače 1 polarity je dvoupólově propojen s druhým vstupem této násobičky 36. Výstup násobičky 23 je dvou pólově spojen se signálovým vstupem obvodu 2, přičemž jedna svorka je spojena se zemí.

Navzájem jsou spojeny následující součásti:

— první signálový výstup 22a obvodu 2 s taktovacím vstupem děliče 37 kmitočtu a nulovacím vstupem interface 38, — výstup 21 taktovacího kmitočtu obvodu 2 s taktovacím vstupem interface 38,

- výstup děliče 37 kmitočtu se signálovým vstupem interface 38 a — výstup obvodu 2, na kterém jo přepínací signál A, popřípadě přepínací signál B, se řídicím vstupem přepínače 1 polarity.

Dvoupólový výstup interface 38 je spojen s elektrickými přívody krokového motoru 39, který mechanicky pohání indikátor 40. Přídavný výstup interface 33 je jednopólově spojen s katodou fotoemisní diody Di, jejíž anoda je připojena ke kladnému stejnosměrnému napájecímu napětí V_DD. Pokud má elektroměr měřit jen odebíranou energii, nemusí být druhý signálový výstup 22h obvodu 2 připojen. První přepínač 1 polarity, který je na obr. 6 předřazen před násobičkou 36, může být případně zařazen také až za touto násobičkou 36. Vstupní signál ±u_;i obvodu 2 je v obou případech úměrný součinu ±‘u_N . i_L. Násobička 36 může být například tvořena Heliovým prvkem. Dělič 37 kmitočtu je například programovatelný.

Přepínač 1 polarity převádí podle obr. 6 síťové napětí u_N na periodicky přepálovávané napětí ±u_N, které se v násobičce 36 násobí s napětím u_L, takže na vstupu obvodu 2 je napětí ±u_H, které je úměrné součinu ±u₄ . a tedy i elektrickému výkonu. Napětí ± u_H se v obvodu 2 integruje za účelem získání výstupního kmitočtu, který je úměrný elektrickému výkonu. Kmitočet pravoúhlých impulsů objevujících se na prvním signálovém výstupu 22a obvodu 2, se případně může v děliči 37 kmitočtu dělit číslem h. Takto získané pravoúhlé impulsy se v dále zapojeném interface 38 známým způsobem zpracovávají tak, aby mohly řídit krokový motor 39. Krokový motor 39 se při příchodu každého impulsu otoč o jeden krok dopředu. Po určitém počtu kroků, například po 300 krocích, se o jedničku zvýší stav indikovaný indikátorem 49. Místo elektromechanického indikátoru 40 se může používat plně elektronický indikátor s fotoemisními diodami nebo kapalnými krystaly. Krokový motor 39 a jeho interface 38 mohou v tomto případě odpadnout a místo nich se musí použít pří20 dávný dělič kmitočtu s nedestruktivní pamětí. Fotoemisní dioda Dl bliká například v rytmu impulsů signálu M a může být využita například к optickému měření kmitočtu těchto impulsů.

Vstupní část obvodu znázorněného na obr. 1 je podle obr. 7 v monolytickém integrovaném provedení. Detailně je znázorněna zejména konstrukce převodníku 3 napětí—proud a zdrojů 10, 15 konstantního proudu, zatímco zbytek vstupní části obvodu 2 je pouze naznačen. Oba zdroje 10, 15 konstantního proudu, jakož i zdroje proudu obsažené v převodníku 3 napětí— —proud, jsou tvořeny vždy jedním operačn. m zesilovačem, tranzistorem řízeným polem a odporem, přičemž hodnota odporu je v jednotlivých př pádech dána hodnotou výstupního proudu zdroje proudu. Konstrukce takových přesných zdrojů proudu je sama o sobě známa z publikace Advanced Elektronic Circuits, Tietze und Schenk, Spriiiiger Verlag, 1978, str. 57 až 63. Na obr. 7 znázorněné tři zdroje konstantního proudu vyžadují společný zdroj 41 konstantního napětí, například 1,235 V, jehož kladná svorka je spojena s kladným stejnosměrným napájecím napětím ν_Ω!) a jehož záporná svorka je propojena s jednotlivým i neinvertujícími vstupy operačních zesilovačů 42, 43, 44. První zdroj 19 konstantního proudu sestává z prvního operačního zesilovače 42, jehož výstup je spojen s řídicí elektrodou prvního tranzistoru 45 řízeného polem, zatímco druhá elektroda prvního tranzistoru 45 řízeného po-lem *je přímo spojena s invertujícím vstupem prvního operačního zesilovače 42 a přes odpor 46 s kladným stejnosměrným napájecím napětím V_DÍ). Třetí elektroda prvního tranzistoru 45 řízeného polem tvoří výstup prvního zdroje 10 konstantního proudu a 'vychází z ní referenční proud I_R. Výstup prvního zdroje 10 konstantního proudu je přes přepínač 9 propojen s výstupní svorkou druhého přepínače 5 polarity a také s jednou svorkou kondenzátoru C.

Druhý zdroj 15 konstantního proudu sestává z druhého operačního zesilovače 43, druhého tranzistoru 47 řízeného polem a odporu 48. Převodník 3 napětí—proud obsahuje zdroj 49 konstantního proudu a dva zdroje 50, 51 proudu. Zdroj 49 konstantního proudu sestává z třetího operačního zesilovače 44, třetího tranzistoru 52 řízeného polem a odporu 53. Zdroj 50 proudu sestává ze čtvrtého operačního zesilovače 54, čtvrtého tranzistoru 55 řízeného polem a odporu 56, zatímco zdroj 51 proudu sestává z pátého operačního zesilovače 57, pátého· tranzistoru 58 řízeného polem a odporu 59.

Konstrukce všech zdrojů 15, 49, 50 a 51 je shodná s konstrukcí prvního zdroje 10 konstantního proudu, avšak druhá elektroda čtvrtého tranzistoru 55 řízeného· polem :/r

292583 není pres odpor 56 spojena s kladným stejnosměrným napájecím napětím V_DÍD,, nýbrž se zemí, a odpovídající elektroda pátého tranzistoru 58 řízeného polem je přes odpor číí so jeua se záporným stejnosměrným 'napájecím napětím — (V_ss), místo s kladným stejnosměrným napáječ .'m napětím Vij?}. Vstupní svorka obvodu 2, která není ‘spojena se zemí, a výstup zdroje 49 ko.n‘stantnmo proudu jsou jednotlivě propojeny s neiiiivertiij cími vstupy operačních ze‘sf.ovačů 54, 57. Neinvertující vstup pátého operačního zesilovače 57 je kromě toho přes odpor 60 propojen se záporným stejnosměrným napájecím napětím ......(V_ss).

Výstup druhého zdroje 15 konstantního proudu, dodává poloviční referenčn' proud 1_r/2 a je spojen s invertuj cím vstupem ‘čtvrtého operačního zesilovače 54, zatímco výstup zdroje 50 proudu je spojen s inVertujcím vstupem pátého operačního zesilovače 57. Zdroj 50 proudu pracuje jako ‘preví/dník napětí -proud, který přiváděný 'signál ve formě napětí ±u₍₁ provádí na odpovídající. proud. ±i_H, který protéká odporem 56 a je ve čtvrtém tranzistoru 55 řízeném polem odečítán od. polovičního referenčního proudu I_K/2, který je dodáván druhým zdrojem 15 konstantního proudu. Tento rozdílový proud I_(</2 ± i_H .na výstupu ‘zdroje 5íi proudu je ve zdroji 51 proudu, ‘který dodává referenční proud I_R do odporu 59, od tohoto referenčního proudu í_R odčítán, takže na výstupu zdroje 51 proudu a tím také na výstupu převodníku 3 napětí—proud se objevuje požadovaný proud ±i_H -h I_R/2. Výstup zdroje 51 proudu a zem tvoří společně dvoupólový výstup převodníku 3 napětí—proud a jsou spojeny s dvoupólovým vstupem druhého přepínače 5 polarity.

Čtvrté provedení zapojení, které je znázorněno na obr. 8, má přibližně stejnou 'konstrukci jako druhé provedení zapojení podle vynálezu, které je znázorněno na obr. 2, pouze zdroj 16 konstantního napětí je nahrazen regulátorem 61, 62, 63, 64, který tvoří zdroj napětí. Výstupní napětí U_H/2—U_o regulátoru 61, 62, 63, 64 přitom nahrazuje referenční signál U_R/2 zdroje 16 konstantního napětí a je rovno referenčnímu napětí U«/2 zmenšenému o nulové napětí IJ_O, tj. ofsetové napětí převodníku 3 napětí—proud. Regulátor 61, 62, 63, 64 sestává z hradla. 61 Exclusive OR, obousměrného čítače 62, vyrovnávací paměti 63 a číslicově analogového převodníku 64, které jsou v uvedeném pořadí zapojeny v sérii, přičemž mezi obousměrným čítačem 62 a vyrovnávací pamětí 63 a. mezi vyrovnávací pamětí 63 a číslicově analogovým převodníkem 64 jsou zapojeny datové sběrnice. Výstup obvodu 4, na kterém je přepínací signál A, popřípadě přepínací signál B, je propojen s prvním vstupem hradla 61 Ex'clusive OR a s taktovacím vstupem vyrovnávací paměti 63. Signály W, P z obvodu 4 — viz obr. 1 — jsou v tomto čtvrtém provedení zapojení podle vynálezu přídavně vedeny na taktovací vstup obousměrného čítače 62, popřípadě na druhý vstup hradla 61 Exclusive OR — viz obr. 8. Výstup hradla 61 Exclusive OR je propojen s „Up/ /Dow₍n“-vstupein U/D ^obousměrného čítače 62.

V druhém provedení zapojení podle vynálezu je eliminována pouze střední hodnota vlivu nulového, tj. ofsetového napětí U_o na výstupní kmitočet zapojení. Ve čtvrtém provedení zapojení je naproti tomu navíc eliminována i kmitočtová modulace výstupních signálů M a Mi zapojení způsobovaná nulcvým, tj. ofsetovým napětím U_o. Obousměrný č tač 62 — obr. 8 -- pracuje podobně jako první čítač 25 ve výstupním ‘děliči 8 kmitočtu — viz obr. 5 — s tím rozdílem, že směr čítání obousměrného čítače 62 je zásluhou přítomnosti hradla 61 Exclusive OR v průběhů sudých púlperiod opačný od směrů, který platí pro případ lichých púlperjocl přepínacího signálu A, popř pádě přepínacího signálu В. V průběп. u liché půlperiody dává čítání v obousměrném čítači 62 hodnotu (f_H + f_oJ .T/2 a. v průběhu sudé půlperiody hodnotu

- ( In fo) · T/2, takže za celou periodu přepínacího signálu A, popřípadě přepínacího signálu В se dojde к hodnotě (fn 4-· fo] . T/2 - (fn - f_o) . T/2 = 2f₀ . T/2 = f₀ . T.

Symbol f_H zde označuje složku kmitočtu f_F, která odpovídá signálu u_H, a symbol f_o složku kmitočtu f_E, která odpovídá nulovému, tj. ofsetovému napětí U_o. Číselná hodnota f₀ . T je tuclíž úměrná nulovému, tj. ofsetovému napětí. U_o. Tato hodnota se na konci každé periody T při příchodu kladné hrany přepínacího signálu A. popřípadě přepínacího signálu B, ukládá do vyrovnávací paměti 63, aby se následně pomocí číslicově analogového převodníku 64 převedla na analogovou hodnotu. V přechodovém stavu regulačního obvodu 17, 3.

4. 61, 62, 63, 64 je tato analogová hodnota na výstupu číslicově analogového převodníku 64 rovna hodnotě U_R/2— U_o.

Analogový výstup číslicově analogového převodníku 64 je spojen s prvním vstupem sčítacíiho obvodu 17. Výstupní proud převodníku 3 napětí—proud je tedy požadovaným způsobem úměrný součtovému napětí ± u_;i 4- U_r/2 - Uo 4- Uo = ± u_H 4- U_R/2, přičemž druhé nulové napětí U_o je do obvodu zavedeno převodníkem 3 napětí— —proud. Ve výstupním proudu převodníku napětí—proud, se tedy v ideálním případě nenachází žádná složka odpovídající nulovému, tj. ofsetovému napětí U_o.

Claims (11)

1. PŘEDMĚT VYNÁLEZU

   1. Zapojení pro převod elektrického signálu na jemu úměrný kmitočet s nejméně prvním přepínačem polarity pro periodické přepólovávání signálu, к němu připojeným integrátorem, který obsahuje kondenzátor, к němu připojeným komparátorem, přičemž ke komparátoru je připojen přepínač pro řízení připínání a odpínání referenčního proudu ze zdroje referenčního proudu, se řídicím obvodem pro generování periodického přepínacího signálu pro přepínač polarity a se zdrojem signálu, vyznačující se tím, že zdroj signálu je uspořádán ve vstupní části integrátoru (3, C), mezi převodníkem (3) proud—napětí, obsaženém v integrátoru (3, C) a kondenzátorem (C) je uspořádán druhý přepínač (5) polarity, spojený s řídicím obvodem a na výstupu zapojení je zapojen obousměrný čítač.
2. 2. Zapojení podle bodu 1 vyznačující se tím, že zdrojem signálu je napěťový zdroj a je spolu se sečítacím. obvodem (17) připojen na vstup převodníku (3) napětí— —proud.
3. 3. Zapojení podle bodu 2 vyznačující se tím, že napěťovým zdrojem je zdroj (16) konstantního napětí.
4. 4. Zapojení podle bodu 2 vyznačující se t m, že napěťovým zdrojem je regulátor, který sestává z hradla (61) Éxclusive Or, obousměrného čítače (62), vyrovnávací paměti (63) a číslicově analogového převodníku (64), které jsou zapojeny v sérii.
5. 5. Zapojení podle bodu 1 vyznačující se ťm, že zdrojem signálu je zdroj (15) konstantního proudu, který je zapojen na výstupu převodníku (3) napětí—proud.
6. 6. Zaipojení podle některého z bodů 1 až

   5 vyznačující se tím, že mezi prvním přepínačem (1) polarity a převodníkem (3) napětí proudu je zapojen zesilovač (18) vysokých kmitočtů.
7. 7. Zapojení podle bodu 6 vyznačující se ťm, že zesilovač (18) vysokých kmitočtů sestává ze zesilovače (19) a připojené horní propusti (20).
8. 8. Zapojení podle některého z bodu 1 až 7 vyznačující se tím, že na výstupu zapojení je zapojen výstupní dělič (3) kmitočtu, který obsahuje první obousměrný čítač.
9. 9. Zapojení podle bodu 8 vyznačující se tím, že výstupní dělič (8) kmitočtu obsahuje obvod pro zabránění chodu naprázdno.

   lí). Zapojení pudle bodu 9 vyznačující se tím, že obvod pro zabránění chodu naprázdno sestává, z monostabllního multivibrátoru (35), bistabilního obvodu (28) a součinového obvodu (30a).

   1.1. Zapojení podle bodu 10 vyznačující se líni, že monostabilní .multivibrátor (35) sestává ze součinového obvodu (33) a čítače (34), přičemž výstup součinového obvodu (33) je spojen s počítacím vstupem čítače (34).
10. 12. Zapojení podle některého z bodů 1 až 11 vyznačující se tím, že převodník (3) n?pěg proud obsahuje tři zdroje (49, 50, 51) pr -udu.
11. 13. Zapojení podle některého z bodů 1 až 12 vyznačující se ťm, že každý zdroj (10, 15, 49, 50, 51) proudu sestává z operačního zesilovače (42, 43, 44, 54, 57), tranzistoru (45, 47, 52, 55, 58) řízeného potom a nejméně jednoho odporu (46, 48, 53, 56, 59).