SU1372257A1 - Устройство дл контрол пороговых уровней радиоэлектронных схем - Google Patents
Устройство дл контрол пороговых уровней радиоэлектронных схем Download PDFInfo
- Publication number
- SU1372257A1 SU1372257A1 SU853989099A SU3989099A SU1372257A1 SU 1372257 A1 SU1372257 A1 SU 1372257A1 SU 853989099 A SU853989099 A SU 853989099A SU 3989099 A SU3989099 A SU 3989099A SU 1372257 A1 SU1372257 A1 SU 1372257A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- voltage generator
- generator
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к контрольно-измерительной технике. Цель изобретени - повышение быстродействи и помехо ащищенности устройства . Устройство содержит генератор 2 нарастающего напр жени , блок 1 управлени , генератор 3 импульсов, элемент И 4, блок 5 стробировани , дискриминатор 8, счетчик 9, цифроанало- говый преобразователь 12 и ключ 14. Введение делител 6 частоты, преобразовател 10 кода, счетчика 13 и цифрового индикатора 11 позвол ет применить ступенчатый сигнал и многократное сравнение. 2 ил. Ф (Л 00 ю ю СП
Description
сриг.
113
Изобретение относитс к контрольно-измерительной технике и может быт использовано при контроле пороговых уровней радиоэлектронных схем.
Цель изобретени - повышение быстродействи и помехозащищенности .устройства за счет применени ступенчатого сигнала и многократного сравнени .
На фиг. 1 изображена структурна схема устройства; на фиг. 2 - диаграммы , по сн ющие работу устройства
Устройство содержит блок 1 управлени , собранный на базе логических элементов и интегральных схем средне степени интеграции; генератор 2 нарастающего напр жени , выполненный на основе ЦА11 типа код-напр жение, например на основе прецизионного 12-разр дного ЦДЛ 594ПА1, счетчика, собранного на основе стандартных счетчиков в интегральном исполнении с возможностью установки начального кода, и ключа, собранного на основе трехвходовой схемы И в интегральном исполнении; генератор 3 импульсов, представл ющий собой стандартный ге нератор импульсов заданной частоты и скважности; элемент И 4; блок 5 стробировани , содержащий первый и второй транзисторы и первый, второй и третий резисторы (может быть также выполнен сумматором на операционном усилителе с коэффициентом передачи, равным 1); делитель 6 частоты, собранный на стандартных триггерах в интегральном исполнении; объект 7 контрол ; дискриминатор 8 собранный на основе стандартного компаратора, например, в виде функционально законченного устройства в интегральном исполнении 597САЗ и схемы сопр жени счетчик 9, собранный на базе стандартных счетчиков в интегральном исполнении , например, серии 155; преобразователь 10 кода (двоичного ЦАП в двоично-дес тичньй код цифрового индикатора); цифровой индикатор 1 1, представл ющий цифровое табло со схемой управлени ; цифроаналоговый преобразователь (ЦА11) 12 типа код- напр жение, например прецизионный 12-разр дный ЦАП 594IIA1; счетчик 13,
0
0
5
0
5
0
5
0
ныи, например, в виде трехвходового элемента И-НЕ по О в интегральном исполнении.
Выходы блока 1 управлени соединены соответственно с входом элемента И 4, с первым и вторым входами генератора 2 нарастающего напр жени , с входом счетчика 9, выход которого соединен с четвертым входом генератора 2 нарастающего напр жени , первый и второй выходы которого соединены соответственно с входами блока 5 стробировани и преобразовател 10 кода, выход которого соединен с входом цифрового индикатора 11. Первый вход блока 5 стробировани соединен с выходом элемента И 4, второй вход которого соединен с входом делител 6 частоты, с выходом генератора 3 импульсов и с входом счетчика 9. Выход ключа 14 соединен через счётчик 13 с входом ЦАП 12.
Устройство работает следующим образом .
В исходном состо нии с блока 1 управлени на входы элемента И 4 и ключа 14 генератора 2 нарастающего напр жени поступают сигналы, запирающие эти каскады (фиг. 26,в), в результате чего импульсы генератора 3 не проход т-на выход элемента И 4 и через делитель 6 частоты на выход ключа 14. В момент начала цикла измерени , определ емый, например, нажатием кнопки Пуск в блоке 1 управлени , с последнего на вход счетчика 9 поступает сигнал сброса (фиг.2г), а через первый вход генератора 2 нарастающего напр жени на вход счетчика 13 - кодова комбинаци (фиг.2д), соответствующа начальному уровню выходного напр жени ЦАП 12 (фиг.2з). При этом начальное напр жение выбираетс исход из норматив 1ой документации на объект контрол .
После этого с блока 1 управлени на вход элемента И 4 и ключа 14 поступает разрешающий импульс (фиг.2б, в). При этом на выходе элемента И 4 по вл ютс стробирующие импульсы с частотой генератора 3 импульсов (фиг. 2е), а на выходе ключа 14 - импульсы с делител 6 частоты
представл ющий собой двоичный счетчик (фиг. 2ж). Счетчик 13 начинает счис предварительной установкой начального кода и выполненный на базе счет-- чиков в интегральном исполнении, например , серии 155; ключ 14, выполнентать эти импульсы, что приводит к по следовательному включению разр дов ЦАП 12, в результате чего на первом выходе генератора 2 нарастающего натать эти импульсы, что приводит к последовательному включению разр дов ЦАП 12, в результате чего на первом выходе генератора 2 нарастающего напр жени формируетс ступенчато нарастающее напр жение (фиг. 2з).
Величина ступеньки выбираетс меньше допустимой погрешности измерени . Длительность каждой ступеньки определ етс периодом следовани импульсов генератора 3 и коэффициентом делени делител 6 частоты. При этом на выходе блока 5 стробировани формируетс импульсное напр жение со ступенчатонарастающей амплитудой, причем внутри каждой ступеньки амплитуда импульсов имеет посто нное значение , а количество импульсов определ етс коэффициентом делени делител 6 частоты (фиг. 2и). Ступенчато нарастающее напр жение ЦАП и строби- рующие импульсы синхронизированы,
поэтому отсутствует потер доли одно- 20 уровней радиоэлектронных схем, содерго импульса импульсного напр жени со ступенчато нарастающей амплитудой подаваемого на вход объекта контрол 7. При этом выходнсг напр жение объекта 7 измен етс в соответствии с видом его передаточной характеристики (фиг. 2к) (на диаграмме в качестве контрол вз т инвертирующий логический элемент).
При определенной ступеньке напр жени ЦАП 12 выходные импульсы объекта контрол 7 достигают значени , соответствующего опорному напр жении UOH , которое поступает на второй вход дискриминатора 8. С каждым приход и1им импульсом ступеньки, сравнимым с , на выходе дискриминатора 8 по вл ютс счетные импульсы (фиг. 2л), которые поступают на информационньш вход счетчика 9.
Схема обладает повьш1енной помехозащищенностью вследствие синхронизации информации, поступающей с выхода дискриминатора 8 на вход счетчика 9, импульсами генератора 3. Вследствие этого чрезмерное увеличение разр дов счетчика вл етс нецелесообразным. Оптимальным числом информационных импульсов , записанных в счетчик 9, вл етс два. При этом достигаетс максимально возможное при данном алгоритме быстродействие и уменьшаютс аппаратурные затраты.
При заполнении счетчика 9 некоторым числом N входных информационных импульсов (в частности, ) на его выходе по вл етс сигнал (фиг.2м), поступающий на вход блока 1 управлени и запрещающий прохождение разрешающих импульсов Up и Up (фиг.2б, в). Кроме того, сигнал с выхода счетчика 9 поступает на третий вход ключа 14, закрывает его и тем самым останавливает счетчик 13. Код счетчика 13, который однозначно соответствует выходному напр жению ЦАП 12 с второго выхода генератора нарастаю5
10 щего напр жени поступает на вход
преобразовател 10, где однозначно преобразовываетс в код цифрового индикатора, эквивалентный выходному напр жению ЦДЛ 12, и высвечиваетс на цифровом индикаторе 11.
Claims (1)
- Формула изобретени Устройство дл контрол пороговых5050505жащее генератор нарастающего напр жени , генератор импульсов, дискриминатор , соединенный первым входом с клеммой дл подключени выхода объг екта контрол , блок стробировани , первый вход которого соединен с выходом элемента И, второй вход - с первым выходом генератора нарастающего напр жени , а выход - с клеммой дл подключени входа объекта контрол , блок управлени , первый выход которого соединен с первым входом элемента И, второй и третий выходы соединены соответственно с первым и вторым входами генератора нарастающего напр ж.ени , выход генератора импульсов подключен к второму входу элемента И, генератор нарастающего напр жени цифроаналогопый преобразователь, первый счетчик и ключ, выход которого соединен с первым входом первого счетчика, выход которого соединен с входом цифроана- логового преобразовател , выход которого соединен с первым выходом генератора нарастающего напр жени , второй вход первого счетчика соединен с первым входом генератора нарастающего напр жени , второй вход которого соединен с первым входом ключа, второй вход которого соединен с третьим входом генератора нарастающего напр - жени , отличающеес тем, что, с целью повышени быстродействи и помехозащищенности, в него введены делитель частоты, второй счетчик, преобразователь кода и цифровой индикатор , причем вход преобразовател кода соединен с вторым выходом генератора нарастающего напр жени , а выход - с цифровым индикатором, выход делител частоты соединен с третьим входом генератора нарастающего напр жени , а вход соединен с выходом генератора импульсов и первым входом второго счетчика, второй вход которого соединен с выходом дискриминатора третий вход - с четвертым выходом блока управлени , а выход второголпппппппппппсчетчика соединен с четвертым входом генератора нарастающего напр жени и входом блока управлени , причем генератор нарастающего напр жени четвертым входом соединен с третьим входом ключа, а вторым выходом - с выходом первого счетчика, вход блока управлени соединен с четвертым входом генератора нарастающего напр жени .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853989099A SU1372257A1 (ru) | 1985-12-10 | 1985-12-10 | Устройство дл контрол пороговых уровней радиоэлектронных схем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853989099A SU1372257A1 (ru) | 1985-12-10 | 1985-12-10 | Устройство дл контрол пороговых уровней радиоэлектронных схем |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1372257A1 true SU1372257A1 (ru) | 1988-02-07 |
Family
ID=21209702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853989099A SU1372257A1 (ru) | 1985-12-10 | 1985-12-10 | Устройство дл контрол пороговых уровней радиоэлектронных схем |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1372257A1 (ru) |
-
1985
- 1985-12-10 SU SU853989099A patent/SU1372257A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 526833, кл. G U1 R 31/26, 1974. Авторское свидетельство СССР № 1093993, кл. G 01 R 31/28, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4243975A (en) | Analog-to-digital converter | |
US3422423A (en) | Digital-to-analog converter | |
US3458809A (en) | Dual-slope analog-to-digital converters | |
JP2006502626A (ja) | パルス幅変調アナログデジタル変換 | |
US3564538A (en) | Multiple slope analog to digital converter | |
US3958182A (en) | Electronic circuit for supplying energizing pulses of predetermined duration to an electric motor | |
SU1372257A1 (ru) | Устройство дл контрол пороговых уровней радиоэлектронных схем | |
US3991301A (en) | Logarithmic frequency to voltage converter | |
US3824584A (en) | Analog-digital converter circuit | |
US4389637A (en) | Digital to analog converter | |
US7292175B2 (en) | Method of testing A/D converter circuit and A/D converter circuit | |
US3919649A (en) | Staircase waveform generator | |
US4728816A (en) | Error and calibration pulse generator | |
US3685043A (en) | Pulse train to digital converter | |
SU1597972A1 (ru) | Устройство дл автоматического контрол гальванически св занных аккумул торов | |
US3886787A (en) | Method of and apparatus for measuring physical quantities of a rotating body | |
US4595906A (en) | Scaled analog to digital coverter | |
KR100200207B1 (ko) | 듀티 가변형 d/a 변환장치 | |
JPH11136129A (ja) | Pwm変換回路およびそれを用いたセンサ装置 | |
SU1105830A1 (ru) | Устройство дл измерени нелинейности пилообразного напр жени | |
SU1297003A1 (ru) | Устройство дл определени временного положени абсолютного максимума в реализации сигнала | |
US3514634A (en) | Circuit for converting voltage to time | |
SU1478338A1 (ru) | Устройство дл контрол преобразователей | |
SU1501930A3 (ru) | Преобразователь действующего значени напр жени или мощности дл форм волн, состо щих из цугов волн | |
SU1162044A1 (ru) | Преобразователь кода в частоту импульсов |