CS262132B1 - Zapojení pro čističové porovnávání dvou kmitočtů - Google Patents

Abstract

Zapojení řeší porovnávání dvou kmitočtů v číslicové formě, u něhož se prostřednictvím· výstupního logického signálu stanovuje, který ze dvou přiváděných kmitočtů je vyšší. První vstupní svorka je spojena přes tvarovaní obvod s čítačem, jehož první výstup je spojen se vstupy, klopných obvodů D. Negovaný výstup klopného obvodu D je spojen ee vstupem čítače. Druhý výstup čítače je spojen s prvním vstupem klopného obvodu RS. Druhá vstupní svorka je spojena přes tvarovací obvod s čítačem,, jehož první výstup je spojen se vstupy klopných obvodů D. Negovaný výstup klopného obvodu D jě spojen se vstupem čítače. Druhý výstup čítače je spojen s druhým vstupem klopného obvodů RS. Nulovací vstupy klopných obvodů D jsou připojeny přes odpor ke svorce napájecího napětí. Klopný obvod RS je opatřen výstupy. Datové vstupy jsou uzemněny.

Description

Zapojení řeší porovnávání dvou kmitočtů v číslicové formě, u něhož se prostřednictvím· výstupního logického signálu stanovuje, který ze dvou přiváděných kmitočtů je vyšší. První vstupní svorka je spojena přes tvarovaní obvod s čítačem, jehož první výstup je spojen se vstupy, klopných obvodů D. Negovaný výstup klopného obvodu D je spojen ee vstupem čítače. Druhý výstup čítače je spojen s prvním vstupem klopného obvodu RS. Druhá vstupní svorka je spojena přes tvarovací obvod s čítačem,, jehož první výstup je spojen se vstupy klopných obvodů D. Negovaný výstup klopného obvodu D jě spojen se vstupem čítače. Druhý výstup čítače je spojen s druhým vstupem klopného obvodů RS. Nulovací vstupy klopných obvodů D jsou připojeny přes odpor ke svorce napájecího napětí. Klopný obvod RS je opatřen výstupy. Datové vstupy jsou uzemněny.

Vynález řeší zapojení pro číslicové porovnávání dvou kmitočtů, u něhož se prostřednictvím výstupního logického signálu stanovuje, který ze dvou přiváděných kmitočtů je vyšší.

Dosud známá zapojení využívají k tomuto účelu kmitočtové filtry nebo fázový závěs. Nevýhodou použití filtrů je nutnost používání analogových a kmitočtově závislých elektronických součástek, jako jsou kondenzátory, cívky, případně odpory a zesilovače. S tím souvisí 1 nutnost jejích přesného naladění na požadované kmitočty. V případě přechodu na jiné kmitočty je třeba přelaďovat. Fázový závěs nelze přímo využít pro porovnávání dvou kmitočtů, ktoré se příliš liší svými hodnotami a když průběhy příslušných signálů nemají mezi sekou žádný vzájemný vztah. Navíc se charakter výstupního signálu fázového závěsu periodicky opakuje s jednotlivými vzájemnými násobky kmitočtů. Dále zde stálo izůstává nutnost použití analogových prvků, které jsou kmitočtově závislé.

Uvedené nevýhody jsou odstraněny zapojením podle vynálezu, jehož podstata spočívá v tom, že první vstupní svorka je spojena se vstupem prvního tvarovacího obvodu, jehož výstup je propojen s hodinlovým vstupem prvního čítače, jehož první výstup je spojen s hodinovým vstupem prvního klopného obvodu D a s nastavovacím vstupem druhého klopného· obvodu D, přičemž negovaný výstup prvního klopného obvodu D 'je spojen s nulovacím vstupem druhého čítače, druhý výstup prvního čítače je spojen •s prvním vstupem, klopného obvodu RS, zatímco druhá vstupní svorka je připojena na •vstup druhého tvarovacího obvodu, jehož výstup je spojen, s hodinovým vstupem druhého čítače, jehož první výstup je spojen s •hodinovým vstupem druhého klopného obvodu D a dále s nastavovacím vstupem prvního klopného obvodu D, přičemž negovaný •výstup druhého klopného obvodu D je spojen s nulovacím vstupem prvního čítače, druhý výstup druhého čítače je spojen s druhým vstupem klopného· obvodu RS, který je opatřen prvním a druhým výstupem, svorka napájecího napětí je spojena přes odpor s nulovacími vstupy prvního a druhého klopného obvodu D, jejichž datové vstupy jsou uzemněny.

Zapojení podle vynálezu neobsahuje žádné kmitočtově závislé prvky a je kmitočtově nezávislé až do mezního kmitočtu. Vstupní signály nemusí mít stejný charakter, protože před zpracováním v· čítačích jsou upraveny tvarovacími obvody na obdélníkový průběh. U zapojení podle vynálezu odpadá nutnost nastavování a není potřebný zdroj vnitřního hodinového signálu.

Porovnávané kmitočty nemusí být v žádném vzájemném vztahu. Zapojení je z hlediska vstupů symetrické — vstupy jsou si rovnocenné. Obvod se skládá pouze z aktivních prvků.

Na výkrese je v příkladném provedení uvedeno zapojení pro číslicové porovnání dvou kmitočtů.

‘ První vstupní svorka 1 je spojena· se vstupem prvního tvarovacího obvodu 3, jehož výstup je spojen s hodinovým vstupem 7 prvního čítače 9. První výstup 13 čítače 9 s váhou 2° je spojen s hodinovým vstupem 17 prvního· klopného obvodu D 27 a s nastavovacím vstupem 20 druhého klopného obvodu D 28. Negovaný výstup 25 prvního klopného obvodu D 27 je spojen s nulovacím vstupem 12 druhého čítače 10. Druhý výstup 15 prvního čítače 9 s váhou 2¹ je spojen s prvním vstupem 29 klopného ob-, vodu RS 33. )

Druhá vstupní svorka 2 je připojena na vstup druhého· tvarovacího obvodu 4, jehož výstup je spojen s hodinovým vstupem 8 druhého čítače 10. První výstup 14 druhého čítače 10 s váhou 2° je spojen s hodinovým vstupem 18 druhého klopného obvodu D 29 a dále s nastavovacím vstupem 19 prvního klopného· obvodu D 27. Negovaný výstup 2fi druhého klopného· obvodu D 28 je spojen s nulovacím vstupem 11 prvního čítače 9.

Druhý výstup 16 druhého čítače 10 s váhou 2¹ je spojen s druhým vstupem 30 klopného obvodu· RS 33. Datové vstupy 23, 24 klopných obvodů D 27, 28 jsou uzemněny. Nulovací vstupy 21, 22 prvního a druhého klopného obvodu D 27, 28 jsou připojeny přes odpor 34 ke svorce napájecího· napětí 35. Klopný obvod RS 33 je opatřen prvním a druhým výstupem 31, 32.

•Vstupní signály, přivedené na vstupní svorky 1, 2, jsou po úpravě v tvarovacích obvodech 3, 4 zpracovávány v čítačích 9, 10, klopných obvodech D 27, 28 a klopném obvodě RS 33. Načítá-li některý z čítačů 9, 10 alespoň jeden Impuls, objeví se na jeho výstupu s váhou '2° logická jednička a prostřednictvím klopného obvodu D se vynuluje druhý z čítačů a je připraven ik novému čítání od nuly. Načítá-li například první čítač jeden Impuls, objeví se na jeho výstupu 13 logická jednička a do prvního klopného obvodu D 27 se tím· zapíše logická nula a z •jeho negovaného výstupu 25 se logickou jedničkou vynuluje druhý čítač 10.

Logická nula z prvního výstupu 14 druhého čítače 10 přivedená na nastavovací vstup 19 prvního klopného obvodu D 27 zapíše znovu do prvního klopného obvodu D 27 logickou jedničkou, která se na jeho negovaném výstupu 25 projeví jako logická nula, která' zruší nulování druhého čítače a· připraví jej k novému čítání impulsů do nuly.

' Načítá-li některý z čítačů 9, 10 dva impulsy, objeví se na jeho výstupu s váhou 2¹ logická jednička, která způsobí překlopení klopného obvodu RS 33 do stavu, jenž ukazuje, který z porovnávaných kmitočtů je vyšší. Načítá-li první čítač 9 dva impulsy, objeví se na jeho druhém výstupu s váhou

2¹ 15 logická jednička, která je přivedena na první vstup 29 klopného obvodu RS 33, jenž se¹ překlopí do stavu, kdy je logická nula. na prvním výstupu 31 a 'logická jednička na druhém výstupu 32 a který indikuje, že kmitočet signálu přivedeného na 'první vstupní svorku 1 je vyšší, než kmitočet signálu na druhé vstupní svorce 2.

Zapojení l,ze aplikovat například v modemech pro přenos dat v měřicí technice, v regulační technice apod.

Claims (1)

1. pRedmEt

   Zapojení pro číslicové porovnávání dvou kmitočtů sestávající z aktivních elektronických iprvků — logických integrovaných ob'vodů, vyznačující se tím, že první vstupní 'svorka (1) je spojena se vstupem prvního 'tvarovacího obvodu (3j, jehož výstup je propojen s hodinovým vstupem (7) prvního čítače (9), jehož první výstup (13) je spojen s hodinovým vstupem (17J. prvního klopného obvodu D (27) as nastavovacím vstupem (20) druhého klopného obvodu D '(28), přičemž negovaný výstup (25) prvního klopného obvodu D(27) je spojen s nulovacím vstupem (12) druhého čítače (10), druhý výstup (15) prvního čítače (9) je 'spojen s prvním vstupem (29J klopného obvodu RS (33), zatímco druhá vstupní svorka (2) je připojena na vstup druhého tvaYNALEZU rovacího obvodu (4), jehož výstup je spojen s hodinovým vstupem (8J druhého čítače (10), jehož první výstup (14) je spojen š hodinovým vstupem (18) druhého klopného obvodu D (28) a dále s nastavovacím vstupem (19) prvního klopného obvodu 'D (27), přičemž negovaný výstup (26) druhého klopného obvodu D (28) je spojen s nulovacím vstupem (11) prvního čítače (9), 'druhý výstup (16) druhého čítače (10) je spojen s druhým vstupem (30) klopného obvodu RS (33), kteirý je opatřen prvním a druhým výstupem (31, 32], svorka napájecího napětí (35) je spojena pres odpor (34) s nulovacími vstupy (21, 22) prvního a druhého klopného obvodu D (27, 28) jejichž datové vstupy (23, 24) jsou uzemněny.