CS262132B1

CS262132B1 - Wiring for cleaning two frequencies

Info

Publication number: CS262132B1
Application number: CS871933A
Authority: CS
Inventors: Libor Ing Korista
Original assignee: Libor Ing Korista
Priority date: 1987-03-23
Filing date: 1987-03-23
Publication date: 1989-02-10
Also published as: CS193387A1

Abstract

Zapojení řeší porovnávání dvou kmitočtů v číslicové formě, u něhož se prostřednictvím· výstupního logického signálu stanovuje, který ze dvou přiváděných kmitočtů je vyšší. První vstupní svorka je spojena přes tvarovaní obvod s čítačem, jehož první výstup je spojen se vstupy, klopných obvodů D. Negovaný výstup klopného obvodu D je spojen ee vstupem čítače. Druhý výstup čítače je spojen s prvním vstupem klopného obvodu RS. Druhá vstupní svorka je spojena přes tvarovací obvod s čítačem,, jehož první výstup je spojen se vstupy klopných obvodů D. Negovaný výstup klopného obvodu D jě spojen se vstupem čítače. Druhý výstup čítače je spojen s druhým vstupem klopného obvodů RS. Nulovací vstupy klopných obvodů D jsou připojeny přes odpor ke svorce napájecího napětí. Klopný obvod RS je opatřen výstupy. Datové vstupy jsou uzemněny.The circuit solves the comparison of two frequencies in digital form, in which it is determined by means of the output logic signal which of the two supplied frequencies is higher. The first input terminal is connected via a shaping circuit to a counter, the first output of which is connected to the inputs of the flip-flops D. The negated output of the flip-flop D is connected to the input of the counter. The second output of the counter is connected via a shaping circuit to a counter, the first output of which is connected to the inputs of the flip-flops D. The negated output of the flip-flop D is connected to the input of the counter. The second output of the counter is connected via a shaping circuit to a counter, the first output of which is connected to the inputs of the flip-flops D. The negated output of the flip-flop D is connected to the input of the counter. The second output of the counter is connected to the second input of the flip-flop RS. The reset inputs of the flip-flops D are connected via a resistor to the supply voltage terminal. The flip-flop RS is provided with outputs. The data inputs are grounded.

Description

Zapojení řeší porovnávání dvou kmitočtů v číslicové formě, u něhož se prostřednictvím· výstupního logického signálu stanovuje, který ze dvou přiváděných kmitočtů je vyšší. První vstupní svorka je spojena přes tvarovaní obvod s čítačem, jehož první výstup je spojen se vstupy, klopných obvodů D. Negovaný výstup klopného obvodu D je spojen ee vstupem čítače. Druhý výstup čítače je spojen s prvním vstupem klopného obvodu RS. Druhá vstupní svorka je spojena přes tvarovací obvod s čítačem,, jehož první výstup je spojen se vstupy klopných obvodů D. Negovaný výstup klopného obvodu D jě spojen se vstupem čítače. Druhý výstup čítače je spojen s druhým vstupem klopného obvodů RS. Nulovací vstupy klopných obvodů D jsou připojeny přes odpor ke svorce napájecího napětí. Klopný obvod RS je opatřen výstupy. Datové vstupy jsou uzemněny.The connection solves the comparison of two frequencies in digital form, where the output logic signal determines which of the two supplied frequencies is higher. The first input terminal is connected via a contouring circuit to a counter, the first output of which is connected to the inputs of the flip-flops D. The negated output of the flip-flop D is connected to the input of the counter. The second output of the counter is connected to the first input of the flip-flop RS. The second input terminal is connected via a forming circuit to a counter, the first output of which is connected to the inputs of the flip-flops D. The negated output of the flip-flop D is connected to the input of the counter. The second output of the counter is connected to the second input of the RS flip-flop. The reset inputs of flip-flops D are connected via a resistor to the supply voltage terminal. The RS flip-flop has outputs. The data inputs are grounded.

Vynález řeší zapojení pro číslicové porovnávání dvou kmitočtů, u něhož se prostřednictvím výstupního logického signálu stanovuje, který ze dvou přiváděných kmitočtů je vyšší.The invention solves a circuit for digital comparison of two frequencies in which the output logic signal determines which of the two supply frequencies is higher.

Dosud známá zapojení využívají k tomuto účelu kmitočtové filtry nebo fázový závěs. Nevýhodou použití filtrů je nutnost používání analogových a kmitočtově závislých elektronických součástek, jako jsou kondenzátory, cívky, případně odpory a zesilovače. S tím souvisí 1 nutnost jejích přesného naladění na požadované kmitočty. V případě přechodu na jiné kmitočty je třeba přelaďovat. Fázový závěs nelze přímo využít pro porovnávání dvou kmitočtů, ktoré se příliš liší svými hodnotami a když průběhy příslušných signálů nemají mezi sekou žádný vzájemný vztah. Navíc se charakter výstupního signálu fázového závěsu periodicky opakuje s jednotlivými vzájemnými násobky kmitočtů. Dále zde stálo izůstává nutnost použití analogových prvků, které jsou kmitočtově závislé.Hitherto known circuits use frequency filters or a phase lock for this purpose. The disadvantage of using filters is the necessity to use analog and frequency-dependent electronic components such as capacitors, coils, possibly resistors and amplifiers. This is connected with the necessity of its exact tuning to the required frequencies. In case of switching to other frequencies it is necessary to retune. The phase lock cannot be used directly to compare two frequencies that differ too much in their values and when the waveforms of the respective signals have no correlation between the two. In addition, the character of the phase locked output signal is periodically repeated with each other by multiple frequencies. Furthermore, there is still a need for analogue elements which are frequency dependent.

Uvedené nevýhody jsou odstraněny zapojením podle vynálezu, jehož podstata spočívá v tom, že první vstupní svorka je spojena se vstupem prvního tvarovacího obvodu, jehož výstup je propojen s hodinlovým vstupem prvního čítače, jehož první výstup je spojen s hodinovým vstupem prvního klopného obvodu D a s nastavovacím vstupem druhého klopného· obvodu D, přičemž negovaný výstup prvního klopného obvodu D 'je spojen s nulovacím vstupem druhého čítače, druhý výstup prvního čítače je spojen •s prvním vstupem, klopného obvodu RS, zatímco druhá vstupní svorka je připojena na •vstup druhého tvarovacího obvodu, jehož výstup je spojen, s hodinovým vstupem druhého čítače, jehož první výstup je spojen s •hodinovým vstupem druhého klopného obvodu D a dále s nastavovacím vstupem prvního klopného obvodu D, přičemž negovaný •výstup druhého klopného obvodu D je spojen s nulovacím vstupem prvního čítače, druhý výstup druhého čítače je spojen s druhým vstupem klopného· obvodu RS, který je opatřen prvním a druhým výstupem, svorka napájecího napětí je spojena přes odpor s nulovacími vstupy prvního a druhého klopného obvodu D, jejichž datové vstupy jsou uzemněny.These disadvantages are eliminated by the circuit according to the invention, characterized in that the first input terminal is connected to the input of the first forming circuit, the output of which is connected to the clock input of the first counter, the first output of which is connected to the clock input of the first flip-flop the input of the second flip-flop D, wherein the negated output of the first flip-flop D 'is connected to the reset input of the second counter, the second output of the first flip-flop is connected to the first input of flip-flop RS, whose output is coupled to the clock input of the second counter, the first output of which is coupled to the clock input of the second flip-flop D and further to the adjusting input of the first flip-flop D; , second v degrees of the second counter is connected to a second input of the RS flip · circuit which comprises first and second output terminal of the supply voltage is connected via a resistor to the reset inputs of the first and second D flip-flop, whose data inputs are grounded.

Zapojení podle vynálezu neobsahuje žádné kmitočtově závislé prvky a je kmitočtově nezávislé až do mezního kmitočtu. Vstupní signály nemusí mít stejný charakter, protože před zpracováním v· čítačích jsou upraveny tvarovacími obvody na obdélníkový průběh. U zapojení podle vynálezu odpadá nutnost nastavování a není potřebný zdroj vnitřního hodinového signálu.The circuit according to the invention contains no frequency-dependent elements and is frequency-independent up to the cut-off frequency. The input signals may not have the same character, since they are rectangularly shaped by the shaping circuits before processing in the counters. With the circuitry according to the invention, there is no need for adjustment and no internal clock signal source is required.

Porovnávané kmitočty nemusí být v žádném vzájemném vztahu. Zapojení je z hlediska vstupů symetrické — vstupy jsou si rovnocenné. Obvod se skládá pouze z aktivních prvků.The frequencies to be compared need not be correlated. Wiring is symmetrical in terms of inputs - inputs are equal. The circuit consists of active elements only.

Na výkrese je v příkladném provedení uvedeno zapojení pro číslicové porovnání dvou kmitočtů.The drawing shows an exemplary embodiment for numerically comparing two frequencies.

‘ První vstupní svorka 1 je spojena· se vstupem prvního tvarovacího obvodu 3, jehož výstup je spojen s hodinovým vstupem 7 prvního čítače 9. První výstup 13 čítače 9 s váhou 2° je spojen s hodinovým vstupem 17 prvního· klopného obvodu D 27 a s nastavovacím vstupem 20 druhého klopného obvodu D 28. Negovaný výstup 25 prvního klopného obvodu D 27 je spojen s nulovacím vstupem 12 druhého čítače 10. Druhý výstup 15 prvního čítače 9 s váhou 2¹ je spojen s prvním vstupem 29 klopného ob-, vodu RS 33. )The first input terminal 1 is connected to the input of the first forming circuit 3, the output of which is connected to the clock input 7 of the first counter 9. The first output 13 of the counter 9 with a weight of 2 ° is connected to the clock input 17 of the first flip-flop D 27 and input 20 of second D flip-flop 25 28th negated output of the first D flip-flop 27 is connected to the reset input 12 of the second counter 10. the second output 15 of the counter 9 with the weight of 2 ¹ is connected to first input 29 of flip-OB-, water RS 33rd )

Druhá vstupní svorka 2 je připojena na vstup druhého· tvarovacího obvodu 4, jehož výstup je spojen s hodinovým vstupem 8 druhého čítače 10. První výstup 14 druhého čítače 10 s váhou 2° je spojen s hodinovým vstupem 18 druhého klopného obvodu D 29 a dále s nastavovacím vstupem 19 prvního klopného· obvodu D 27. Negovaný výstup 2fi druhého klopného· obvodu D 28 je spojen s nulovacím vstupem 11 prvního čítače 9.The second input terminal 2 is connected to the input of the second forming circuit 4, the output of which is connected to the clock input 8 of the second counter 10. The first output 14 of the second counter 10 with a weight of 2 ° is connected to the clock input 18 of the second flip-flop 29 and The negated output 2fi of the second flip-flop D 28 is connected to the reset input 11 of the first counter 9.

Druhý výstup 16 druhého čítače 10 s váhou 2¹ je spojen s druhým vstupem 30 klopného obvodu· RS 33. Datové vstupy 23, 24 klopných obvodů D 27, 28 jsou uzemněny. Nulovací vstupy 21, 22 prvního a druhého klopného obvodu D 27, 28 jsou připojeny přes odpor 34 ke svorce napájecího· napětí 35. Klopný obvod RS 33 je opatřen prvním a druhým výstupem 31, 32.The second output 16 of the second counter 10 with the weight of 2 ¹ is connected to second input 30 of flip-flop 33. The RS · The data inputs 23, 24 of D flip-flops 27, 28 are grounded. The reset inputs 21, 22 of the first and second flip-flops D 27, 28 are connected via a resistor 34 to the supply voltage terminal 35. Flip-flop RS 33 is provided with first and second outputs 31, 32.

•Vstupní signály, přivedené na vstupní svorky 1, 2, jsou po úpravě v tvarovacích obvodech 3, 4 zpracovávány v čítačích 9, 10, klopných obvodech D 27, 28 a klopném obvodě RS 33. Načítá-li některý z čítačů 9, 10 alespoň jeden Impuls, objeví se na jeho výstupu s váhou '2° logická jednička a prostřednictvím klopného obvodu D se vynuluje druhý z čítačů a je připraven ik novému čítání od nuly. Načítá-li například první čítač jeden Impuls, objeví se na jeho výstupu 13 logická jednička a do prvního klopného obvodu D 27 se tím· zapíše logická nula a z •jeho negovaného výstupu 25 se logickou jedničkou vynuluje druhý čítač 10.• The input signals applied to the input terminals 1, 2 are processed in the forming circuits 3, 4 in the counters 9, 10, the flip-flops D 27, 28 and the flip-flop RS 33. If any of the counters 9, 10 reads at least one pulse, a logic 1 appears at its output with a 2 ° scale and the second counter is reset via flip-flop D and is ready to be re-counted from zero. For example, if the first counter reads one pulse, a logic one appears at its output 13 and a logic zero is written to the first flip-flop D 27 and the second counter 10 is reset from its negated output 25.

Logická nula z prvního výstupu 14 druhého čítače 10 přivedená na nastavovací vstup 19 prvního klopného obvodu D 27 zapíše znovu do prvního klopného obvodu D 27 logickou jedničkou, která se na jeho negovaném výstupu 25 projeví jako logická nula, která' zruší nulování druhého čítače a· připraví jej k novému čítání impulsů do nuly.The logic zero from the first output 14 of the second counter 10 applied to the adjusting input 19 of the first flip-flop D 27 rewrites the first flip-flop D 27 with a logical one, which is reflected as a logic zero on its negated output 25. it prepares it to read the impulses to zero again.

' Načítá-li některý z čítačů 9, 10 dva impulsy, objeví se na jeho výstupu s váhou 2¹logická jednička, která způsobí překlopení klopného obvodu RS 33 do stavu, jenž ukazuje, který z porovnávaných kmitočtů je vyšší. Načítá-li první čítač 9 dva impulsy, objeví se na jeho druhém výstupu s váhouIf one of the counters 9, 10 reads two pulses, a logic one appears on its output with a weight of 2 ^l , which causes the flip-flop RS 33 to switch to a state which indicates which of the frequencies compared is higher. If the first counter 9 reads two pulses, it will appear on its second output with a weight

2¹ 15 logická jednička, která je přivedena na první vstup 29 klopného obvodu RS 33, jenž se¹ překlopí do stavu, kdy je logická nula. na prvním výstupu 31 a 'logická jednička na druhém výstupu 32 a který indikuje, že kmitočet signálu přivedeného na 'první vstupní svorku 1 je vyšší, než kmitočet signálu na druhé vstupní svorce 2.2 ¹ 15 is a logic one that is applied to the first input 29 of the flip-flop RS 33, which ¹ flips to a state where logic is zero. on the first output 31 and the logical one on the second output 32, which indicates that the frequency of the signal applied to the first input terminal 1 is higher than the frequency of the signal on the second input terminal 2.

Zapojení l,ze aplikovat například v modemech pro přenos dat v měřicí technice, v regulační technice apod.Wiring can be applied, for example, in data transfer modems in measuring technology, in control technology, etc.

Claims

Subject

Digital frequency comparison circuit consisting of active electronic elements - logic integrated circuits, characterized in that the first input terminal (1) is connected to the input of the first forming circuit (3j), the output of which is connected to the clock input (7) ) of the first counter (9), the first output (13) of which is connected to the clock input (17) of the first flip-flop D (27) and the adjustment input (20) of the second flip-flop D '(28), the flip-flop D (27) is connected to the reset input (12) of the second counter (10), the second output (15) of the first counter (9) is connected to the first input (29J of the flip-flop RS), 2) is connected to the input of the second circuit of the circuit (4), the output of which is connected to the clock input (8J of the second counter (10), the first output (14) of which is connected to the clock input (18) of the second flip-flop 28) and further with an adjustment input (19) of the first flip-flop (27), the negated output (26) of the second flip-flop D (28) being coupled to the reset input (11) of the first counter (9); 16) the second counter (10) is connected to the second input (30) of the flip-flop RS (33), which is provided with the first and second outputs (31, 32), the supply voltage terminal (35) is connected via resistor (34) to zero the inputs (21, 22) of the first and second flip-flops D (27, 28) whose data inputs (23, 24) are grounded.