CS263267B1

CS263267B1 - Pulse processing wiring

Info

Publication number: CS263267B1
Application number: CS863468A
Authority: CS
Inventors: Jan Ing Zednik
Original assignee: Jan Ing Zednik
Priority date: 1986-05-13
Filing date: 1986-05-13
Publication date: 1989-04-14
Also published as: CS346886A1

Abstract

Řešení spadá do oblasti techniky logických elektronických systémů. Řeší se problém odrušení, zpoždění, synchronizace a tvarování impulsních signálů obecně proměnné délky na konstantní délku tak, aby vznikl signál, zabezpečující bezporuchovou činnost navazujících logických elektronických systémů. Na počítací vstup binárního čítače je připojen synchronizační zdroj a na nulovací vstup jsou přes dvojvstupové hradlo připojeny zdroj vstupních impulsů a pomocný výstup z klopného obvodu, čítačové výstupy binárního čítače jsou připojeny na kombinační vstupy kombinačního obvodu a externí výstup kombinačního obvodu je připojen na hodinový vstup klopného obvodu a vyveden na výstupní svorku. Na datový vstup klopného obvodu je trvale připojena logická nula a nastavovací vstup klopného obvodu je připojen na zdroj vstupních impulsů.The solution falls within the field of logic electronic systems technology. The problem of noise suppression, delay, synchronization and shaping of pulse signals of generally variable length to a constant length is solved so as to create a signal that ensures trouble-free operation of the following logic electronic systems. A synchronization source is connected to the counting input of the binary counter, and a source of input pulses and an auxiliary output from the flip-flop are connected to the zeroing input via a two-input gate, the counter outputs of the binary counter are connected to the combinational inputs of the combinational circuit, and the external output of the combinational circuit is connected to the clock input of the flip-flop and output to the output terminal. A logical zero is permanently connected to the data input of the flip-flop, and the setting input of the flip-flop is connected to the input pulse source.

Description

Vynález se týká zapojení pro zpracování impulsů. Logické elektronické systémy vyžadují ošetření vstupních impulsních signálů, a to zejména z hlediska odolnosti proti rušení, synchronizace impulsů, tvarování na přesnou a konstantní délku a možnosti nastavení stálého zpoždění.The invention relates to a pulse processing circuit. Logic electronic systems require the treatment of input pulse signals, especially in terms of immunity to interference, pulse synchronization, shaping to a precise and constant length, and the possibility of setting a constant delay.

Doposud se pro tvarování vstupních signálů na konstantní délku a zpoždování impulsů používají monostabilní klopné obvody. Nevýhody tohoto způsobu jsou náchylnost k rušeni krátkými impulsy na vstupu, nemožnost přímé synchronizace, nutnost používání odporů a kondenzátorů, nepřítomnost logické filtrace.So far, monostable flip-flops have been used to shape input signals to constant length and pulse delay. The disadvantages of this method are the susceptibility to short disturbances at the input, the impossibility of direct synchronization, the necessity of using resistors and capacitors, the absence of logical filtration.

Uvedené nevýhody odstraňuje zapojení pro zpracování impulsů, jehož podstata spočívá v tom, že na počítací vstup binárního čítače je připojen synchronizační zdroj a na nulovací vstup binárního čítače jsou přes dvouvstupové hradlo připojeny zdroj vstupních impulsů a pomocný výstup, čítačové výstupy binárního čítače jsou připojeny na kombinační vstupy kombinačního obvodu a externí výstup kombinačního obvodu je připojen na hodinový vstup klopného obvodu a vyveden na výstupní svorku. Na datový vstup klopného obvodu je trvale připojena úroveň logické nuly a na nastavovací vstup klopného obvodu je připojen zdroj vstupních impulsů.These disadvantages are eliminated by the pulse processing circuit, which is based on the fact that the synchronization source is connected to the counting input of the binary counter and the input pulse source and the auxiliary output are connected to the reset input of the binary counter. the combination circuit inputs and the external combination circuit output are connected to the flip-flop clock input and connected to the output terminal. A logic zero level is permanently connected to the flip-flop data input and a source of input pulses is connected to the flip-flop setting input.

Výhody obvodu jsou odolnost proti vstupním rušivým impulsům kratším než nastavená doba zpoždění, synchronizace výstupních impulsů, možnost volby doby zpoždění a délky výstupních pulsů jednoduchým přepojením čitačových výstupů, logická filtrace vstupních impulsů, jednoduchost zapojení bez použití pasivních součástek jako jsou odpory a kondenzátory, přesnost šířky zpracovaného impulsu daná přesností synchronizačního kmitočtu a možnost realizace s využitím obvodů funkčních polí.The advantages of the circuit are resistance to input pulses shorter than the set delay time, output pulse synchronization, delay time and output pulse length selection by simple switching of counter outputs, logical filtering of input pulses, easy connection without using passive components such as resistors and capacitors, width accuracy processed pulse given by the accuracy of the synchronization frequency and the possibility of realization using circuits of functional fields.

Na připojeném obrázku je zapojení obvodu, kde jsou zakresleny čtyři základní funkční bloky: binární čítač 9, dvojvstupové hradlo 2' kombinační obvod 12 a klopný obvod 17. Zdroj 2 vstupních impulsů je připojen na vstup 2 dvojvstupového hradla 5 a na nastavovací vstup 16 klopného obvodu .17.. Druhý vstup 2 dvojvstupového hradla 2 je propojen s pomocným výstupem 18 klopného obvodu 17 a interní výstup 6. dvojvstupového hradla 5 je spojen s nulovacím vstupem 2 binárního čítače 9. Čítačové výstupy 10 binárního čítače 2 jsou spojeny s kombinačními vstupy 11 kombinačního obvodu 12 a externí výstup 13 kombinačního obvodu 12 je veden na hodinový vstup 15 klopného obvodu 17 a k výstupní svorce 29. Na počítací vstup 7_ binárního čítače 9 je připojen synchronizační zdroj 2·In the attached figure there is a circuit where four basic function blocks are drawn: a binary counter 9, a two-input gate 2 ', a combination circuit 12, and a flip-flop 17. A pulse source 2 is connected to the input 2 of the double-input gate 5. The second input 2 of the double input gate 2 is connected to the auxiliary output 18 of the flip-flop 17 and the internal output 6 of the double input gate 5 is connected to the reset input 2 of the binary counter 9. The counter outputs 10 of the binary counter 2 are connected to the combination inputs 11 of the combination. The circuit 12 and the external output 13 of the combination circuit 12 are connected to the clock input 15 of the flip-flop 17 and to the output terminal 29. A synchronization source 2 is connected to the counting input 7 of the binary counter 9.

Za nepřítomnosti vstupního impulsu je na prvním vstupu 2 dvojvstupového hradla 5 a na nastavovacím vstupu 16 klopného obvodu 17 logická nula. Na pomocném výstupu 18 klopného obvodu 17 a na druhém vstupu 2 dvojvstupového hradla 2 j® proto logická jednička, na interním výstupu 2 logická jednička a binární čítač 2 nepracuje. Na externím výstupu 13 je též logická jednička. S příchodem vstupního impulsu ze zdroje 2 vstupních impulsů začne binární čítač 2 počítat a když dospejě k nastavené kombinací na kombinačních vstupech 11 kombinačního obvodu 12, která určuje zpožděni, překlopí se úroveň externího výstupu 13 na logickou nulu a tento přechod znamená začátek výstupního impulsu. Když obsah binárního čítače 2 dosáhne hodnoty, která určuje šířku impulsu, externí výstup 13 přejde na úroveň logické jedničky, na pomocném výstupu 18 klopného obvodu 17 se objeví logická nula, která přes dvojvstupové hradlo 2 vynuluje a zastaví binární čítač 2, který zůstane zablokovaný až do příchodu dalšího vstupního impulsu. Podmínkou pro správnou činnost zapojeni je, aby délka vstupního impulsu byla větší než je součet zpoždění a délky výstupního ompulsu.In the absence of an input pulse, a logic zero is at the first input 2 of the two-input gate 5 and at the adjusting input 16 of the flip-flop 17. Therefore, on the auxiliary output 18 of the flip-flop 17 and on the second input 2 of the double-input gate 2, the logic one, on the internal output 2 the logical one and the binary counter 2 do not work. The external output 13 also has a logical one. With the arrival of the input pulse from the source 2 of the input pulses, the binary counter 2 starts counting and when it reaches the set combination on the combination inputs 11 of the combination circuit 12 that determines the delay, the level of external output 13 is switched to logical zero. When the content of the binary counter 2 reaches a value that determines the pulse width, the external output 13 goes to logical level 1, a logic zero appears on the auxiliary output 18 of the flip-flop 17, which resets through the two-input gate 2 and stops the binary counter 2. until the next input pulse arrives. The condition for proper wiring operation is that the input pulse length is greater than the sum of the delay and the output ompulse length.

Popsaného principu zapojení lze použít v logických elektronických systémech, kde se vyžaduje vysoká odolnost proti krátkým rušivým impulsům velké amplitudy, synchronizace vstupních signálů, dosažení volitelnéh zpožděni a zkrácení vstupního impulsu na přesnou kontantní délku, jejíž hodnota je volitelným násobkem periody synchronizačních impulsů.The described wiring principle can be used in logic electronic systems where high immunity against short disturbance pulses of high amplitude, synchronization of input signals, achievement of optional delay and shortening of the input pulse to an exact constant length, the value of which is an optional multiple of the synchronization period.

Takové systémy se vyskytují především v oboru automatizace, regulace, výpočetní techniky a robotiky a mohou sloužit například k ovládání krokových motorů, lineárních elektromotorů, registračních a měřicích zařízení.Such systems are found primarily in the fields of automation, control, computer technology and robotics and can serve, for example, to control stepper motors, linear electric motors, recording and measuring devices.

Claims

SUBJECT OF THE INVENTION

A pulse processing circuit, characterized in that the input pulse source (2) is connected to the first input (3) of the dual input gate (5) and to the setting input (16) of the flip-flop (17), the synchronization source (1) is connected to the counting the input (7) of the binary counter (9), the internal output (6) of the two-input gate (5) is connected to the reset input (8) of the binary counter (9), the counter outputs (10) of the binary counter (9) are connected to the combination inputs ( 11) of a combination circuit (12), its external output (13) being connected to the clock input (15) of the flip-flop (17) and connected to the output flange (19), to the data input (14) of the flip-flop (17) the logic zero level and the auxiliary output (18) of the flip-flop (17) is connected to the second input (4) of the dual-input gate (5).