SU1293834A1 - Device for separating single pulse from pulse train - Google Patents

Device for separating single pulse from pulse train Download PDF

Info

Publication number
SU1293834A1
SU1293834A1 SU853901231A SU3901231A SU1293834A1 SU 1293834 A1 SU1293834 A1 SU 1293834A1 SU 853901231 A SU853901231 A SU 853901231A SU 3901231 A SU3901231 A SU 3901231A SU 1293834 A1 SU1293834 A1 SU 1293834A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
flip
flop
control signal
output
Prior art date
Application number
SU853901231A
Other languages
Russian (ru)
Inventor
Анатолий Александрович Гаришин
Original Assignee
Предприятие П/Я А-3759
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3759 filed Critical Предприятие П/Я А-3759
Priority to SU853901231A priority Critical patent/SU1293834A1/en
Application granted granted Critical
Publication of SU1293834A1 publication Critical patent/SU1293834A1/en

Links

Abstract

Изобретение может быть использовано в устройствах преобразовани , обработки и передачи информации. Цель изобретени  - расширение облас- 84. ти применени  устройства. Устройство содержит D-триггеры I и 2, элемент И-НЕ 5 и шины 11 и I2 управл ющего сигнала и тактовых импульсов. Введение инвертора 4, элемента И-НЕ 6, элементов И 7, 8 и 9 и элемента ИЛИ 10 обеспечивает работу устройства с длительностью управл ющего сигнала меньше периода тактовых импульсов. 3 ил. С S ПThe invention can be used in devices for converting, processing and transmitting information. The purpose of the invention is to expand the scope of the device. The device contains D-triggers I and 2, the element AND-HE 5 and bus 11 and I2 of the control signal and clock pulses. The introduction of the inverter 4, the element AND-NOT 6, the elements 7, 8 and 9 and the element OR 10 ensures the operation of the device with a control signal duration shorter than the period of clock pulses. 3 il. S S P

Description

Изобретение относитс  к импульсной технике и может быть использовано в устройствах преобразовани , обработки и передачи информатдии.The invention relates to a pulse technique and can be used in devices for converting, processing and transmitting information.

Целью изобретени   вл етс  расширение области применени  за счет обеспечени  работы с длительностью управл ющего сигнала меньше периода тактовых импульсов.The aim of the invention is to expand the field of application by providing work with a control signal duration shorter than the period of clock pulses.

На фиг.1 приведена структурна  электрическа  схема устройства; на фиг.2 и 3 - временные диаграммы, по сн ющие работу устройства.Figure 1 shows the structural electrical circuit of the device; 2 and 3 are timing diagrams explaining the operation of the device.

Устройство содержит первый 1 , второй 2 и третий 3 D-триггеры, инвертор 4, первый и второй элементы И-НЕ 5 и 6, первый, второй и третий элементы И 7,8 и 9, элемент ИЛИ lOj шины 11 и 12 управл ющего сигнала и тактовых импульсов соответственноThe device contains the first 1, second 2 and third 3 D-triggers, inverter 4, the first and second elements AND-NOT 5 and 6, the first, second and third elements AND 7.8 and 9, the element OR lOj of the bus 11 and 12 controlling signal and clock pulses, respectively

D-вход первого триггера 1 соединен с D-входом второго D-триггера 2, инверсный выход которого соединен с R-входом первого D-триггера 1, пр мой выход которого соединен с вторым входом первого элемента И-КЕ 5, первый вход которого соединен с шиной тактовых импульсов 12, Е1ина управл ющего сигнала 11 соединена с С- и D-входами третьего D-триггера Зр R-вход которого через первый элемент И 7 соединен с выходами первого 5 и второго 6 элементов И-НЕ, первый вход второго элемента И-НЕ 6 соединен с С-входом первого D-триггера 1 и через инвертор 4 с шиной 12 тактовых импульсов и с С-входом второго D-триггера 2, R-вход которого соединен с инверсным входом первого D-триггера 1, пр мой выход которого соединен с вторым входом второго элемента И 8, первый вход которого соединен с пр мым выходом третьего D-триггера 3, D-входом первого D-триггера 1 и первым входо третьего элемента И 9, второй вход которого соединен с вторым входом второго элемента И-НЕ 6 и пр мым выходом второго D-триггера 2, выходы второго 7 и третьего 8 элементов И через элемент ИЛИ 10 соединены с выходом устройства.The D input of the first flip-flop 1 is connected to the D-input of the second D-flip-flop 2, the inverse output of which is connected to the R-input of the first D-flip-flop 1, the direct output of which is connected to the second input of the first I-KE 5 element, the first input of which is connected with the clock pulse bus 12, E1 of the control signal 11 is connected to the C- and D-inputs of the third D-flip-flop Зр whose R-input through the first element I 7 is connected to the outputs of the first 5 and second 6 elements AND-NOT, the first input of the second element NAND 6 is connected to the C-input of the first D-flip-flop 1 and through the inverter 4 to the bus 12 clock Mpuls and C-input of the second D-flip-flop 2, the R-input of which is connected to the inverse input of the first D-flip-flop 1, the direct output of which is connected to the second input of the second element And 8, the first input of which is connected to the direct output of the third D- trigger 3, D-input of the first D-flip-flop 1 and the first input of the third element AND 9, the second input of which is connected to the second input of the second AND-NE 6 element and the direct output of the second D-trigger 2, outputs of the second 7 and third 8 AND elements through the element OR 10 connected to the output device.

Предлагаемое устройство работает следующим образом.The proposed device works as follows.

До поступлени  управл ющего сигнала на шину 11 (фиг.2а) тактовые импульсы с шины 12 (фиг.26) и с инвертора 4 (фиг.2в) поступают наPrior to the arrival of the control signal to the bus 11 (Fig. 2a), the clock pulses from the bus 12 (Fig. 26) and from the inverter 4 (Fig. 2b) arrive at

12938341293834

С-входы D-триггеров и 2 и устанавливают их в нулевое состо ние (фиг.2д,и). D-триггер 3 также находитс  в нулевом состо нии (фиг.2г).The C inputs of the D flip-flops and 2 both set them to the zero state (Fig. 2e, i). D-flip-flop 3 is also in the zero state (FIG. 2d).

По переднему фронту управл ющего сигнала D- Tpnrrep 3 устанавливаетс  в единичное состо ние и сигнал с его выхода поступает на D-входы D-триггеров 1 и 2, Если момент поступлени  управл ющего сигнала совпадает с тактовым импульсом, то передним фронтом тактового импульса с инвертора 4 D-триггер 1 устанавливаетс  в единичное состо ние. СигналOn the leading edge of the control signal, D-Tpnrrep 3 is set to one and the signal from its output goes to the D inputs of D flip-flops 1 and 2. If the moment of arrival of the control signal coincides with the clock pulse, then the leading edge of the clock pulse from the inverter 4, D flip-flop 1 is set to one. Signal

с пр мого выхода этого D-триггера поступает на один из входов элементов И 8 и И-НЕ 5, на другие входы которых поступают соответственно сигналы с пр мого выхода D-триггера 3 и с шины 12. Сигнал с инверсного выхода D-триггера 1 (фиг.2е) поступает на R-вход D-триггера 2 и обеспечивает его блокировку при поступлении на С-вхсд тактового импульса . с шины 12. На выходе элемента И 8 (фиг.2з) выдел етс  одиночный импульс, поступающий через элемент ШШ 10 (фиг.2е) на выход устройства. Передний фронт импульса с выходаfrom the direct output of this D-flip-flop comes to one of the inputs of the elements And 8 and AND-NOT 5, the other inputs of which receive signals from the direct output of the D-flip-flop 3 and from the bus 12, respectively. Signal from the inverse of the D-flip-flop 1 (Fig. 2e) arrives at the R-input of the D-flip-flop 2 and ensures its blocking when a clock pulse arrives at the C-VSD. from bus 12. At the output of the element 8 (fig. 2z), a single pulse is released, which arrives through the element bc10 (fig.2e) at the output of the device. The front of the pulse output

элемен- а И-НЕ 5 (фиг.2ж) через элемент И 7 (фиг.2н) поступает на R-вход D-триггера 3 и устанавливает его в нулевое состо ние. Передним фронтом следующего тактового импульса с инвертора 4 П-триггер 1 устанавливаетс  в нулевое состо ние (фиг.2д,е) и устройство возвращаетс  в исходное состо ние. При поступлении следующего управл ющего сигнада цикл работы устройства повтор етс  .the element AND-HE 5 (Fig. 2g) through the element AND 7 (Fig. 2n) enters the R-input of the D-flip-flop 3 and sets it to the zero state. The leading edge of the next clock pulse from the inverter 4, the P-flip-flop 1 is set to the zero state (Fig. 2e, e) and the device returns to the initial state. When the next control signal arrives, the cycle of operation of the device is repeated.

Временные диаграммы работы устройства приведены два случа , когда длительность управл ющего импульса меньше периода тактовых импульсов, а момент поступлени  управл ющего сигнала совпадает с паузой тактовых импульсов (фиг.З).The time diagrams of the device operation are given in two cases when the duration of the control pulse is less than the period of clock pulses, and the moment of arrival of the control signal coincides with the pause of clock pulses (Fig. 3).

Claims (1)

Формула изобретени Invention Formula Устройство дл  выделени  одиноч- .ного импульса из серии, содержащее ш ну управл ющего сигнала, два D- тз)иггера, D-вход первого из которых соединен с D-входом второго D-тpиI- гсра, инверсный выход которого соединен с R-входом первого D-триггеpa , пр мой выход которого соединен с вторым входом элемента И-НЕ, первый вход которого соединен с шиной тактовых импульсов, о т л и ч а, ю- щ е е с   тем, что, с целью расшире ни  области применени  за счет обеспечени  работы с длительностью управ л ющего сигнала меньше периода тактовых импульсов, в него введены инвертор , третий D-триггер, второй элемент И-НЕ, три элемента И и элемент ИЛИ, при этом шина управл ющего сигнала соединена с С-входом третьего D-триггера, R-вход которо го через первый элемент И соединен с выходами первого и второго элементов И-НЕ, первый вход второго эле5A device for isolating a single pulse from a series, containing a control signal wiring, two D-T3) iggers, the D input of the first of which is connected to the D input of the second D-three I-grs, the inverse output of which is connected to R- the input of the first D-flip-flop, the direct output of which is connected to the second input of the NAND element, the first input of which is connected to the bus of clock pulses, so that, in order to expand the area application by providing work with the duration of the control signal less than the period of clock pulses, it introduced the inverter, the third D-flip-flop, the second NAND element, the three AND elements and the OR element, while the control signal bus is connected to the C input of the third D flip-flop, whose R input through the first I element is connected to the outputs of the first and the second element NAND, the first input of the second ele5 10ten 1515 мента И-НЕ соединен с С. первого D-триггера и через инвертор с шиной тактовых импульсов и с С-входом второго D-триггера, R-вход которого соединен с инверсным выходом первого D-триггера, пр мой выход которого соединен с вторым входом второго элемента И, первый вход которого соединен с пр мым выходом третьего D-триггера, D-входом первого D-триггера и первьм входом третьего элемента И, второй вход которого соединен с вторым входом второго элемента И-НЕ и пр мым выходом второго D-триггера, выходы второго и третьего элементов И через элемент ИЛИ соединены с выходом устройства.I-NOT is connected to the S. of the first D-flip-flop and via an inverter with a clock pulse bus and to the C input of the second D-flip-flop, the R-input of which is connected to the inverse output of the first D-flip-flop, the direct output of which is connected to the second input The second element And, the first input of which is connected to the direct output of the third D-flip-flop, the D-input of the first D-flip-flop and the first input of the third element And, the second input of which is connected to the second input of the second AND-NAND element and the direct output of the second D- trigger, outputs of the second and third elements AND through the element OR connected to the output of the device. и (21and (21 К (ЯK (I % м (1 % m (1 Н (7)H (7) О (WLAbout (WL (pus. 2(pus. 2 е Ш жe sh и (2and 2 фи.Зfi.Z
SU853901231A 1985-05-27 1985-05-27 Device for separating single pulse from pulse train SU1293834A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853901231A SU1293834A1 (en) 1985-05-27 1985-05-27 Device for separating single pulse from pulse train

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853901231A SU1293834A1 (en) 1985-05-27 1985-05-27 Device for separating single pulse from pulse train

Publications (1)

Publication Number Publication Date
SU1293834A1 true SU1293834A1 (en) 1987-02-28

Family

ID=21179278

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853901231A SU1293834A1 (en) 1985-05-27 1985-05-27 Device for separating single pulse from pulse train

Country Status (1)

Country Link
SU (1) SU1293834A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1182651, кл. Н 03 К 3/78, 24.04. Авторское свидетельство СССР № 930631, кл. Н 03 К 5/19, 1980. *

Similar Documents

Publication Publication Date Title
SU1293834A1 (en) Device for separating single pulse from pulse train
SU1075393A1 (en) Pulse train/rectangular pulse converter
SU1058081A1 (en) Device for synchronizing pulse sequence
SU1661979A1 (en) Device for separating the first and the letter pulses in packet
SU1274135A1 (en) Pulse shaper
SU1411950A1 (en) Pulse shaper
SU1539976A1 (en) Device for synchronization of pulses
SU1451841A1 (en) Device for subtracting and extracting pulses
SU1734199A1 (en) Pulse timing device
SU944095A1 (en) Device for discriminating single pulse
SU1506531A1 (en) Device for subtracting and extracting pulses
SU739721A1 (en) Pulse timing device
SU1275746A1 (en) Device for synchronizing pulses
SU1243113A1 (en) Device for synchronizing pulses
SU1265981A1 (en) Device for discriminating pulses
SU1312743A1 (en) Device for decoding miller code
SU1525876A1 (en) Device for extracting clock pulse
SU1084980A1 (en) Device for converting pulse train to rectangular pulse
SU1128377A1 (en) Device for selecting single pulse
SU1510074A1 (en) Pulse synchronizing device
SU1285052A2 (en) Single pulse shaper
SU1411953A1 (en) Selector of pulses by duration
SU684710A1 (en) Phase-pulse converter
SU1288928A1 (en) Device for transmission of phase-shift keyed signal
SU1243128A1 (en) Pulse repetition frequency divider