SU1411934A1 - Complement flip flop - Google Patents

Complement flip flop Download PDF

Info

Publication number
SU1411934A1
SU1411934A1 SU864088790A SU4088790A SU1411934A1 SU 1411934 A1 SU1411934 A1 SU 1411934A1 SU 864088790 A SU864088790 A SU 864088790A SU 4088790 A SU4088790 A SU 4088790A SU 1411934 A1 SU1411934 A1 SU 1411934A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
bus
flip flop
logical
output
Prior art date
Application number
SU864088790A
Other languages
Russian (ru)
Inventor
Виктор Ильич Варшавский
Алексей Юрьевич Кондратьев
Наталия Михайловна Кравченко
Борис Соломонович Цирлин
Original Assignee
Ленинградский электротехнический институт им.В.И.Ульянова (Ленина)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский электротехнический институт им.В.И.Ульянова (Ленина) filed Critical Ленинградский электротехнический институт им.В.И.Ульянова (Ленина)
Priority to SU864088790A priority Critical patent/SU1411934A1/en
Application granted granted Critical
Publication of SU1411934A1 publication Critical patent/SU1411934A1/en

Links

Landscapes

  • Electric Propulsion And Braking For Vehicles (AREA)

Description

(21)4088790/24-21(21) 4088790 / 24-21

(22)06.07.86(22) 07.06.86

(46) 23;07.88. Бнш. 27(46) 23; 07.88. Bnsh. 27

(71)Ленинградский электротехнический институт им. В.И.Уль нова (Ленина )(71) Leningrad Electrotechnical Institute. V.I.Ulova (Lenina)

(72)В.И.Варшавский, А.Ю.Кондратьев, Н.М.Кравченко и Б.С.Цирлин(72) V.I.Varshavsky, A.Yu.Kondratyev, N.M. Kravchenko and B.S. Tsirlin

(53) 621.374 (088.8)(53) 621.374 (088.8)

(56) Авторское свидетельство СССР(56) USSR author's certificate

945960, кл. Н 03 К 3/037, 1980. 945960, cl. H 03 K 3/037, 1980.

Авторское свидетельство СССР № 1372597, кл. Н 03 К 3/037, 1986.USSR Author's Certificate No. 1372597, cl. H 03 K 3/037, 1986.

(54) Г-ТРИГГЕР(54) G-TRIGGER

(57) Изобретение относитс  к импульсной технике и может быть использовано при построении апер1 дическ1сх автоматов. Г-триггер содержит п входных шин (Ш) 1, выходную Ш 2, элемент ИЖ-НЕ 3, п-1 транзисторов 4. Повышаетс  надежность. 1 ил.(57) The invention relates to a pulsed technique and can be used in the construction of aperture devices. The G-flip-flop contains n input busbars (W) 1, output W 2, element IL-NOT 3, n-1 transistors 4. Reliability increases. 1 il.

iJiJ

;о со; about with

4four

1one

Изобретение относитс  к импульсной технике и может быть использовано при построении апериодических автоматов .The invention relates to a pulse technique and can be used in the construction of aperiodic automata.

Цель изобретени  - повьппение надежности путем уменьшени  числа используемых элементов.The purpose of the invention is to increase reliability by reducing the number of elements used.

На чертеже представлена электрическа  принципиальна  схема Г-тригг ра.The drawing shows an electrical schematic diagram of a G-trigger.

Устройство содержит п входных ши 1, выходную шину 2, элемент ИЛИ-НЕ п-1 транзисторов 4, выход элемента ИЛИ-НБ 3 соединен с выходной шиной 2 и с затворами п-1 транзисторов 4,The device contains n input shi 1, output bus 2, the element OR-NOT n-1 transistors 4, the output element OR-NB 3 is connected to the output bus 2 and with the gates n-1 of transistors 4,

истоки которых соединены с соответствующими входными шинами 1, а стоки - с п-й входной шиной 1, п входных шин 1 соединены с соответствующими п входами ИЛИ-НЕ элемента 3.the sources of which are connected to the corresponding input buses 1, and the drains - to the nth input bus 1, n the input buses 1 are connected to the corresponding n inputs of the OR-NOT element 3.

Г-триггер работает следующим образом .G-trigger works as follows.

На шины 1 поступают логическиеBus 1 receives logical

сигналы с различных источников сигна- 25 ных шин соединены с соответствующимиsignals from various sources of signal buses are connected to the corresponding

лов. На выходной шине 2 формируетс fishing On the output bus 2 is formed

п входами ИЛИ-НЕ элемента.n inputs or not element.

логический О при условии поступлени  на все входные шины 1 логической 1.logical o provided that all input buses 1 logical 1.

На шине 2 формируетс  логическа  1 при условии поступлени  на все входные шины логического О.On bus 2, logical 1 is formed, provided that all input buses of logical O are received.

При изменении входной комбинации с равенства логических У1)овней на различные логические уровни устройство хранит предьщущее состо ние.When the input combination changes from the equality of logical V1) rails to different logical levels, the device stores the previous state.

Claims (1)

Формула изобретени  Г-триггер, содержащий п входныхClaims of invention: G-trigger containing n input шин, выходную шину, элемент ИЛИ-НЕ, отличающийс  тем, что, с целью повышени  надежности, в него введены п-1 транзисторов, выход ИЛИ-НЕ элемента соединен с выходной шиной и с затворами п-1 транзисторов , истоки которых соединены с соответствующими п-1 входными шинами, а стоки - с п-й входной шиной,,п входп входами ИЛИ-НЕ элемента.bus, output bus, OR-NOT element, characterized in that, in order to increase reliability, n-1 transistors are inserted into it, the output of the OR-NOT element is connected to the output bus and to the gates of n-1 transistors, whose sources are connected to the corresponding n-1 input buses, and drains - with the n-th input bus, n input inputs of the OR NOT element.
SU864088790A 1986-07-09 1986-07-09 Complement flip flop SU1411934A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864088790A SU1411934A1 (en) 1986-07-09 1986-07-09 Complement flip flop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864088790A SU1411934A1 (en) 1986-07-09 1986-07-09 Complement flip flop

Publications (1)

Publication Number Publication Date
SU1411934A1 true SU1411934A1 (en) 1988-07-23

Family

ID=21245711

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864088790A SU1411934A1 (en) 1986-07-09 1986-07-09 Complement flip flop

Country Status (1)

Country Link
SU (1) SU1411934A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471070A (en) * 1992-10-30 1995-11-28 Sharp Kabushiki Kaisha Thin-film transistor circuit having an amorphous silicon load and a driver transistor and a method of producing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471070A (en) * 1992-10-30 1995-11-28 Sharp Kabushiki Kaisha Thin-film transistor circuit having an amorphous silicon load and a driver transistor and a method of producing the same

Similar Documents

Publication Publication Date Title
SU1411934A1 (en) Complement flip flop
GB1291184A (en) Logic interconnection including a field effect transistor
SU758515A1 (en) Decoder
SU1221720A1 (en) Pulse shaper
SU963129A1 (en) Pulse selector
SU1376077A1 (en) Information input device
SU985758A1 (en) Radar signal processing device
SU785978A1 (en) Device for tolerance checking of pulse repetition frequency
SU1248063A1 (en) Pulse counter with number of states equal to 2 raised to the n-th power minus one
SU1705778A1 (en) Probe to check logic device circuits
SU1510073A1 (en) Trigger flip-flop
SU754408A1 (en) Device for comparing binary numbers with tolerances
SU1027812A1 (en) Code-to-pulse repetition frequency converter
SU434583A1 (en) RECTANGULAR FORMULATOR PULSE
SU1081804A1 (en) Frequency divider with variable countdown
SU1478315A2 (en) Device for tolerance frequenci control
SU1084980A1 (en) Device for converting pulse train to rectangular pulse
SU671034A1 (en) Pulse frequency divider by seven
SU613493A1 (en) Single-pulse shaper
SU544119A1 (en) Pulse delay device
SU1396265A1 (en) Device for extracting differential frequency of two pulsed sequences
SU1444931A2 (en) Pulser
SU1136311A2 (en) Device for selecting pulses
SU1167729A2 (en) Pulse rate divider
SU1504800A1 (en) Synchronous frequency divider