CS258075B1 - Zapojení pro synchronní chod dvou krokových motorů - Google Patents

Abstract

Výstup paměti je připojen na první vstup prvního dekodéru, jehož první vstup je vstup pro zadání volby režimů krokového motoru a současně na první vstup logického dalšího stavu. Druhy vstup logiky dalšího stavu je vstupem volby směru otáčení krokového motoru, přičemž výstup logiky je připojen zpětnovazebně na vstup paíSšti a současně na první vstupy obou komparátorů, na jejíž druhé vstupy jsou připojena čidla polohy. Výstupy komparátorů jsou připojeny na první a druhy vstup obvodu synohrénizaoe motoru jehož výstup ja zapojen na první vstu^ klopného obvo- ' du. Ha druhý vstup klopného obvodu je připojen oscilátor, přičemž výstup klopného obvodu Je zpětnovazebně připojen na hodinový vstup paměti. Na třetí vstup obvodu synohronizace motoru a současně na třetí , vstup klopného obvodu je přiveden signál odvozený prvním dekodérem. Zapojení zaručuje plynulé' řízení ryohlosti synchronního ohodu dvojice krokových motorů v uzavřené smyčce. Zaručuje též možnost chodu pouze jednoho krokového motoru.

Description

Zapojení pro synchronní Chod dvou krokových motorů.

Vynález se týká zapojení pro synchronní chod dvou .krokových motorů s plynule regulovatelnou rychlostí a s možností jednotlivého chodu v uzavřené smyčce.

Dosud je známý synchronní Chod dvou krokových motorů v uzavřené smyčce, který je řízen pomocí tzv. synchronního členu· Nevýhoda tohoto zapojení spočívá v tom, že nelze plynule řídit rychlost obou krokových motorů a nezávislý ehod obou motorů.

- · _M

Výše uvedený nedóstatek odstraňuje zapojení pro synchronní Chod dvou krokových motorů podle předloženého vynálezu, jehož S podstata spočívá v tom, že výstup paměti je připojen na druhý vstup prvního dekodéru, jehož prvni vstup je vstup prb zadání volby režimů krokového motoru a současně ha první vstup logiky dalěího stavu, jejíž druhý vstup je vstupem volby směru otáčení krokového motoru. Výstup logiky je připojen zpětnovazebně na vstup paměti stavu a současně na první vstupy obou komparátorů, na jejíž druhé vstupy jsou připojena Čidla polohy. Výstupy komparátorů,jsou připojeny na první a druhý vstup obvodu synchronizace motoru, jehož výstup je zapojen na první vstup klopného obvodu. Na druhý vstup klopného obvodu je připojen oscilátor, přičemž výstup klopného obvodu je zpětnovazebně připojen na hodinový vstup paměti. Na třetí vstup obvodu synchronizace motoru a současně na třetí vstup klopného obvodu je přiveden signál odvozený prvním dekodérem.

Zapojení podle vynálezu zaručuje plynulé řízení rychlosti krokového motoru od nuly do max. rychlosti při chodu v uzavřené smyčce. Zaručuje též možnost samostatného chodu pouze jednoho z krokových motorů.

Podle blokového schéma na přiloženém výkrese je výstup paměti PS připojen na druhý vstup prvního dekodéru Dl jehož první vstup R je vstup pro zadání volby režimů krokového motoru a současně na první vstup logiky dalšího stavu LDS. jejíž druhý vstup V je vstupem volby směru otáčení krokového motoru. Výstup logiky LDS je připojen zpětnovazebně na vstup paměti PS a současně na první vstupy obou komparátorů Kl, K2. na jejíž druhé vstupy jsou připojena čidla polohy Čl. Č2. Výstupy komparátorů Kl, K2 jsou připojeny na první a druhý vstup obvodu synchronizace motoru SM. jehož výstup je zapojen na první vstup klopného obvodu S. Na druhý vstup klopného obvodu S je připojen oscilátor OSC. přičemž výstup klopného obvodu S je zpětnovazebně připojen na hodinový vstup paměti PS. Na třetí vstup obvodu synchronizace motoru SM a současně na třetí vstup klopného obvodu § je přiveden signál odvozený prvním dekodérem Dl. Na výstup čidla polohy čl je připojen detektor kroku DK. První dva vstupy čítače ČT. jehož třetí vstup je připojen na výstup oscilátoru OSC. Isou paralelně připojeny na výstupy detektoru kroku DK. Výstup čítačů ČT je připojen přes druhý dekodér D2 - na třetí vstup prvniho dekodéru Dl. jehož jednotlivé výstupy tvoří vstupy fází krokového motoru. Buzení fázi obou krokových motorů je určováno dekodérem Dl na základě informací o režimu provozu krokového motoru a o aktuálním stavu krokového motoru, zaznamenaný pamětí stavu PS. Logika dalšího staVu LDS určuje následující očekávaný stav krokového motoru po provedení jednoho kroku na základě aóučasněho stavu krokového motoru a směru pohybu, odvozeného dekodérem Dl podle posloupnosti režimů krokového motoru. Kompárátor Kl srovnává výstup logiky dalšího stavu LDS se skutečným stavem prvního motoru detekovaným jeho Čidlem polohy Čl. Obdobně kompárátor K2 srovnává výstup logiky dalšího

- 3 stavu LDS se stavem druhého motoru. Shoda komparace ÍQ resp.

K2 označuje, že první motor resp. druhý motor provedl krok.

Synchronozaci chodu obou krokových máotorů zabezpečuje obvod synchronizace motoru SM. Jsou-li motory ve stavu urychlování (rozběh nebo běh konstantní rychlostí) je informace o provedení kroku dvojicí krokových motorů vybavena poté co oba motory provedly krok, takže dochází k synchronizaci podle pomalejšího motoru a rychlejší motor je vlastně brzděn po dobu než i druhý motor dosáhne jeho polohy. Jsou-li motory ve stavu brzdění (stop nebo přechod k nižší rychlosti) je informace o provedeni kroku oběma krokovými motory vybavena jakmile první z obou motorů provedl krok, takže dochází k synchronizaci dle rychlejšího motoru a pomalejší motor je urychlován buzením fází o 90° el. dopředu. V obou případech se rychlost krokových motorů takto vyrovnává· Zmíněné dva režimy synchronizace jsou rozlišeny signálem odvozeným dekodérem Dl s informace o režimu krokového motoru a v nuceném stopu.

Plynulého řízení dvojice krokových motorů je nyní dosaženo synchronizací informace o provedení kroků dvojicí krokových motorů s frekvencí řídicího oscilátoru OSO v klopném obvodu S.

V případě, že dvojice krokových motorů je ve stavu urychlování je výstupní impuls generovári poté, co byl proveden krok a přišel ,impuls z oscilátoru OSC. Je-li krok proveden dříve než odpovídá frekvenci oscilátorů OSQ. je vložena časová prodleva, kterou je dvojice krokových motorů přibrzděna· Je-li krok proveden později kčasové prodlevě nedochází a motory jsou urychleny.

V režimu brzdění se na impuls z oscilátoru OSQ nečeká a časová prodleva mezi provedením kroku a výstupním impulsem neexistuje· Výstupní impuls klopného obvodu S přepisuje stav na výstup logiky dalšího stavu LDS do paměti stavu PS. změní se sled buzení fází dvojice krokových motorů a cyklus.práce celého zapojení se opakuje.

Část zapojení obsahující detektor kroku DK oboustranná čítač ČT a detektor D2má pomocný charakter. Detektor kroku DK určuje dle posloupnosti stavu čidel čl. Č2 jednoho z obou motorů,

- 4 zda byl proveden krok směrem vpřed či vzad. Tyto impulsy jsou čítány, oboustranným Čítačem ČT ,po dobu jedné periody řídicího oscilátoru OSC a stav Čítače ČT je detekován dekodérem D2. jehož výstupní informace slouží ke vnucení režimu brzdění ▼ případě, Že se motory pohybují podstatně rychleji neŽ je dáno řídicí frekvencí (více kroků během jedné periody).

Claims (3)

1· Zapojení pro synchronní Chod dvou krokových motorů s plynule regulovatelnou rychlostí a s možností jednotlivého chodu v uzavřené smyčce se vyznačuje tím, že výstup paměti (PS) je připojen na druhý vstup prvního dekodéru (Dl), jehož první vstup (R) je vstup pro zadání volby režimů krokového motoru a současně na první vstup logiky dalšího stavu (LDS), jejíž druhý vstup (V) je vstupem volby směru otáčení krokového motoru, přičemž výstup logiky dalšího stavu (LDS) je připojen zpětnovazebně na vstup’paměti (PS) a současně na první vstupyobou komparátorů (ΚΙ, K2), na jejíž druhé vstupy(B) jsou připojena čidla polohy (Sl, Č2), zatímco výstupy komparátorů (KL, K2) jsou připojeny na první a druhý vstup obvodu synchronizace motoru (SM), jehož výstup je zapojen na první vstup klopného obvodu (S), na jehož druhý vstup je připojen oscilátor (OSG), přičemž výstup klopného obvodu (S) je zpětnovazebně připojen na hodinový vstup paměti (PS), na třetí vstup obvodu synchronizace motoru (SM) a současně na třetí vstup klopnéhq obvodu (S)· je přiveden signál odvozený prvním dekodérem (Dl). .

(

2. Zapojení podle bodu l_ř vyznačené tím, že na výstup Čidla polohy (ČI) je připojen detektor kroku (DK).

3. Zapojení podle bodu 1 a 2| vyznačené tím, že první dva vstupy Čítače (ČT),jehož třetí vstup je připojen na výstup oscilátoru (OSO) jsou paralelně připojeny na výstupy detektoru kroku (DK), přičemž výstup čítače (ČT) je připojen přes druhý dekodér (D2) na třet^^scle&odéru (Dl), jehož jednotlivé výstupy tvoří vstupy fázi krokového motoru.