CS257310B1 - Zapojení přerušovacího systému jednotky styku s prostředím - Google Patents

Zapojení přerušovacího systému jednotky styku s prostředím Download PDF

Info

Publication number
CS257310B1
CS257310B1 CS865888A CS588886A CS257310B1 CS 257310 B1 CS257310 B1 CS 257310B1 CS 865888 A CS865888 A CS 865888A CS 588886 A CS588886 A CS 588886A CS 257310 B1 CS257310 B1 CS 257310B1
Authority
CS
Czechoslovakia
Prior art keywords
input
output
interrupt
coupled
whose
Prior art date
Application number
CS865888A
Other languages
English (en)
Other versions
CS588886A1 (en
Inventor
Karel Hass
Miroslav Kudrnovsky
Original Assignee
Karel Hass
Miroslav Kudrnovsky
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Karel Hass, Miroslav Kudrnovsky filed Critical Karel Hass
Priority to CS865888A priority Critical patent/CS257310B1/cs
Publication of CS588886A1 publication Critical patent/CS588886A1/cs
Publication of CS257310B1 publication Critical patent/CS257310B1/cs

Links

Landscapes

  • Bus Control (AREA)

Abstract

Zapojení přerušovacího systému v jednotkách styku s prostředím řízených mikropočítačem řeší úkol zpracování velkého množství požadavků na přerušení. Tyto požadavky přicházejí ze vstupních a výstupních modulů pro styk s prostředím, ze stykových obvodů pro připojení nadřazeného počítače nebo pro připojení na přístrojovou sběrnici IMS-2, z ovládacího panelu a z obvodů přídavných zařízení. Funkce zapojení spočívá v kombinaci systémů vektorového a nevektorového přerušení s generací vektorů přerušení v kontroléru, paralelním vstupním a výstupním obvodu nebo přímo ve stykových obvodech. Zapojení může být využito v mikropočítačových zařízeních styku s prostředím používaných pro automatizaci laboratorních prací a vědeckých experimentů a pro řízení technologických procesů.

Description

Vynález se týká zapojení přerušovacího systému jednotky styku s prostředím řízené mikropočítačem. Požadavky jsou vysílány řadou vstupních a výstupních modulů a řadou stykových modulů.
Dosud známé mikropočítačové jednotky styku s prostředím řešené jak formou mikropočítačových stavebnic s jedinou společnou sběrnici, tak i jako sestavy s oddělenou mikropočítačovou a vstupní/výstupní sběrnicí využívají zpravidla vektorového typu přerušeni, to znamená, že každé zařízení žádající o přerušení vysílá vektor, nebo část vektoru adresy začátku programu obsluhy přerušení. Tento způsob zpracování požadavků na přerušení se vyznačuje vysokou rychlostí přechodu na obslužný program. Jeho nevýhodou je však omezení počtu takto připojených zařízení a vysoké náklady vyplývající z toho, že každé zařízení musí obsahovat obvody pro generaci vektoru přerušení. Zpracování přerušeni nevektorového typu, tedy takového, že každé zařízení vysílá pouze požadavek na společný přerušovací vodič a řídicí mikroprocesor musí postupnou adresací zařízení zjištovat původce požadavku na přerušení, má sice výhodu prakticky neomezeného počtu připojených zařízení, ale zároveň nevýhodu dlouhé doby přechodu na program obsluhy přerušení.
Výše uvedené nedostatky řeší zapojení přerušovacího systému jednotky styku s prostředím u kterého je na mikropočítačovou sběrnici připojen mikropočítač, paralelní vstupní a výstupní obvod a kontrolér, jehož první přerušovací vstup je spojen s výstupem prvního vstupního a výstupního modulu, druhý přerušovací vstup je spojen s výstupem druhého vstupního a výstupního modulu, až n-tý přerušovací vstup je spojen s výstupem n-tého vstupního a výstupního modulu, přičemž všechny vstupy ukončení přerušení všech vstupních a výstupních modulů jsou spojeny navzájem a zároveň jsou připojeny na výstup ukončeni přerušení kontroléru, jehož přerušovací výstup je spojen s prvním vstupem nevektorového přerušení paralelního vstupního a výstupního obvodu, jehož druhý vstup nevektorového přerušení je spojen s výstupem požadavku na přerušení obvodů ovládacího panelu, přičemž třetí a další vstupy nevektorového přerušení prvního, druhého až m-tého stykového obvodu, jejichž výstupy požadavků na vektorové přerušení jsou spojeny navzájem a dále jsou spojeny s výstupem požadavků na přerušeni paralelního vstupního a výstupního obvodu a vektorovým přerušovacím vstupem mikropočítače, přičemž řídicí a datové vstupy a výstupy obvodů přídavných zařízení jsou spojeny s řídicími a datovými vstupy a výstupy paralelního vstupního a výstupního obvodu, jehož vstup uvolnění přerušení je spojen se svorkou trvale logické úrovně 1 a jehož výstup uvolnění přerušení je spojen se vstupem uvolnění přerušení prvního stykového obvodu, jehož výstup uvolnění přerušení je spojen se vstupem uvolnění přerušení druhého stykového obvodu, jehož výstup uvolnění přerušení je spojen se vstupem uvolnění přerušení následujícího stykového obvodu a tak dále až výstup uvolnění přerušení m-1 stykového obvodu je spojen se vstupem uvolnění přerušení m-tého stykového obvodu, přičemž svorka trvalé logické úrovně 1 je dále spojena se vstupem prioritního řetězce prvního vstupního a výstupního modulu, jehož výstup prioritního řetězce je spojen se vstupem prioritního řetězce druhého vstupního a výstupního modulu, jehož výstup prioritního řetězce je spojen se vstupem prioritního řetězce následujícího vstupního a výstupního modulu a tak dále až výstup prioritního řetězce n-1 vstupního a výstupního modulu je spojen se vstupem prioritního řetězce n-tého vstupního a výstupního modulu.
Zapojením přerušovacího systému jednotky styku s prostředím podle vynálezu se dosahuje vysoké rychlosti přechodu na obslužný program při prakticky neomezeném počtu připojených zařízení vysílajících požadavky na přerušení. Zapojení navíc umožňuje sloučení požadavků na přerušení z více typů zařízení, generujících jak vektorová, tak i nevektorová přerušeni, navíc dochází k materiálové úspoře, nebot pro ošetření velkého počtu nevektorových přerušení slouží jediný centralizovaný obvod.
Na připojeném výkresu je nakresleno blokové schéma zapojení přerušovacího systému jednotky styku s prostředím.
K mikropočítačové sběrnici i je připojen mikropočítač 2, paralelní vstupní a výstupní obvod 2 a kontrolér 4, jehož první přerušovací vstup 43 je spojen s výstupem' 51 prvního vstup3 ního a výstupního modulu 2, druhý přerušovací vstup 44 kontroléru je spojen s výstupem 61 druhého vstupního a výstupního modulu 2 až n-tý přerušovací vstup 4n kontroléru je spojen s výstupem 71 n-tého vstupního a výstupního modulu 7_, přičemž všechny vstupy 5JLf 62 až 72 ukončení přerušení všech vstupních a výstupních modulů S £ až 7 jsou spojeny navzájem a zároveň jsou připojeny k výstupu ukončení přerušený 41 kontroléru £, jehož přerušovací výstup 42 je spojen s prvním vstupem 35 nevektorového přerušení paralelního vstupního a výstupního obvodu _3, jehož druhý vstup 36 nevektorového přerušení je spojen s výstupem 81 požadavku na přerušení obvodů ovládacího panelu 8_, přičemž třetí a další vstupy 37, 38 až 3n nevektoro- 1 vého přerušení jsou spojeny s výstupy 91, 101 až 111 požadavků na nevektorové přerušení prvního, druhého až m-tého stykového obvodu % 10 až 11, jejichž výstupy 92, 102 až 112 požadavků na vektorové přerušení jsou spojeny navzájem a dále jsou spojeny s výstupem 33 požadavku na přerušení paralelního vstupního a výstupního obvodu 2 a vektorovým přerušovacím vstupem 21 mikropočítače _2/ přičemž řídicí a datové vstupy a výstupy 121 obvodů přídavných zařízení 12 jsou spojeny s řídicími a datovými vstupy a výstupy 34 paralelního vstupního a výstupního obvodu 2« jehož vstup 31 uvolnění přerušení je spojen se svorkou 13 trvalé logické úrovně 1 a jehož výstup 32 uvolnění přerušení je spojen se vstupem 93 uvolnění přerušení prvního stykového obvodu 2, jehož výstup 94 uvolnění přerušení je spojen se vstupem 103 uvolnění přerušení druhého stykového obvodu 10, jehož výstup 104 uvolnění přerušení je spojen se vstupem uvolnění přerušení následujícího stykového obvodu a tak dále až výstup uvolnění přerušení (m-l)-tého stykového obvodu je spojen se vstupem uvolnění přerušení 113 m-tého stykového obvodu 11, přičemž svorka 13 trvalé logické úrovně 1 je dále spojena se vstupem 53 prioritního řetězce prvního vstupního a výstupního modulu 2' jehož výstup 54 prioritního řetězce je spojen se vstupem 63 prioritního řetězce druhého vstupního a výstupního modulu 6_, jehož výstup 64 prioritního řetězce je spojen se vstupem prioritního řetězce následujícího vstupního a výstupního modulu a tak dále, až výstup prioritního řetězce (n-l)-tého vstupního a výstupního modulu je spojen se vstupem 73 prioritního řetězce n-tého vstupního a výstupního modulu 7_„
Funkce zapojení podle vynálezu je následující:
Mikropočítač paralelní vstupní a výstupní obvod 2 a kontrolér 4. zpracovávají signály požadavků na přerušení ze dvou skupin modulů zapojených zpravidla na sběrnici, společnou pro každou skupinu s možností záměny pozic. První skupinou těchto modulů jsou vstupní a výstupní moduly 2/ A a% Zf určené pro styk s prostředím. Druhá skupina je tvořena obvody 9, 10 až 11 styku, určenými například pro styk s nadřazeným počítačem, pro připojení k přístrojové sběrnici IMS-2 a podobně. Paralelní vstupní a výstupní obvod 2 navíc ještě zpracovává požadavky na přerušení z obvodů ovládacího panelu 2 s výstupem 81 požadavku na přerušení a z obvodů 12 přídavných zařízení.
Signály požadavků na přerušení přicházejí z výstupů 51·, 61 až 71 vstupních a výstupních modulů 2? Á až Z přerušovacích vstupů 43, 44 až 4n kontroléru £, kde se zpracovávají na jediný signál požadavku na přerušení. Tento signál se přivádí z přerušovacího výstupu 42 kontroléru 4. do prvního vstupu 35 nevektorového přerušení paralelního vstupního a výstupního obvodu 2· v závislosti na tom, ze kterého vstupního a výstupního modulu přišel požadavek na přerušení, generuje se v kontroléru _4 odpovídající adresa vektoru přerušení. Tato adresa se přes mikropočítačovou sběrnici 1 předává do mikropočítače 2. Při současném výskytu více požadavků ze vstupních a výstupních modulů se působením prioritního řetězce dostane do kontroléru £ pouze požadavek s nejvyšší prioritou, která je dána pořadím modulu v řetězci. Podmínkou vyslání požadavku je totiž logická úroveň 1 na vstupech 53, 63 až 73 prioritního řetězce vstupních a výstupních modulů 5_, 6. až 7_, přičemž při vyslání požadavku se na příslušném výstupu 54, 64 až 74 prioritního řetězce vstupních a výstupních modulů 5_, 2 až 2»v¥tvo^ logická úroveň 0, která zabrání vzniku požadavku z následujících modulů. Nejvyšší prioritu má první vstupní a výstupní modul 2' jehož vstup 53 prioritního řetězce je připojen ke svorce 13 trvalé logické úrovně 1.
Ukončení obsluhy přijatého požadavku na přerušení se provádí pomocí výstupu 41 ukončení přerušení kontroléru 4., který je připojen ke všem vstupům 52, 62 až 72 ukončení přerušení vstupních a výstupních modulů 5, 6 až 7_.
Kromě přerušení ze vstupních a výstupních modulů zpracovává přerušovací systém také přerušení ze stykových obvodů 2» 10 až II . Tyto obvody mohou generovat dva typy požadavků na přerušení, nevektorové a vektorové. Výstupy 21» 101 až 111 požadavků na nevektorové přerušení ze stykových obvodů 2» 10 až 11 jsou přivedeny do vstupů 37, 38 až 3n nevektorového přerušení paralelního vstupního a výstupního obvodu 2· Všechny vstupy 35, 36 až 3n nevektorového přerušení paralelního vstupního a výstupního obvodu 2 vyvolávají signál na jeho výstupu 33 požadavku na přerušení, který je spojen s vektorovým přerušovacím vstupem 21 mikropočítače 2. Po příchodu tohoto signálu vyšle paralelní vstupní a výstupní obvod 2 část vektoru s adresou začátku obslužného programu přerušení. Tento obslužný program zjistí, na kterém vstupu nevektorového přerušení vznikl požadavek na přerušení a zajistí odskok na příslušný obslužný program
Stykové obvody £, 10 až 11 mohou být také vybaveny obvody schopnými přímo generovat vektory přerušení. V tomto případě jsou vstupy 92, 102 a 112 požadavků na vektorové přerušení stykových obvodů 9_, 10 a 11 navzájem spojeny a připojeny přímo k vektorovému přerušovacímu vstupu 21 mikropočítače 2· Priorita jednotlivých přerušení tohoto typu je zajištěna prioritním řetězcem a je dána pořadím v řetězci. Nejvyšší prioritu v tomto řetězci má paralelní vstupní a výstupní obvod 2» nebot jeho vstup 31 uvolnění přerušeni je trvale připojen ke svorce 13 trvalé logické úrovně 1. Jeho výstup 32 uvolnění přerušení je spojen se vstupem 93 uvolnění přerušení prvního stykového obvodu 2» jehož výstup 94 uvolnění přerušení je spojen se vstupem 103 uvolnění přerušení druhého stykového obvodu 10. Jeho výstup 104 uvolnění přerušení je spojen se vstupem uvolnění přerušení následujícího stykového obvodu až výstup uvolnění přerušení předposledního stykového obvodu je spojen se vstupem 113 uvolněni přerušeni n-tého stykového obvodu 11. Prioritní řetězec zabraňuje vzniku požadavku na přerušení u obvodů s nižší prioritou než má obvod, který právě žádá o přerušení.
Kromě uvedených typů přerušení může paralelní vstupní a výstupní obvod 2 zpracovávat jako požadavky na přerušení také signály, které se přenášejí z řídicích a datových vstupů. a výstupů 121 obvodů ' 12 přídavných zařízení do řídicích a datových vstupů a výstupů 34 paralelního vstupního a výstupního obvodu 2·
Vynález může být využit v mikropočítačových zařízeních styku s prostředím, používaných pro automatizaci laboratorních prací a vědeckých experimentů a pro řízení technologických procesů.

Claims (1)

  1. PŘEDMĚT VYNÁLEZU
    Zapojení přerušovacího systému jednotky styku s prostředím řízené .mikropočítačem s více vstupními a výstupními moduly vyznačující se tím, že k mikropočítačové sběrnici (1) je připojen mikropočítač (2), paralelní vstupní a výstupní obvod (3) a kontrolér (4), jehož první přerušovací vstup (43) je spojen s výstupem (51) prvního vstupního a výstupního modulu (5), druhý přerušovací vstup (44) kontroléru je spojen s výstupem (61) druhého vstupního a výstupního modulu (6) až n-tý přerušovací vstup (4n) kontroléru (4) je spojen s výstupem (71) n-tého vstupního a výstupního modulu (7), přičemž všechny vstupy (52) 62 až 72) ukončení přerušení všech vstupních a výstupních modulů (5, 6 až 7) jsou spojeny navzájem a zároveň jsou připojeny k výstupu ukončeni přerušení (41) kontroléru (4), jehož přerušovací výstup (42) 1 je spojen s prvním vstupem (35) nevektorového přerušení paralelního vstupního a výstupního obvodu (3), jehož druhý vstup (36) nevektorového přerušení je spojen s výstupem (81) požadavku na přerušení obvodů ovládacího panelu (8), přičemž třetí a další vstupy (37, 38 až 3n) nevektorového přerušení jsou spojeny s výstupy (91, 101 až 111) požadavků na nevektorové přerušeni prvního, druhého až m-tého stykového obvodu (9, 10 až 11), jejichž výstupy (92, 102 až 112) požadavků na vektorové přerušení jsou spojeny navzájem a dále jsou spojeny s výstupem (33) požadavku na přerušení paralelního vstupního a výstupního obvodu (3) a vektorovým přerušovacím vstupem (21) mikropočítače (2), přičemž řídicí a datové vstupy a výstupy (121) obvodů (12) přídavných zařízení jsou spojeny s řídicími a datovými vstupy a výstupy (34) paralelního vstupního a výstupního obvodu (3), jehož vstup (31) uvolnění přerušeni je spojen se svorkou (13) trvalé logické úrovně 1 a jehož výstup (32) uvolnění přerušení je spojen se vstupem (93) uvolnění přerušení prvního stykového obvodu (9), jehož výstup (94) uvolnění přerušení je spojen se vstupem (103) uvolnění přerušení druhého stykového obvodu (10), jehož výstup (104) uvolnění přerušení je spojen se vstupem uvolnění přerušení následujícího stykového obvodu a tak dále až výstup uvolnění přerušení (m-l)-tého stykového obvodu je spojen se vstupem uvolnění přerušení (113) m-tého stykového obvodu (11), přičemž svorka*(13) trvalé logické úrovně 1 je dále spojena se vstupem (53) prioritního řetězce prvního vstupního a výstupního modulu (5), jehož výstup (54) prioritního řetězce je spojen se vstupem (63) prioritního řetězce druhého vstupního a výstupního modulu (6), jehož výstup (64) prioritního řetězce je spojen se vstupem prioritního řetězce následujícího vstupního a výstupního modulu a tak dále, až výstup prioritního řetězce (n-l)-tého vstupního a výstupního modulu je spojen se vstupem (73) prioritního řetězce n-tého vstupního a výstupního modulu (7).
CS865888A 1986-08-06 1986-08-06 Zapojení přerušovacího systému jednotky styku s prostředím CS257310B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS865888A CS257310B1 (cs) 1986-08-06 1986-08-06 Zapojení přerušovacího systému jednotky styku s prostředím

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS865888A CS257310B1 (cs) 1986-08-06 1986-08-06 Zapojení přerušovacího systému jednotky styku s prostředím

Publications (2)

Publication Number Publication Date
CS588886A1 CS588886A1 (en) 1987-05-14
CS257310B1 true CS257310B1 (cs) 1988-04-15

Family

ID=5404674

Family Applications (1)

Application Number Title Priority Date Filing Date
CS865888A CS257310B1 (cs) 1986-08-06 1986-08-06 Zapojení přerušovacího systému jednotky styku s prostředím

Country Status (1)

Country Link
CS (1) CS257310B1 (cs)

Also Published As

Publication number Publication date
CS588886A1 (en) 1987-05-14

Similar Documents

Publication Publication Date Title
CA1241762A (en) Interrupt mechanism for multi-microprocessing system having multiple busses
KR900013410A (ko) 멀티채널/멀티회선용 통신제어장치
EP0347929A3 (en) Parallel processor
JPS60238953A (ja) 電気回路配置
CS257310B1 (cs) Zapojení přerušovacího systému jednotky styku s prostředím
EP0239979B1 (en) Priority order determination apparatus
GB2227343A (en) Interrupt circuit and interrupt processing method for a microcomputer
US3372378A (en) Input/output unit switch
JPS60207918A (ja) プログラマブルコントロ−ラ
EP0293616A2 (en) Dynamic switch with task allocation capability
KR960029993A (ko) 컴퓨터 분야의 인터럽트 제어 장치
JP2505878B2 (ja) マルチバスシステム
SU1163325A1 (ru) Устройство дл распределени заданий между ЭВМ в многомашинной вычислительной системе
JPH01109457A (ja) マルチマスターバス方式
JPS63310035A (ja) マイクロコンピユ−タ
GB1593762A (en) Transceiver circuits
CS269902B1 (cs) Zapojení přerušovacího obvodu
JPS61208159A (ja) マルチプロセツサシステムにおけるスレイブモジユ−ルの割込み要求回路
Aspinall Microprocessor, memory and input/output structures
JPS63146133A (ja) 割込制御回路
KR960025006A (ko) 분산 제어 시스템
JPH04155466A (ja) マルチプロセッサシステム
JPS57162015A (en) Common input/output bus controlling system
KR19980061859A (ko) 중재용 스위치를 갖는 멀티프로세서 시스템
CS256717B1 (en) Direct memory access and series input and output controllers' cooperation connection from various systems' kits components