KR960025006A - 분산 제어 시스템 - Google Patents

분산 제어 시스템 Download PDF

Info

Publication number
KR960025006A
KR960025006A KR1019940034755A KR19940034755A KR960025006A KR 960025006 A KR960025006 A KR 960025006A KR 1019940034755 A KR1019940034755 A KR 1019940034755A KR 19940034755 A KR19940034755 A KR 19940034755A KR 960025006 A KR960025006 A KR 960025006A
Authority
KR
South Korea
Prior art keywords
communication
real time
control processor
speed data
data
Prior art date
Application number
KR1019940034755A
Other languages
English (en)
Other versions
KR0136520B1 (ko
Inventor
이상만
이규호
김대영
Original Assignee
양승택
재단법인 한국전자통신연구소
조백제
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소, 조백제, 한국전기통신공사 filed Critical 양승택
Priority to KR1019940034755A priority Critical patent/KR0136520B1/ko
Publication of KR960025006A publication Critical patent/KR960025006A/ko
Application granted granted Critical
Publication of KR0136520B1 publication Critical patent/KR0136520B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 고속 통신 시스템에 있어서 가입자 장치가 여러개 필요할 경우 이를 운용하는 분산 제어 시스템에 관한 것으로, 통신 디바이스들이 처리하지 않는 망관리 프레임이나 호설정 프레임, 또는 데이터에 에러가 발생한 경우 등과 같은정보를 수집 처리하고, 필요에 따라서 정보를 전송하는 제어 유니트(3)를 내장한 다수의 (n) 고속 데이터 전송 유니트(1); 각 포트에 해당하는 상기 다수의 고속데이타 전송유니트(1)를 제어하고, 정보를 수집하는 실시간처리유니트(2)를 구비하며, 고속화되는 통신 데이터의 처리를 원활히 하기 위하여 분산 처리 시스템을 구성함으로써 프로세서의 병목 현상과복잡해지는 망 구조에 적응할 수 있는 통신 시스템에 적용될 수 있으며, 통신 뿐만 아니라 일반 제어 시스템에도 적용되어 생산성 향상을 꾀할 수 있는 효과가 있다.

Description

분산 제어 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 고속 통신용 분산 제어 시스템 구조도.

Claims (3)

  1. 고속 통신 시스템에 있어서, 통신 디바이스들이 처리하지 않는 망관리 프레임이나 호설정 프레임, 또는 데이타에 에러가 발생한 경우 등과 같은 정보를 수집 처리하고, 필요에 따라서 정보를 전송하는 제어 유니트(3)를 내장한 다수의 (n) 고속 데이타 전송 유니트(1); 및 각 포트에 해당하는 상기 다수의 고속 데이타 전송유니트(1)를 제어하고, 정보를 수집하는 실시간처리유니트(2)를 구비하여 고속 데이타를 실시간 처리하도록 한 것을 특징으로 하는 분산 제어 시스템.
  2. 제1항에 있어서, 상기 제어유니트(3)는, 프로세서 버스(21)를 통하여 타 디바이스들과 연결되는 제어 프로세서(26); 상기 제어프로세서(26)에 프로세서 버스를 통해 연결되는 로칼 메모리(22); 상기 제어 프로세서(26)와 상기 실시간처리유니트(2) 간에 실시간 처리 데이터를 통신하는 이중포트램(23); 상기 제어 프로세서(26)와 상기 고속데이타전송유니트 디바이스간의 통신을 가능하게 하는 로칼 인터페이스(25); 및 상기 제어 프로세서(26)와 블록전송 방식으로 포트의 상태 변화를 실시간에 처리하도록 하는 블록전송기반 공유버스를 구비하는 것을 특징으로 하는 분산 제어 시스템.
  3. 제1항에 있어서, 하나의 인터럽트 요청 신호선에 2개 이상의 인터럽트 소스를 연결해야 할 경우, 기존의데이지 체인 방식을 사용하지 않고, 2개 이상의 인터럽트 소스로부터 서로 다른 비트 필드를 할당한 레지스터 값을 동시에 읽음으로써 인터럽트 서비스가 되도록 구성한 것을 특징으로 하는 분산 제어 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940034755A 1994-12-16 1994-12-16 분산 제어 시스템 KR0136520B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940034755A KR0136520B1 (ko) 1994-12-16 1994-12-16 분산 제어 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940034755A KR0136520B1 (ko) 1994-12-16 1994-12-16 분산 제어 시스템

Publications (2)

Publication Number Publication Date
KR960025006A true KR960025006A (ko) 1996-07-20
KR0136520B1 KR0136520B1 (ko) 1999-05-15

Family

ID=19401962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940034755A KR0136520B1 (ko) 1994-12-16 1994-12-16 분산 제어 시스템

Country Status (1)

Country Link
KR (1) KR0136520B1 (ko)

Also Published As

Publication number Publication date
KR0136520B1 (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
KR940018760A (ko) 다중 버스간 정보 전송 시스템 및 방법
KR950035193A (ko) 컴퓨터 네트워크 및 음성 정보와 데이타 정보를 통신하는 방법
DE69431914D1 (de) Steuerungs- und kommunikationsgerät
CN1964285A (zh) 具有双cpu的主控设备及实现方法
US20040019704A1 (en) Multiple processor integrated circuit having configurable packet-based interfaces
US4499336A (en) Common channel interoffice signaling system
KR910017810A (ko) 다중 채널 통신처리장치
KR960025006A (ko) 분산 제어 시스템
US5528768A (en) Multiprocessor communication system having a paritioned main memory where individual processors write to exclusive portions of the main memory and read from the entire main memory
JPH0217978B2 (ko)
KR920008602A (ko) 번지공간을 공유하는 다수의 입출력장치를 구비한 컴퓨터 시스템 및 입출력장치와 프로세서간의 통신 관리방법
KR0177734B1 (ko) 이더넷 시스템에서의 고속 데이터 교환 장치
KR950004022A (ko) 분산처리통합 관리시스템
KR0164136B1 (ko) 프로세서간 통신 프로토콜을 이용한 워크-스테이션과 교환기간의 인터페이스 장치 및 방법
KR0176390B1 (ko) 원격교환장치와 호스트 교환기간의 데이터 전송속도 가변처리방법
KR910001570A (ko) 다수의 슬레이브 제어를 위한 버스방식
KR100253790B1 (ko) 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법
KR100210813B1 (ko) 전전자 교환기의 패킷 핸들러 리셋 장치
JPS62297960A (ja) デ−タ転送方式
Wadsworth A System Overview of Fastbus
JPS60209864A (ja) デ−タ伝送用回路装置
KR19990057995A (ko) 2비1큐 방식을 이용한 에이치디에스엘의 시스템 데이터장거리 전송방법
KR970019147A (ko) 본 위치등록기(HLR)의 고속통신을 위한 광통신 인터페이스장치의 이중화 방법(A double-interface in HLR for high speed commnication)
JPS61105941A (ja) 通信制御装置
KR960024792A (ko) 계층화 방식의 리퀘스트 처리 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031231

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee