CS255207B1 - Elektronický obvod pro ovládáni vybraného objektu soustavy - Google Patents

Abstract

Mikroelektronický sekvenční obvod realizující tři stavy, tj. stav zapnutí a vypnutí objektu zájmu k ústředním členům pomocí jedné sběrnice a stav posuvu umožňující realizaci těchto stavů postupně na všech objektech propojené soustavy. Zapojení paměťových klopných obvodů typu D á logických operátorů typu NAND realizuje funkce, které lze využít pro ovládání objektů propojené soustavy jedinou sérioparalelní cestou přenosu ovládacích impulsů. Počet impulsů vyslaných na přenosovou cestu je pak adresou pro inicializaci objektu zapojeného v pořadí na cestu. Využití je při spínání a ovládáni vybraného objektu v propojené soustavě, který je řízen jedním ústředním členem pro celou soustavu. Může to být periodické prověřování parametrů skladovaného materiálu na mnoha místech, například v zásobnících obilních sil nebo realizace přípojnicového systému, který šetří vstupy a výstupy vyšších řídicích systémů osazených programovatelnými automaty či -počítači a šetří rozvodná, většinou měděná■vedení v rozlehlých soustavách.

Description

(54) Elektronický obvod pro ovládáni vybraného objektu soustavy

Mikroelektronický sekvenční obvod realizující tři stavy, tj. stav zapnutí a vypnutí objektu zájmu k ústředním členům pomocí jedné sběrnice a stav posuvu umožňující realizaci těchto stavů postupně na všech objektech propojené soustavy. Zapojení paměťových klopných obvodů typu D á logických operátorů typu NAND realizuje funkce, které lze využít pro ovládání objektů propojené soustavy jedinou sérioparalelní cestou přenosu ovládacích impulsů. Počet impulsů vyslaných na přenosovou cestu je pak adresou pro inicializaci objektu zapojeného v pořadí na cestu. Využití je při spínání a ovládáni vybraného objektu v propojené soustavě, který je řízen jedním ústředním členem pro celou soustavu. Může to být periodické prověřování parametrů skladovaného materiálu na mnoha místech, například v zásobnících obilních sil nebo realizace přípojnicového systému, který šetří vstupy a výstupy vyšších řídicích systémů osazených programovatelnými automaty či -počítači a šetří rozvodná, většinou měděnávedení v rozlehlých soustavách.

ω

Vynález se týká elektronického obvodu pro ovládání vybraného objektu soustavy, sestaveného ze základních operátorů logických funkcí a parněíových prvků, který ve funkci řadiče přivedením impulsů na jedinou přenosovou cestu spojující tyto řadiče propojené soustavy. Umožňuje pomocí příslušného hradla ovládaného navrženým řadičem připojení vybraného objektu na společné přenosové vedení informací, napájení, regulačních signálů a podobně.

V praxi jsou realizovány soustavy, kde z velkého počtu objektů zapojených v soustavě na ústřední vyhodnocovací, řídicí, napájecí, regulační či jiný člen může být připojen jen jeden objekt. Dosahuje se toho spojovacími vedeními od jednotlivých objektů až do místa ústředního členu, kde se ručně či automatem přepínají vedení pomocí hradel na ústřední člen. Další řešení jsou taková, že dálkově ovládaná hradla, připínající vstup nebo výstup objektu na společné vedení spojující objekty s ústředním členem, jsou zapojována hradly přímo u objektu.

K snížení počtu ovládacích vodičů těchto hradel se hradla vybavuji různými zařízeními pro dekódování adresy vyslané řídícím členem. Při automatickém přepínání bývají v ústřednách realizována různá blokovací zařízeni, která zaručí, že na sběrnici či přímo ústřední člen bude připojen právě jen jeden objekt soustavy. Všechny dosud užívané systémy vyžadují > množství vodičů pro ovládání řadičů či hradel u objektů. Počet vodičů směrem k objektu sice podstatně snižují kódové řadiče, které však při montážích vyžadují nastavení a přiřazení objektu k adresovanému hradlu. Při rozsáhlých soustavách je nastavení dekodérů a přiřazováni řadičů a hradel objektům náročnou operací externích montáží.

Odstranění uvedených nedostatků řeši elektronický obvod podle vynálezu ve spojení se zapojením soustavy pro dálkové připojení zvoleného objektu k řídící stanici společnou přenosovou cestou, které řeší čs. AO č. 215 504. Podstata vynálezu spočívá v tom, že přenosový vstup prvého pamětového klopného obvodu typu D řadiče je připojen bud na kladnou napájecí svorku nebo na druhý výstup předcházejícího řadiče.

Vstup hodinových impulsů prvního pamětového klopného obvodu typu D je připojen na první řídící svorku. Nastavovací vstup prvního pamětového klopného obvodu typu D je připojen na kladnou napájecí svorku. Nulovací vstup prvého pamětového klopného obvodu typu D je připojen na druhou řídící svorku. Výstup prvého pamětového klopného obvodu typu D je připojen na vstup třetího logického obvodu typu NAND. Negovaný výstup prvního pamětového klopného obvodu typu D je připojen na oba vstupy prvého logického obvodu typu NAND, jehož výstup je připojen na přenosový vstup druhého pamětového klopného obvodu typu D.

Vstupy druhého logického obvodu typu NAND jsou připojeny na prvou řídící svorku a jeho výstup je připojen na vstup hodinových impulsů druhého pamětového klopného obvodu typu D. Nastavovací vstup druhého pamětového klopného obvodu typu D je připojen na kladnou napájecí svorku. Nulovací vstup téhož obvodu je připojen na druhou řídící svorku. Negovaný výstup druhého pamětového klopného obvodu typu D je připojen na druhý vstup třetího logického obvodu typu NAND. Výstup třetího logického obvodu typu NAND, který tvoři současně prvni výstup řadiče, je připojen na vstup ovládaného objektu.

Nový účinek spočívá v tom, že elektronický obvod dle vynálezu umožňuje při identické stavbě pro všechny řadiče sériovou výrobu a přitom ovládat předem určený objekt přes jedinou přenosovou cestu propojující serioparalelně vstupy a výstupy řadičů. Systém ve spojení >.

s vynálezem AO 215 504 minimalizuje potřeby rozvodných vedeni k ovládání objektů, šetří vstupy a výstupy automatizovaných systémů řízení a snižuje pracnost externích montáží.

Na připojených výkresech je na obr. 1 uvedeno zapojené soustavy, které umožňuje připo- jení pouze jednoho sledovaného objektu ke sběrnici. Na obr. 2 je uvedeno zapojení elektronického obvodu pro ovládání vybraného objektu soustavy podle vynálezu.

Podle obr. 1 jsou řadiče 1.1, ..., 1.1, 1.1+1, l.N zapojeny do série tak, že druhý výstup B předcházejícího řadiče je připojen na přenosový vstup D následujícího řadiče. Vstupy hodinových impulsů jsou připojeny paralelně na prvou řídící svorku X. Nulovaci vstupy řadičů 1.1, ..., 1.1, 1.1+1, ..., 1,N jsou paralelně připojeny na druhou řídící svorku Y. Napájecí vstupy jsou připojeny k napájecím svorkám +, -. První výstup A řadičů 1.1, ···, 1.1. 1.1+1, l.N je připojen na vstup objektů 4.1, ..., 4.1, 4.1+1, ...,

4.N. Výstupy těchto objektů jsou připojeny na společnou sběrnici !>.

Podle obr. 2 je přenosový vstup D prvního pamětového klopného obvodu 2_ typu D řadiče je připojen na kladnou napájecí svorku + nebo na druhý výstup B předcházejícího řadiče.

Vstup C hodinových impulsů prvého pamětového klopného obvodu 2 typu D je připojen na prvou řídící svorku X.. Nastavovací vstup 2 prvého pamětového klopného obvodu 2 typu D je připojen na kladnou napájecí svorku + a nulovaci vstup R tohoto pamětového klopného obvodu 2 typu D je připojen na druhou řídicí svorku Y. Výstup 2 prvého pamětového klopného obvodu 2 typu D je připojen na prvý vstup třetího logického obvodu B typu 'NAND.

Negovaný výstup 2 prvého pamětového klopného obvodu 2 typu D je připojen na oba vstupy prvého logického obvodu 2 typu NAND. Výstup logického obvodu 2 typu NAND je připojen na přenosový vstup D druhého pamětového klopného obvodu 2 typu D. Vstupy druhého logického obvodu 2 typu NAND jsou připojeny na prvou řídicí svorku X a výstup tohoto obvodu T_ typu NAND je připojen na vstup C hodinových impulsů druhého pamětového klopného obvodu 2 typu D. Nastavovací vstup S druhého pamětového klopného obvodu 2 typu D je připojen na kladnou napájecí svorku +. Nulovaci vstup R klopného obvodu 2 j® připojen na druhou řídící svorku Y. Negovaný výstup 2 druhého pamětového klopného obvodu 2 typu D je připojen na druhý vstup třetího logického obvodu 2 typu NAND. Výstup třetího logického obvodu 2 typu NAND, který současně tvoří prvý výstup A řadiče je připojen na vstup odpovídajícího ovládaného objektu 4.1, ..., 4.1, 4.1+1, ..., 4N.

Na obr. 1 je zakresleno zapojeni soustavy, které umožňuje připojit ke společné sběrnici 2 pouze jeden z objektů 4.1, ..., 4.N. Před inicializaci soustavy je na řídící svorky X a Y přiváděna úroveň logické Inicializace soustavy je realizována přivedením logické 1 na druhou řídící svorku Y. Kařdý z řadičů realizuje tři stavy. Jsou to stavy odpojení, zapojení a posuvu.

První stav odpojení je realizován řadičem +.1 pro prvé 1-1 impulsy vyslané z prvé řídící svorky X..Po tuto dobu zůstává na přenosovém vstupu D hodnota logické 0. Stavu odpojení odpovídá na první výstup A logická 1 a na druhém výstupu B logická 0.

Se sestupnou hranou 1-1 impulsu se na druhém výstupu řadiče předcházejícího inicializovanému řadiči I nastaví logická 1, která se spojením na přenosový vstup D řadiče 1.I, kde se nastaví logická 1. Při přivedení I-tého impulsu na první řídící svorku X dochází na výstupech řadiče 1.I ke změně. Na prvním výstupu A je logická úroveň 0, pomocí níž je připojen objekt 4.1 na společnou sběrnici 5 a na druhém výstupu B zůstává úroveň logické 0. Tato kombinace odpovídá stavu zapnutí. Objekt 4.I zůstává připojen na sběrnici 2 po dobu trvání I-tého impulsu na první řídící svorce X.

Třetím stavem, který řadič 1.I realizuje je stav posuvu. Po zániku I-téhp impulsu je na prvním výstupu A řadiče 1.1 logická 1 a na druhém' výstupu B též logická 1. Tento stav zůstává po dobu všech dalších impulsů přiváděných na prvou řídící svorku X. Stav je možné změnit pouze při přivedení logické 0 na druhou řídící svorku Y, protože na druhé řídící svorce Y jsou napojeny nulovaci vstupy všech řadičů. Při úrovni logické 0 na druhé řídící svorce Y se všechy řadiče nastaví do stavu odpojení.

Kombinace 0 na prvém výstupu A a logické 1 na druhém výstupu B řadiče je nežádoucí a není ji možno realizovat žádnou kombinací logických úrovní na vstupech řadiče.

Na obr. 2 je zapojení elektronického řadiče. Před inicializací soustavy je na vstupech prvního pamětového klopného obvodu 2 typu D logická 0 s výjimkou nastavovacího vstupu S, kde je neustále úroveň logické 1. Na výstupu g prvého pamětového klopného obvodu 2 typu D je logická 0 a na jeho negovaném výstupu 2 je logická 1, která je zároveň přiváděna na oba vstupy logického operátoru 2 typu NAND. Tento logický operátor zde plní funkci invertoru.

Proto je na jeho výstupu logická 0, která je přiváděna na přenosový vstup D druhého pamětového klopného obvodu 2 typu D. Vstup C hodinových impulsů druhého pamětového klopného obvodu 2 typu D je připojen přes logický operátor 7_ typu NAND, který slouží jako invertor řídícího signálu z řídící svorky X. Proto je na něm logická 1 při úrovni logické 0 na prvé řídicí svorce X. Hodnoty na zbývajících dvou vstupech jsou stejné jako u prvého pamětového klopného obvodu 2 typu D. Na výstupu g druhého pamětového klopného obvodu 2 typu D je logická 0 a na jeho negovaném výstupu g je logická 1. Na první vstup logického obvodu 2 typu NAND je přiváděna logická 0 a na jeho druhý vstup logická 1. Proto je na jeho výstupu, který je zároveň prvním výstupem A řadiče, logická 1.

Do stavu odpojení se řadič dostane přivedením logické 0 na druhou řídící svorku Y.

Změna logické úrovně z logické 0 na druhé svorce Y na logickou 1 nezmění řádnou logickou úroveň v obvodu, ale připraví ovládání řadiče pomocí úrovně na první řídící svorce X.

Při úrovni logické 0 na druhé řídící svorce Y nemá jakákoliv změna logické úrovně na prvé řídící svorce X vliv na změnu logických úrovní g v obvodu.

Řadič 1 I realizuje stav zapnuti po celou dobu trvání I-tého impulsu přiváděného na vstup C hodinových impulsů. S ukončením 1-1 impulsu se předcházející řidič překlopí do stavu posuvu, což způsobí, že na přenosový vstup D prvého pamětového kLopného obvodu 2 typu D řadiče 1I je přivedena logická 1. S náběžnou hranou I-tého impulsu přivedeného na první řídící svorku X je na výstupu Q prvního pamětového klopného obvodu 2 typu D logická 1 a na jeho negovaném vstupu g logická 0.

Na přenosovém vstupu D druhého pamětového klopného obvodu 2 typu D, který je spojen s výstupem g prvého pamětového klopného obvodu 2 typu D přes logický obvod 2 typu NAND, který slouží jako invertor, je logická 1. Na jeho výstupu g je logická 0 a na jeho negovaném výstupu g je logická 1, protože na vstupu C hodinových impulsů je logická 0. Na vstupy logického obvodu 2 typu NAND jsou přiváděny úrovně logické 1 a proto je na výstupu logická 0. Tento výstup je zároveň prvním výstupem A řadiče +.1 a pomocí úrovně logické 0 na něm je připojován objekt 4.I na společnou sběrnici 2· Logická 0 na druhém výstupu B řadiče 1.1 bráni přepojené řadiče 1.1+1 do stavu zapnuto až do doby příchodu 1+1 impulsu na řídicí svorku X.

Při zániku I-tého impulsu realizuje řadič 1,1 stav posuvu. Na vstupy prvého pamětového klopného obvodu 2 typu D jsou, s výjimkou vstupu C hodinových impulsů, přiváděny logické 1. Na vstup hodinových impulsů C je přiváděna logická 0. Změna na vstupu hodinových impulsů z logické 1 na logickou 0 nezmění hodnoty na výstupech prvního pamětového klopného obvodu 2 typu D. Naapřenosový vstup D a nastavovací vstup S a nulovací vstup R druhého pamětového klopného obvodu 2 typu D jsou přiváděny logické 1. Změna logické úrovně z logické 0 na logickou 1 na vstupu C hodinových impulsů druhého pamětového klopného obvodu 2 typu D provede změnu logické úrovně na jeho výstupech. Na výstupu g je logická 1 a na negovaném výstupu g je logická 0.

Na prvním vstupu logického operátoru 2 typu NAND je logická 1 na jeho druhém vstupu je logická 0. Na jeho výstupu, který je zároveň prvním výstupem A řadiče +.I je logická 1, která zajistí odpojení objektu 4.I od společné sběrnice 2· Na druhém výstupu B řadiče l.I, který je totožný s výstupem g druhého pamětového obvodu 2 typu NAND je logická 1, která je přenášena na přenosový vstup D následujícího řadiče 1.1+1.

Navržený obvod lze využít při spínání a ovládání vybraného objektu v propojené soustavě, kde řízení či vyhodnocováni je provedeno jedním ústředním členem pro celou soustavu. Může to být periodické prověřování parametrů skladovaného materiálu na mnoha místech, například v zásobnících obilních sil nebo realizace přípojnicového systému, který šetři vstupy a výstupy vyšších řídících systémů osazených programovatelnými automaty či počítači. V rozlehlých soustavách šetří rozvodná vedení, většinou měděná.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Elektronický obvod pro ovládání vybraného objektu soustavy vyznačený tím, že přenosový vstup (D) prvého paměťového klopného obvodu (2) typu D řadiče je připojen bud na kladnou napájecí svorku (+), nebo na druhý výstup (B) předcházejícího řadiče, vstup (C) hodinových impulsů prvého paměťového klopného obvodu (2) typu D je připojen na první řídící svorku (X), nastavovací vstup (S) prvního paměťového klopného obvodu (2) typu D je připojen na kladnou napájecí svorku (+), nulovací vstup (R) prvého paměťového klopného obvodu (2) typu D je připojen na druhou řídící svorku (Y), výstup (Q) prvního paměťového klopného obvodu (2) typu D je připojen na první vstup třetího logického obvodu (8) typu NAND, negovaný výstup (Q) prvého paměťového klopného obvodu (2) typu D je připojen na oba vstupy prvého logického obvodu (6) typu NAND, jehož výstup je připojen na přenosový vstup (D) druhého paměťového klopného obvodu (3) typu D, vstupy druhého logického obvodu (7) typu NAND jsou připojeny na prvou řídící svorku (X), výstup druhého logického obvodu (7) typu NAND je připojen na vstup (C) hodinových impulsů druhého paměťového obvodu (3) typu D, nastavovací vstup (S) druhého paměťového klopného obvodu (3) typu D je připojen na kladnou napájecí svorku (+), nulovací vstup (R) druhého paměťového klopného obvodu (3) typu D je připojen na druhou řídicí svorku (Y), negovaný výstup (Q) druhého paměťového klopného obvodu (3) typu D je připojen na druhý vstup třetího logického obvodu (8) typu NAND, výstup třetího logického obvodu (8) typu NAND, který je současně prvním výstupem (A) řadiče, je připojen na vstup odpovídajícího ovládaného objektu (4.1, ..., 4.1, 4.1+1, ..., 4.N).