CS253066B1 - Monostabilní obvod - Google Patents

Monostabilní obvod Download PDF

Info

Publication number
CS253066B1
CS253066B1 CS846857A CS685784A CS253066B1 CS 253066 B1 CS253066 B1 CS 253066B1 CS 846857 A CS846857 A CS 846857A CS 685784 A CS685784 A CS 685784A CS 253066 B1 CS253066 B1 CS 253066B1
Authority
CS
Czechoslovakia
Prior art keywords
input
output
circuit
flop
flip
Prior art date
Application number
CS846857A
Other languages
English (en)
Other versions
CS685784A1 (en
Inventor
Jiri Falt
Pavel Glajc
Original Assignee
Jiri Falt
Pavel Glajc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiri Falt, Pavel Glajc filed Critical Jiri Falt
Priority to CS846857A priority Critical patent/CS253066B1/cs
Publication of CS685784A1 publication Critical patent/CS685784A1/cs
Publication of CS253066B1 publication Critical patent/CS253066B1/cs

Links

Landscapes

  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

Zapojení monostabilního obvodu využívá bistabilní klopný obvod, jehož druhý výstup je spojen přes odpor s asynchronním vstupem klopného obvodu, který je připojen jednak přes kondénzátor na zem a jednak na anodu diody, jejíž katoda je využita jako vstup.

Description

Vynález řeší nové zapojení monostabilního obvodu.
Monostabilní obvody pro použití v číslicové technice pro TTL logiku se dnes řeší výhradně pomocí integrovaných monostabilních obvodů nebo klasickým zapojením pomocí hradel NAND. Podle použitého způsobu zapojení vychází jeden až dva monostabilní obvody na pouzdro.
Nevýhodou dosavadního řešení je to, že tyto obvody jsou devizově nákladné a při klasickém zapojení je monostabilní obvod náročnější na počet součástek.
Tyto nevýhody odstraňuje zapojení monostabilního obvodu podle vynálezu, jehož podstatou je, že bistabilní klopný obvod má druhý výstup spojen přes odpor s asynchronním vstupem bistabilního klopného obvodu, který je uzemněn přes kondenzátor a připojen na anodu diody, jejíž katoda tvoří vstup.
Příklad zapojení je zobrazen na výkrese. Obr. 1. představuje zapojení, které využívá bistabilního klopného obvodu J-K. Na obr. 2 je funkční tabulka zapojení.
Druhý výstup 5 bistabilního klopného obvodu J-K 11 je spojen přes odpor 7_ s asynchronním vstupem 2 klopného obvodu 11, který je připojen přes kondenzátor na zem. Na asynchronní vstup 6^ je dále připojena anoda diody 2· Její katoda je využita jako vstup RESET 10. První vstup 1., druhý vstup 2 a třetí vstup _3 klopného obvodu 11 jsou v zapojení využity ve funkcích CL, CS, Set. První výstup £ je Q, druhý výstup _5 je Q.
Na první vstup 1. se přivádí signál, který spouští obvod. Na asynchronním vstupu druhém vstupu 2 a třetím vstupu 3. obvodu předpokládáme úroveň H. Sestupná hrana na prvním vstupu 2 nastaví na prvním výstupu 2 úroveň H a na druhý výstup 2 úroveň L. Přes odpor 2 se vybíjí kondenzátor 2 a% okamžiku, kdy jeho napětí klesne na úroveň L. V tuto chvíli přejde obvod do počátečního stavu. Obvod je tedy spouštěn sestupnou hranou.
C*—*
Na výstupu dostáváme kladný i negovaný puls, jehož doba trvání J je dána hodnotou kondenzátoru 2 a odporu j7- Další vstupy jsou využity pro asynchronní provoz obvodu. Vstupem 2 je možno na prvním výstupu 5 nastavit úroveň H a na výstupu 5 (druhém) úroveň L.
Funkci obvodu lze synchronně zablokovat druhým vstupem A -J . Zapojení, která využívají bistabilního obvodu J-K využívají asynchronního vstupu RESET 10 pro nastavení počátečního stavu.
Popisovaný obvod lze zapojit ve dvou variantách. Podle první varianty přivádíme prvnímu vstupu 1. hodinový vstup CL, druhému vstupu 2 vstup J a třetímu vstupu 2 vstup S. Prvnímu výstupu £ odpovídá výstup Q, druhému výstupu 2 výstup Q.
Podle druhé varianty přivádíme vstupu 2 hodinový vstup CL, druhému vstupu 2 vstup K, třetímu vstupu 2 vstup R, prvnímu výstupu £ výstup Q a druhému výstupu 2 odpovídá výstup Q.
Obě zapojení pracují obdobně. Obvod je spouštěn sestupnou hranou signálu a na výstupu dostaneme kladný i negovaný puls. Funkce ostatních vstupů jsou u obou zapojení obdobné. Odpor 7 může být u obou zapojení v rozsahu O-5Ooíi.. Velikost kapacity kondenzátoru 2 je libovolná. Délka pulsu se určí'ze vztahu: T = 0,7 RC [s , _SL , f] .

Claims (1)

  1. PŘEDMĚT VYNÁLEZU
    Monostabilní obvod, vyznačující se tím, že bistabilní klopný obvod (5) spojen přes odpor (7) s asynchronním vstupem (6) klopného obvodu (1 ní vstup (6) je jednak připojen přes kondenzátor (8) na zem a jednak na jíž katoda tvoří vstup (10).
    (11) má druhý výstup ), přičemž asynchronanodu diody (9), je-
CS846857A 1983-05-24 1983-05-24 Monostabilní obvod CS253066B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS846857A CS253066B1 (cs) 1983-05-24 1983-05-24 Monostabilní obvod

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CS833664A CS253051B1 (cs) 1983-05-24 1983-05-24 Monostabilní obvod
CS846857A CS253066B1 (cs) 1983-05-24 1983-05-24 Monostabilní obvod

Publications (2)

Publication Number Publication Date
CS685784A1 CS685784A1 (en) 1987-03-12
CS253066B1 true CS253066B1 (cs) 1987-10-15

Family

ID=5377346

Family Applications (2)

Application Number Title Priority Date Filing Date
CS833664A CS253051B1 (cs) 1983-05-24 1983-05-24 Monostabilní obvod
CS846857A CS253066B1 (cs) 1983-05-24 1983-05-24 Monostabilní obvod

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CS833664A CS253051B1 (cs) 1983-05-24 1983-05-24 Monostabilní obvod

Country Status (1)

Country Link
CS (2) CS253051B1 (cs)

Also Published As

Publication number Publication date
CS366483A1 (en) 1987-03-12
CS685784A1 (en) 1987-03-12
CS253051B1 (cs) 1987-10-15

Similar Documents

Publication Publication Date Title
JPH0317414B2 (cs)
CS253066B1 (cs) Monostabilní obvod
US3946254A (en) No-bounce electronically controlled switch circuit
US3613017A (en) Logic circuit
US3619667A (en) Bistable multivibrator
RU1788531C (ru) Устройство дл индикации перегорани плавких предохранителей
JPS5915208B2 (ja) パワ−・オン・リセツト回路
KR860001360Y1 (ko) 트리거플립플롭회로
SU1223228A1 (ru) Устройство дл выделени и вычитани первого импульса из последовательности импульсов
SU1287284A1 (ru) Преобразователь уровн
JPH046269Y2 (cs)
SU459857A1 (ru) Триггер =типа
KR880002864Y1 (ko) 시간 지연회로
SU1176440A1 (ru) @ -Триггер
SU1328936A1 (ru) Устройство формировани установочного импульса
SU866711A1 (ru) Триггерное устройство
SU420126A1 (cs)
JPH0113463Y2 (cs)
SU1322467A1 (ru) Пересчетна схема в коде Фибоначчи
SU1091317A2 (ru) Триггер
KR890004467Y1 (ko) 위치 계수회로
KR860001361Y1 (ko) 모노 멀티바이브레이터
SU849502A1 (ru) Устройство согласовани
JPS59219014A (ja) 論理回路
SU1653158A1 (ru) Оптоэлектронный триггер