CS251044B1 - Zapojeni testovacího a inicializačního subsystému mikropočítače - Google Patents
Zapojeni testovacího a inicializačního subsystému mikropočítače Download PDFInfo
- Publication number
- CS251044B1 CS251044B1 CS742685A CS742685A CS251044B1 CS 251044 B1 CS251044 B1 CS 251044B1 CS 742685 A CS742685 A CS 742685A CS 742685 A CS742685 A CS 742685A CS 251044 B1 CS251044 B1 CS 251044B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- register
- initialization
- display
- block
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Řešeni je určeno pro účely, kde je potřeba mit k dispozici co možná flexsibilni inicializační subsystém a pro testovací etapu inicializace systém přemístitelné systémové jádro operační paměti a paměti programu inicializace. Zapojeni vychází ze známé sestavy zesilovacího bloku adresové sběrnice, obousměrného zesilovacího bloku datové sběrnice, řídicího bloku, stavového registru, systémového segmentu operační paměti a permanentní paměti testovacího a inicializačního programu systému, jakož i registru displays s displayem. Datová sběrnice je spojena s prvním vstupem registru displaye a s prvním vstupem stavového registru, jehož výstup je spojen se sdruženým ovládacím vstupem řídicího bloku, jehož sdružený ovládači výstup je připojen jednak na druhý vstup stavového registru, jednak na přepisovaci vstup registru displaye. Zapojeni může být výhodně využito jako diagnostického prostředku v jednoúčelových aplikacích.
Description
Vynález se týká zapojení modulu testovacího a inicializačního subsystému především ve stavebnicových konfiguracích mikropočítačových systémů.
Známá řešení těchto subsystémů majištujl inicialiaaci systémů a testování odděleným přístupem. U modulárních konstrukcí mikropočítačů je uživateli dobře přístupná konfigurace systému, což umožňuje jeho značnou proměnlivost podle potřeb uživatele. Tehdy je potřeba mít k dispozici co možná flexibilní inicializační subsystém a pro testovací etapu inicializace systému přemístitelné systémové jádro operační paměti programu inicializace.
Zapojení testovacího a inicializačního subsystému mikropočítače podle vynálezu představuje řešení tohoto úkolu. Předmětné zapojení vychází ze známé sestavy zesilovacího bloku adresové sběrnice, obousměrného zesilovacího bloku datové sběrnice, řídicího bloku, stavového registru, systémového segmentu operační paměti a permanentní paměti testovacího a inicializačního programu systému a konečně z registru displaye s připojeným displayem pro výstup zpráv o průběhu inicializace a testování k operátorovi.
Nad rámec obvyklých zapojení těchto technických prostředků je podle vynálezu datová sběrnice spojena s prvním vstupem registru displaye a s prvním vstupem stavového registru, jehož výstup je spojen se sdruženým ovládacím vstupem řídicího bloku, jehož sdružený ovládací výstup je připojen jednak na druhý vstup stavového registru, jednak na přepisovací vstup registru displaye.
Zapojení podle vynálezu umožňuje jak v průběhu inicializace, tak i během provozu,modifikovat přístup k systémové paměti a paměti programu inicializace a testů podle potřeb programátora nebo podle okamžité konfigurace systému. Systém lze dále doplnit signalizací pro blokování překrývaných segmentů základního systému.
Modifikovatelnost přístupů k uvedeným pamětem záleží na uspořádání vlastního řídicího bloku.
Vybavení subsystému informačním displayem umožňuje výstup zpráv o průběhu inicializačních testů i u jednoúčelových a řídicích konfigurací, přitom mnemonika zpráv je díky prostoru pro testovací programy v permanentní paměti snadno unifikovatelná.
Zapojení podle vynálezu je.dále vysvětleno s použitím blokového schématu na připojeném výkresu.
- 2 251 044
Subsystém pro inicialisaci a testování je sestaven v souladu s vyobrazením ze zesilovacího bloku 1 adresové sběrnice, obousměrného zesilovacího bloku 2 datové sběrnice, řídicího bloku 2» systémového segmentu 2 operační paměti a permanentní paměti 6 pro testy a inicializaci systému. Součástí zapojení je i stavový registr £ a registr X, propojený přes výstup 73 s displayem 8.
Řídicí blok 2 má řídicí vstup 33 sběrnice vnějšího systému, datový vstup 32 a adresový vstup 31. Datový vstup 32 je propojen s obousměrným připojením 22 interní datové sběrnice na obousměrném zesilovacím bloku 2, jakož i s obousměrným připojením 52 datové sběrnice k systémovému segmentu 2 operační paměti a s výstupem 62 datové sběrnice z permanentní paměti 6 testovacího a inicializačního programu systému.
Zesilovací blok 1 adresové sběrnice je opatřen vstupem 11 sběrnice vnějšího systému a výstupem 12 na interní sběrnici subsystému. Interní sběrnice subsystému spolu propojuje zmíněný výstup 12 zesilovacího bloku 1, adresový vstup 31 řídicího bloku 2 a dále vstup 51 adresové sběrnice do systémového segmentu 2 operační paměti) jakož i vstup 61 adresové sběrnice do permanentní paměti 6 testovacího a inicializačního programu systému.
Obousměrný zesilovací blok 2 datové sběrnice je opatřen jednak obousměrným připojením 21 k vnějšímu systému, jednak obousměrným připojením 22 s interní datovou sběrnicí, které spolu spojuje datový vstup 32 řídicího bloku 2» vývod obousměrného připojení 52 na systémovém segmentu 2 operační paměti a výstup 62 pro datovou sběrnici na permanentní paměti 6 testovacího a inicialisačního programu systému.·
Podle vynálezu jsou do předmětného zapojení vneseny nové vazby, a to spojení datové sběrnice s prvním vstupem 71 registru X displaye 8 a s prvním vstupem 41 stavového registru £. Výstup 43 stavového registru £ je spojen se sdruženým ovládacím vstupem 34 řídicího bloku 2· Sdružený ovládací výstup 35 řídicího bloku 3 je připojen jednak na druhý vstup 42 stavového registru £, jednak na přepisovácí vstup J2 registru X displaye 8. Řídicí vstup 53 systémového segmentu 2 operační paměti a řídicí vstup 63 permanentní paměti 6 testovacího a inicializačního programu systému jsou rovněž připojeny ke sdruženému ovládacímu vstupu 35 řídicího blottu 2·
- 3 251 044
Uvedeným propojením je možné kdykoliv měnit obsah stavového registru £ a propojením jeho výstupu 43 na sdružený ovládací vstup řídicího bloku J modifikovat odezvu subsystému. Tím se dociluje plné programové ovládání jak režimu inicializace a testování modulů systému, tak i odmaskování části adresového prostoru překrytého v režimu inicializace paměti tohoto programu, tzv. stínovou pamětí. Registr £ displaye 8 umožňuje výstup testovacích procedur k operátorovi zejména u konfigurací přímého řízení procesů, nebo u systémů, které z jiných důvodů nejsou vybaveny periferními zařízeními pro operátorskou komunikaci.
Zapojení subsystému je vhodné pro konstrukci modulu stavebnicového mikropočítačového systému, kdy tento modul usnadní činnost inicialitační procedury a docílí se též testovatelnosti celého systému, přičemž výsledky testů jsou signalizovány operátorovi. Tím je tento modul použitelný též jako diagnostický prostředek v jednoúčelových aplikacích.
Claims (1)
- Zapojení testovacího a inicializačního subsystému mikropočítače, sestávající ze zesilovacího bloku adresové sběrnice, obousměrného zesilovacího bloku datové sběrnice, řídicího bloku, stavového registru, systémového segmentu operační paměti, permanentní paměti testovacího a inicializačního programu systému a z registru displaye s připojeným displayem pro výstup zpráv o průběhu inicializace a testování, vyznačující se tím, že datová sběrnice je spojena s prvním vstupem /71/ registru /7/ displaye /8/ a s prvním vstupem /41/ stavového registru /4/, jehož výstup /43/ je spojen se sdruženým ovládacím vstupem/34/ řídicího bloku /3/, jehož sdružený ovládací výstup /35/ je připojen jednak na druhý vstup /42/ stavového registru /4/, jednak na přepisovací vstup /72/ registru /7/ displaye /8/.1 výkres
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS742685A CS251044B1 (cs) | 1985-10-18 | 1985-10-18 | Zapojeni testovacího a inicializačního subsystému mikropočítače |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS742685A CS251044B1 (cs) | 1985-10-18 | 1985-10-18 | Zapojeni testovacího a inicializačního subsystému mikropočítače |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS251044B1 true CS251044B1 (cs) | 1987-06-11 |
Family
ID=5423366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS742685A CS251044B1 (cs) | 1985-10-18 | 1985-10-18 | Zapojeni testovacího a inicializačního subsystému mikropočítače |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS251044B1 (cs) |
-
1985
- 1985-10-18 CS CS742685A patent/CS251044B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0917054A2 (en) | Memory paging method for microcontrollers | |
| JPH0798692A (ja) | マイクロコンピュータ | |
| US4713756A (en) | Non-volatile memory device for a programmable controller | |
| EP0267613A2 (en) | Micro processor capable of being connected with coprocessor | |
| US5237687A (en) | Microprogram load unit having alternative backup memory sources | |
| JPH0472271B2 (cs) | ||
| JPH0514946B2 (cs) | ||
| EP0403168B1 (en) | System for checking comparison check function of information processing apparatus | |
| CS251044B1 (cs) | Zapojeni testovacího a inicializačního subsystému mikropočítače | |
| EP0827080B1 (en) | Mircrocomputer with selfdiagnostic unit | |
| US5434979A (en) | Disk drive controller | |
| JPH05174162A (ja) | 論理半導体集積回路、その試験方法およびそのプログラム開発方法 | |
| KR970076266A (ko) | 마이크로 컴퓨터, 멀티-마이크로 컴퓨터 시스템 및 에뮬레이션 방법 | |
| JPH0325544A (ja) | メモリ制御回路 | |
| JPH0391853A (ja) | 不揮発性メモリ回路 | |
| JPH02302997A (ja) | 誤書込みを防止したｐｒｏｍ | |
| JPH03291732A (ja) | メモリ参照方式 | |
| JPH1050086A (ja) | Ｅｅｐｒｏｍを有するマイクロコンピュータ及びその書換方法 | |
| JPH02186790A (ja) | 通話路盤制御方式 | |
| JPH05341015A (ja) | 不揮発性メモリ | |
| JPH03186944A (ja) | プロセッサシステム | |
| JPH01111239A (ja) | エラー表示方式 | |
| CZ277931B6 (en) | Circuit arrangement of memories for emulation purposes | |
| JPH03116244A (ja) | エミュレータ | |
| JPH01237846A (ja) | デバッグ機能付プロセッサ・システム |